CN101142639A - 用于芯片上毫米波应用的集成电路变压器器件 - Google Patents

用于芯片上毫米波应用的集成电路变压器器件 Download PDF

Info

Publication number
CN101142639A
CN101142639A CNA2006800083949A CN200680008394A CN101142639A CN 101142639 A CN101142639 A CN 101142639A CN A2006800083949 A CNA2006800083949 A CN A2006800083949A CN 200680008394 A CN200680008394 A CN 200680008394A CN 101142639 A CN101142639 A CN 101142639A
Authority
CN
China
Prior art keywords
conductor
transformer
integrated circuit
primary
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800083949A
Other languages
English (en)
Other versions
CN101142639B (zh
Inventor
戴维·格伦
乌尔里希·R.·菲弗尔
本尼·辛曼
什罗莫·什拉弗曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101142639A publication Critical patent/CN101142639A/zh
Application granted granted Critical
Publication of CN101142639B publication Critical patent/CN101142639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Microwave Amplifiers (AREA)

Abstract

提供了用于具有建立用于毫米波应用的小型、通用且可缩放的体系结构的集成电路变压器器件的方法。例如，集成电路变压器(22)形成在半导体衬底(21)上并且包括：形成在衬底(21)上的接地屏蔽(23)、包括细长导电条带的初级导体(24)以及包括细长导电条带的次级导体(25)。初级导体(24)和次级导体(25)对齐以形成被设置为邻近接地屏蔽(23)的耦合导线结构。接地屏蔽(23)包括末端封闭的平行细长槽(23a)和平行导电条带(23b)的图案，平行导电条带(23b)沿着接地屏蔽(23)的边缘区域(23c)在末端部分共同连接。槽(23a)和条带(23b)设置为与初级导体(24)和次级导体(25)正交。边缘区域(23c)提供与初级(24)和次级导体(25)共线的电流返回路径。该集成电路变压器(22)可以用作模板或构件块，该模板或构件块以长度为参数，用于构造各种集成电路器件和模块结构，包括但不限于功率放大器、n:1阻抗变压器以及功率合成器电路。

Description

用于芯片上毫米波应用的集成电路变压器器件
技术领域
本发明总的涉及具有用在MMW(毫米波)应用中的小型和优化体系结构的集成电路变压器器件。更具体地说，本发明涉及具有通用和可缩放体系结构的集成电路变压器器件，其可以用作构造针对毫米波应用的各种类型的芯片上器件的模板或构件块。
背景技术
一般来说，变压器是包括芯(例如磁的)、初级线圈和一个或多个次级线圈的装置。初级线圈从电源接收电能并依靠变化的磁场将该能量耦合到次级线圈，其中该能量作为电磁场出现在整个线圈中。如果有负载连接到次级线圈，该能量就传送给负载。变压器的输出功率不能超过输入该变压器的功率，从而输出电流与电压增加成正比例地减小(反之亦然)。
RF(射频)变压器一般用在针对诸如电阻匹配(为了最大功率传输)、AC电压递升/递减、两个电路之间的DC隔离、共模抑制、滤波器等应用的电子电路中。此外，变压器可以用于构造具有例如平衡输入的平衡-不平衡变压器(BALUN)，其中两个输入端口与地隔离到不平衡的输出，一个输出端口接地。
对于芯片上应用，变压器典型地用耦合导线构造成。简单的变压器结构包括两个导线，在每一侧都具有相同的绕组，将其称为1∶1变压器或简称为耦合导线。作为示例，图1是具有传统集成变压器器件的半导体器件的透视图。在图1中，半导体器件(10)包括衬底(11)，在该衬底的表面上形成集成的共面变压器(12)。变压器(12)包括第一导体(13)(初级)和第二导体(14)(次级)，它们平行的设置在同一层上。这些导体从形成在衬底表面上的金属层开始经过构图，然后封装在电介质或绝缘层中。
如图1所示的变压器器件典型地具有很差的电性能(例如低耦合，k＝.06)并表现出高损耗，尤其是在用于高频应用时。实际上，对于有损耗的衬底如硅，金属线(13)、(14)和衬底(11)之间的电容耦合会导致功率消耗的增加。如果金属线的宽度减小以限制这种电容耦合，则金属线的电阻增加(例如通过趋肤效应)，从而导致功率消耗增加。此外，诸如图1的传统变压器设计没有针对封闭环境EM条件的定义明确的返回路径，这导致电性能对周围的金属部件更为敏感。因此，诸如图1所示的集成电路共面变压器器件典型地在低频下使用，其中可以忍受较低的耦合因子、由于趋肤效应导致的损耗以及由硬件差异的模型导致的不精确。
发明内容
一般来说，本发明的示例性实施例包括具有用在MMW(毫米波)应用中的小型和优化体系结构的集成电路变压器器件。更具体地说，本发明的示例性实施例包括具有通用且可缩放体系结构的集成电路变压器器件，其可以用作用于构造针对毫米波应用的各种类型的芯片上器件的模板或构件块，包括例如功率合成器电路、平衡-不平衡变压器(balun)、分布式有源变压器和滤波器。
在一个示例性实施例中，集成电路变压器包括衬底、形成在衬底上的接地屏蔽、包括细长导电条带的初级导体以及包括细长导电条带的次级导体。初级和次级导体对齐以形成被设置为邻近接地屏蔽的耦合导线结构。此外，接地屏蔽包括末端封闭的平行细长槽的图案，该细长槽被设置为与初级和次级导体正交，还包括边缘区域，这些边缘区域提供与初级和次级导体共线的电流返回路径。
在本发明的一个示例性实施例中，接地屏蔽、初级导体和次级导体设置在集成电路的不同的层上，并相互对齐以形成堆叠结构。第一绝缘层设置在接地屏蔽和次级导体之间，第二绝缘层设置在次级导体和初级导体之间。在一个实施例中，接地屏蔽、初级和次级导体由不同的BEOL(线后端)金属化层形成。
可以用3D/2D简化(compact)建模来对具有接地屏蔽设计的示例性1∶1集成电路变压器结构精确建模，以建立长度可缩放的1∶1变压器模板模型，其中该接地屏蔽设计具有正交的末端封闭的槽、和提供与初级和次级导体共线的电流返回路径的边缘区域。更具体地说，该示例性接地屏蔽结构提供封闭环境EM条件，该结构缓和了寄生效应和边界条件，由此允许定义与该布局中其它结构的邻近无关的、长度可缩放的1∶1集成电路变压器模板的简化模型。
因此，该示例性1∶1集成电路变压器模板器件可以用集总的等价元件模型(例如RLC网络)精确建模，该集总的等价元件模型的导体长度、Lc(以及其它可能的几何参数)是可缩放的。示例性1∶1集成电路变压器模板器件的集总等价元件模型可以在电路模拟应用中使用以获得具有这种1∶1集成电路变压器模板的电路的精确模拟，而不管电路布局如何。
本发明的这些以及其它示例性实施例、特征和优点将通过下面对示例性实施例的详细描述而得到说明或变得明显，这些描述要与附图结合起来阅读。
附图说明
图1示例性示出传统的集成电路变压器器件。
图2A和2B示意性示出根据本发明示例性实施例的集成电路变压器器件。
图2C示意性示出根据本发明另一示例性实施例的集成电路变压器器件。
图2D示意性示出根据本发明示例性实施例的接地屏蔽图案。
图3是根据本发明示例性实施例的集成变压器匹配功率放大器电路的示意电路图。
图4是根据本发明示例性实施例的集成功率合成器电路的示意电路图。
图5是根据本发明示例性实施例的图4的集成功率合成器电路的示例性示意电路布局。
图6是根据本发明示例性实施例的代表长度可缩放的集成电路变压器模板器件的集总等价模型的示例性部件图标(icon)。
图7是根据本发明示例性实施例利用长度或其它特定于用户的参数可缩放的集成电路变压器模型执行电路模拟的方法的流程图。
具体实施方式
图2A和2B示意性示出根据本发明示例性实施例的集成电路变压器器件。更具体地说，图2A是包括衬底(21)的半导体器件(20)的示意侧视图，该衬底(21)上面形成有集成变压器器件(22)，图2B是图2A的示例性器件(20)的示意顶平面视图。如图2A和2B所示，变压器(22)包括接地元件(23)(或接地屏蔽)、次级导体(24)和初级导体(25)，它们形成在衬底(21)上的集成电路的分离的层上，以形成堆叠的变压器结构(22)。变压器(22)封装在绝缘/电介质材料(26)中(如二氧化硅或其它绝缘或电介质材料)，其中薄的绝缘/电介质材料层设置在接地元件(23)和次级导体(24)之间以及次级导体(24)和初级导体(25)之间。图2A和图2B示出的示例性实施例示出作为具有相等长度Lc和宽度Wc的堆叠的耦合导线的初级导体(24)和次级导体(25)。此外，初级导体(25)具有用t1表示的厚度，次级导体具有用t2表示的厚度。如下所示，根据应用，初级导体(25)可以形成为比次级导体(24)更厚，以容纳更高的电流密度(DC电流)。
图2B进一步示出根据本发明示例性实施例的接地屏蔽元件(23)的图案。示例性接地屏蔽元件(23)包括平面金属片，其被构图以形成长度为Ls的一系列平行的末端封闭(close-ended)的槽(23a)。末端封闭的槽(23a)的形成导致接地屏蔽元件(23)具有一系列平行导电条带(23b)的接地屏蔽元件(23)，该导电条带沿着接地屏蔽(23)的边缘区域(23c)(或“侧条”元件)在这些导电条带的末端部分共同连接。末端封闭的槽(23a)和导电条带(23b)与初级导体(24)和次级导体(25)相关地设置，使得槽(23a)和条带(23b)设置为与沿着堆叠的次级导体(24)和初级导体(25)的长度(纵向)的波传播的方向正交(如针对AC电流I的方向箭头所示)。交替的槽(23a)和条带(23b)的示例性图案沿着堆叠的耦合导线(24)和(25)的整个长度Lc延伸。此外，侧区域(23c)(或侧条元件)设计为提供与沿着堆叠导体(24)和(25)的长度纵向波传播的方向共线延伸的电流返回路径。
可以理解如图2A和2B所示的具有堆叠的初级导体、次级导体和槽形接地屏蔽框架的集成变压器器件提供高效的小型1∶1集成电路变压器结构，并提供用于毫米波应用的高耦合因子(例如k＝0.8或更好)。实际上，堆叠的耦合导线框架(与图1的传统共面结构相比)将EM场限制在初级导体和次级导体之间，由此在初级导体和次级导体之间产生增大的耦合，并且由于更小的电流群集效应(按宽度来算更小的趋肤效应)而导致更低的损耗，而且降低了频率相关性从而允许更高带宽建模。
此外，具有一系列与沿着初级导体和次级导体的波传播正交设置的密集间隔的导电条带(23b)和末端封闭的槽(23a)的槽形接地屏蔽框架提供与衬底(如硅衬底)之间的有效EM屏蔽，这有效降低了衬底感生的损耗，并增大了初级导体和次级导体之间的耦合因子k。更具体地说，导电条带(23b)提供用于防止EM能量流入衬底(21)的手段。此外，与沿着堆叠的导体(24)和(25)的波传播正交设置的末端封闭的槽(23a)的使用提供了用于减小在波传播方向产生流入接地屏蔽的镜像电流的手段，由此减小导体(24)、(25)与接地屏蔽(23)之间的耦合，并有效增大初级导体(24)和次级导体(25)之间的耦合因子。
此外，接地屏蔽(23)的边缘区域(23c)(或侧条元件)提供与波传播共线的明确定义的电流返回路径(用于封闭环境EM条件)。此外，边缘区域(23c)提供用于将变压器结构与其它围绕或靠近变压器的部件/元件(例如通路(via)、放大器、布线、接地等)屏蔽/隔离开来的手段。
实际上，下面将解释，具有侧条元件的槽形接地屏蔽使得能够对集成电路变压器结构进行高度小型化的建模，以形成长度Lc可缩放的集总等价模型(例如RLC元件)。用于集成变压器器件的集总等价模型使得能够在不需要对该集成电路进行完全的3D模拟的情况下对具有一个或多个变压器模板的集成电路进行电路/网络分析。在这点上，还应当理解，如图2A和2B所示的集成电路1∶1变压器器件可以很容易用作以长度为参数的模板(或构件块)，以构造各种集成电路器件和模块结构，包括，但不限于，功率放大器、n：1阻抗变压器和功率合成器。实施1∶1集成变压器模板的集成电路器件的示例性实施例将在下面参照图3-5示例性描述。
此外，如图2A和2B所示的IC变压器器件可以用作谐振调谐电路，以提供高效的谐振结构，如在次级导体的两端都使用简单的电容，或者通过将导体长度Lc涉及为等于基本工作频率的波长的1/2。IC变压器结构提供电流耦合的强峰值，并且与由于箱谐振电路而获得的耦合相比能够增加电压耦合。此外，该IC变压器结构提供功率耦合的强峰值并提供实(而不是无功的)的输入阻抗。此外，可以用对称的框架来设计集成电路变压器以提供相等的输入和输出阻抗(例如在接地屏蔽中设计平行、等间隔的末端封闭的槽)。
应当理解，各种半导体制造方法都可以用于构造如图2A和2B所示的IC变压器器件。对于高频应用，该示例性IC变压器器件可以基于化合物半导体技术如GaAs(砷化镓)或SiGe(锗化硅)或其它适用于在毫米波频率范围运行的高度集成电路的技术来制造。
在一个示例性实施例中，可以通过由利用BEOL(线后端)过程沉积和处理的不同的金属化层形成初级导体、次级导体和接地屏蔽来制造IC变压器器件。更具体地说，在一个示例性实施例中，在衬底上形成有源电路区域之后，可以接着在该有源区域上形成将层和第一金属化层隔离开来的绝缘层(例如二氧化硅(SiO2))接地屏蔽(23)可以通过对第一金属化层的一部分构图来形成。第一金属化之后，依次形成第二绝缘层和第二金属层。对第二金属层的与接地屏蔽(23)对齐的部分构图以形成次级导体(24)。此后，依次沉积第三绝缘层和第三金属化层，并且对该金属层的与次级导体(24)对齐的部分构图以形成初级导体(25)。在本发明的另一个示例性实施例中，上述过程可以颠倒过来以形成接地屏蔽设置在次级导体和初级导体上方的堆叠IC变压器。在这样的实施例中，对于下面描述的某些应用，优选形成初级导体的金属层具有足够的厚度来处理增大的电流密度。
在一个具体的示例性实施例中，堆叠的IC变压器可以用目前国际商业机器公司的SiGe8HP半导体技术来形成，其中BEOL过程包括形成在有源芯片表面上的五个金属化层。利用该技术，上面的三个金属层可以用作初级元件、次级元件和接地屏蔽元件，下面的两层可以用于形成有源部件之间的连接并形成从有源部件到变压器元件的部件之间的连接。
应当理解，如图2A和2B所示的IC变压器器件的尺寸将根据应用和实施的半导体加工技术而改变。例如，槽长度Ls应当长得足够穿过导体(24)和(25)的侧面，以防止由于次级元件和接地元件之间的EM场的耦合而在接地屏蔽上形成纵向镜像电流。此外，槽(23a)和条带(23b)的宽度和间隔应当充分小于工作波长以避免在导电条带(23b)上形成纵向镜像电流。另外，优选提供密集的导电条带(23b)图案以最小化衬底和次级导体之间的电容耦合。实践中，槽/条带宽度受给定制造工艺的设计规则限制。
此外，初级导体和次级导体之间的间距/隔离应当充分小于工作波长。此外，导体宽度WC将基于诸如工作频率和用于形成初级导体和次级导体的材料的电阻系数等因素来选择，以由此提供足够的表面面积来使由于趋肤效应现象导致的电阻损耗最小化。在本发明的一个示例性实施例中，次级导体可以形成得比初级导体更宽以增加与初级导体之间的弥散场(fringing field)耦合。导体的厚度t1和t2将根据实施的制造方法来确定，和/或可以选择为容纳针对给定应用的电流密度。
在本发明的其它示例性实施例中，耦合的初级导体(25)和次级导体(24)可以水平地堆叠(彼此靠近地设置)到接地屏蔽(23)上，如图2C所示。实质上，所产生的结构可以看作如图1所示的共面导体(13)和(14)，只是图2C中的导体(24)和(25)更厚而不是更宽。通过这种方式，可以增加导体(24)和(25)之间的耦合，同时在集成电路的同一层上形成导体(24)和(25)。
在本发明的其它示例性实施例中，接地屏蔽的边缘区域可以具有形成在其中的纵向槽，其中槽形成为与波传播共线。例如，图2D是类似于图2B的接地屏蔽(23)的示例性接地屏蔽23’，只是侧边缘区域具有形成连接到接地屏蔽结构的导电条带(23e)的纵向槽(23d)。槽形的边缘区域增强了与附近对象之间的隔离，并防止在衬底上流动的涡流的耦合。
图3示意性示出根据本发明示例性实施例用集成电路变压器器件构造的集成电路功率放大器。更具体地说，图3示出用于MMW应用的示例性集成电路功率放大器(30)，其实现用于输出功率的高效耦合的集成电路变压器(33)。一般来说，功率放大器(30)包括与共发共基差分放大器(32)的差分输入端连接的输入匹配网络(31)、与差分放大器(32)的差分输出节点连接的集成变压器(33)以及输出匹配网络(34)。输入匹配电路(31)使用串联的电感微波传输带(31a)和并联的电容器(31b)将差分输入Vin与期望的特征阻抗(例如50欧)匹配。输出匹配电路(34)使用串联的电感微波传输带(34a)和并联的电容器(34b)将差分输出Vout与期望的特征阻抗(50欧)匹配。
共发共基差分放大器(32)包括：第一共发共基级，其包括串联连接的晶体管T1和T3；以及第二共发共基级，其包括串联连接的晶体管T2和T4。晶体管T3和T4(共发射极输入级)分别驱动晶体管T1和T2(共基极输出级)。偏压Vbias施加在晶体管T3和T4的基极端子上，恒定的DC电压Vgbs施加在晶体管T1和T2的基极端子上。这些偏压被选择为用于防止每个晶体管T1-T4的基极到集电极电压超过该晶体管在共发共基阵列中的击穿电压，而且被选择为划分施加在T1和T2的集电极和相应晶体管T3和T4的发射极之间的峰值电压以防止击穿。
在图3的示例性实施例中，集成电路变压器(33)示意性地描绘为包括具有输入端子(节点N1和N2)的初级导体(33a)和具有输出端子(节点N1’和N2’)的次级导体(33b)。晶体管T1和T2的集电极端子分别与节点N1和N2连接。在一个示例性实施例中，集成电路变压器(33)包括具有如图2A和2B所述框架的1∶1IC变压器，其中初级导体(33a)和次级导体(33b)堆叠在槽形接地屏蔽上。在该实施例中，晶体管T1和T2的集电极(输出节点N1和N2)连接到集成变压器(33)的初级导体(33a)的长度末端，偏压VCC连接在初级导体(33a)的长度末端之间的中心区域进行。
利用图3的示例性框架，1∶1IC变压器(33)将差分放大器(32)的差分输出电压(VN1-VN2)耦合到在节点N1’和N2’的次级导体(33b)。1∶1IC变压器(33)用作谐振器以提供放大器的输出功率的高效耦合。在另一个示例性实施例中，1∶1IC变压器可以耦合到差分放大器电路的输入端。
此外，在图3的示例性实施例中，用相等振幅、相反相位的RF信号差分驱动输入端子Vin，这在初级导体(33a)上在实现VCC供应连接的地方以及在晶体管T3和T4的源极之间的接地G连接处建立假(virtual)AC接地。假AC接地是低损耗和低电阻的点。这样，VCC连接点上的假AC接地消除了在VCC供应连接处对单独的扼流圈电感器和/或大型芯片上旁路电容器的需要。
应当理解，可以用多个1∶1 IC变压器器件作为用于构造针对MMW应用的其它IC部件/器件的模板或构件块。例如，图4是示出根据本发明示例性实施例的集成功率合成器电路的示意电路图。更具体地说，图4示意性示出用设置为方形或圆形几何排列的四个变压器模板器件(41、42、43、44)和多个差分推挽放大器(45、46、47、48)实现的功率合成器电路(40)。每个变压器模板器件(41、42、43、44)被示意性描绘为分别具有初级导体(41a、42a、43a、44a)、次级导体(41b、42b、43b、44b)以及槽形接地屏蔽(41c、42c、43c、44c)，这与图2A和2B的示例性IC变压器框架类似。
在示例性实施例中，次级导体串联连接，变压器(41)的次级导体(41b)在其中部分离以提供差分+-输出端子Vout。此外，每个初级导体(41a、42a、43a、44a)连接在相邻功率放大器的差分输出端之间，并具有与VCC端子连接的中心点以向放大器提供DC偏压。功率合成器电路(40)可以用四个推挽放大器构成，每一个放大器具有1∶1变压器(如图3所示)，变压器的次级导体串联连接。利用该示例性实施例，输入电压Vin分为四个相等振幅、相等相位的信号，它们分别同时施加到放大器(45、46、47、48)的+差分输入端中的一个，而反相输入电压Vin分为四个相等振幅、相等相位的信号，它们分别同时施加到放大器(45、46、47、48)的-差分输入端中的一个，由此在每个初级导体上产生交流电。初级导体上的AC电流耦合到串联连接的次级导体，以产生合并的输出电压Vout。利用该示例性实施例，由于初级导体是独立的，该分布式体系结构提供功率合成器电路以及4∶1阻抗变压器。换句话说，示例性功率合成器(40)为功率放大器应用提供合并和阻抗变换。
图5示意性示出根据本发明示例性实施例的图4的功率合成器电路的示例性电路布局(50)。更具体地说，图5示意性示出包括接地屏蔽(51)、偏压VCC网络(52)、连续的次级导体(53)、连接器(54)的示例性布局图案(50)并且示出推挽放大器(45、46、47、48)的示例性实施例。示例性接地屏蔽(51)图案集成地合并图4所示变压器模板器件(42、43、44、45)的每一个单独的接地屏蔽(42c、43c、44e、45c)。接地屏蔽(51)被构图为形成与各变压器导体正交延伸的末端封闭的槽的单独图案。
该分布式变压器框架包括具有差分输出端子Vout的连续的次级导体(53)、以及沿着次级导体(53)的长度堆叠在不同部分上并与之对齐的分离的初级导体(41a、42a、43a、44a)。DC供应电压网络(52)包括连接到每个初级导体(41a、42a、43a、44a)的中心部位的多个导线。
图5还示出用具有BJT(双极结晶体管)的各对共发射极增益级(45a/45b)、(46a/46b)、(47a/47b)、(48a/48b)实现的推挽放大器(45)、(46)、(47)、(48)中的每一个。应当理解，图5所示的差分推挽放大器框架只是示例性的，而且可以实现诸如图3所示的其它差分推挽放大器设计。此外，放大器可以用CMOS器件来实现。每个初级导体(41a、42a、43a、44a)具有成角度的长度末端部分，该末端部分通过连接器(54)连接到相应推挽放大器的差分输出端。
在示例性实施例中，差分放大器(45、46、47、48)连接到初级导体(42a、43a、44a、45a)，使得每个初级导体(42a、43a、44a、45a)具有对应的推/挽放大器对，即用于初级导体(41a)的放大器对(48a/45b)、用于初级导体(42a)的放大器对(45a/46b)、用于初级导体(43a)的放大器对(46a/47b)、用于初级导体(44a)的放大器对(47a/48b)。初级导体为DC电流提供低电阻路径以从DC电源流到晶体管的漏极。相邻放大器的相邻晶体管的源极端子连接在一起并共享公用的接地。如通过“+”和“-”符号所示的，每一对相邻的晶体管以相反的相位被驱动。
功率分布网络(未示出)用于向晶体管的栅极提供同步的差分功率。例如，在图4和图5的示例性实施例中，三个Wilkinson功率分配器中的两组可以实施为将输入信号Vin和反相的输入信号/Vin都分为四个相等相位、相等振幅的输入信号，它们同时施加到放大器45、46、47、48的不同的输入端。图5的示例性功率合成器电路通过运行推挽放大器以便在各个初级导体上以基本频率传导相同的同步ac电流，从而在连续的次级导体中感应出对应的ac电流，来实现功率合并。次级导体(53)利用感生的AC功率在端子Vout上产生等于四个推挽放大器的差分电压之和的电压。
在本发明的另一个示例性实施例中，图4和图5的电路可以扩展以构造功率分配器。在这种情况下，图5中的连续次级导体是接收输入信号(在Vout端子)的初级导体，而且图5中的每个分离的初级导体是分别耦合大约初级的EM能量的1/4的次级导体。通过这种方式，可以实现对称的1∶4功率分配器。
应当理解，根据本发明示例性实施例的集成变压器器件可以用集总等价元件精确建模，以定义导体长度Lc以及集成变压器的其它可能的几何参数可缩放的模型。更具体地说，例如，如上参照图2A和2B所述的具有含正交的槽和共线侧条的接地屏蔽设计的示例性1∶1变压器结构，通过提供缓和寄生效应和边界条件的封闭环境EM条件实现集成变压器结构的简化模型。这提供了与该布局中的其它结构的相邻无关地定义长度可缩放的1∶1变压器模板的简化模型。
目前，市场上可以得到各种可用于构造和模拟用于毫米波和RF应用的各类2D/3D集成电路、部件和其它结构的应用。这种应用允许设计者用互连构造3D/2D集成电路布局，并考虑到其它变压器、导线、互连或其它辐射结构的效果(这些提供了实践中会影响电路性能的不期望阻抗(寄生电容和电感))来应用确定集成电路设计的电特性和响应的全波3D电路EM模拟器。一些应用包括用于使用3D处理结果提取各种电路部件的两个端口的与频率有关的网络表示的方法，并为这样的部件产生集总等价电路。但是，当3D电路布局经过了修改时，该集总等价电路不再精确定义经过修改的3D电路的特征/特性，而且必须再次执行全3D EM模拟以提取相关参数，以便利用例如简单节点分析为电路模拟重新建立集总等价电路。
应当理解，具有槽形接地屏蔽设计和侧条的示例性1∶1变压器结构允许利用电路模拟在隔离中分析变压器结构，而不需要执行全波3D分析以考虑集成变压器模板附近的金属对象(芯片上传输线、电感器、焊盘、互连等)的效应。通过这种方式，可以用能够普遍适用于电路模拟的集总等价模型来精确定义1∶1变压器结构的简化模型。例如，该示意性功率合成器电路(40)可以用根据本发明的实施例的、用于每个示意性示出的变压器(41、42、43、44)的1∶1变压器模板结构的集总等价模型来精确模拟，而不管3D配置和电路布局如何(例如图5)。在这点上，该变压器模型彼此以及与其它电路部件去耦合，从而允许以集总等价模型使用简单的节点分析来模拟该电路。这与传统的集成电路耦合线变压器(如图1所示)不同，该传统的变压器需要对MMW应用中的不同布局和电路配置进行3D EM模拟。
在下面描述的一个示例性实施例中，可以使用用于电路模拟应用的简单的RLC滤波器网络(包括耦合的电感器和依附性的源)来对具有如图2A和2B所示的框架的集成电路1∶1变压器器件建模。集成电路变压器器件的简化模型可以精确地描述集成电路变压器在所有操作模式下的电特性/特征和所有次级/初级复杂负载的电特性/特征，以及直到基本毫米波频率的三次谐波的这些特性。该集总等价模型可以用于方便地通过简单的2D EM模拟确定网络值。
在本发明的一个示例性实施例中，可以如下建立用于具有长度可缩放的槽形接地屏蔽的示例性堆叠1∶1变压器模板的模拟模型。首先，可以用3D电路布局工具来设计1∶1集成电路变压器模板结构。然后，采用3D EM解算器方法来提取该变压器结构每单位长度的参数。更具体地说，可以用3D静态电容解算器在地平面上(包括两个共线侧条和正交的导电条带)针对两个信号线(初级导体和次级导体)计算2×2电容矩阵。侧条结构使得能够使用该变压器模板的3D全波模拟在封闭EM环境的假设下提取该模型。但是应当理解，当正交条带的图案足够密集(为了屏蔽硅衬底损耗这是优选的)时，2D解算器可以用作良好的近似。此外，当金属之间的分离与波长相比可以忽略时静态解算器就足以确定电容参数。
此后，利用缩减的变压器结构的2D模拟来获得与频率有关的2×2电感矩阵和与频率有关的2×2电阻矩阵，该缩减的变压器结构包含两个信号线和只有两个共线侧条(返回路径线)而没有正交条带的缩减的接地平面。使用该缩减结构进行分析是合理的，因为该模型的Z元素只描述纵向电流的分布。这些EM模拟所需要的最小带宽从基本MMW频率到三次谐波。由于毫米波频率而执行趋肤效应和临近效应的完全解决方案。
然后，使用EM解算器数据，为接地平面上的两个耦合线构造RLC网络。RLC网络包括合适的滤波器网络(阶梯电路)，其描述在给定带宽中的电阻和电感矩阵的频率相关性。除了RLC无源元件和电感器之间的互感耦合元件之外，还包括依附性的源以正确描述奇数和偶数模式下的频率相关性。这些依附性的源按照保证模型被动性(passivity)(绝对稳定性)的方式连接。用几个这样的RLC段来实现分布式模型(例如对每个波长使用至少10段)。
因此，上述示例性模型建立方法可以用于为1∶1集成变压器模板器件定义集总等价模型，该模型的长度(或其它几何参数)可缩放并且可以普遍适用于电路设计和模拟。实际上，例如，可以为具有不同几何参数如槽距、槽宽度、导体宽度和厚度的结构以及为使用不同的半导体制造技术形成的结构定义各种用于变压器模板器件的简化模型。
利用这样的方法，一个或多个变压器模型可以作为模型的设计工具包或库的一部分包含在电路模拟应用中，以实现用于MMW应用的集成电路的设计和模拟，其中MMW应用实现了根据本发明的示例性变压器模板器件。该模型可以建立为允许以用户为模拟而指定的参数(例如导体长度等)为参数。图6示出可以用在模拟应用中的1∶1变压器模板模型的示例性ICON(图标)表示。图6的图标是在接地平面(63)上具有初级导体(61)和次级导体(62)的变压器(60)的示意图，针对允许单位为um的导体长度L的值由用户定义的1∶1变压器模板模型。
图7是根据本发明的示例性实施例，利用长度或其它用户指定参数可缩放的集成电路变压器的集总等价模型执行电路模拟的方法的流程图。图7的方法可以在任何具有用户接口的合适的3D/2D设计和模拟应用中实现，其中该3D/2D设计和模拟应用使得用户可以建立例如示意性电路。参照图7，用户可以利用诸如图6的变压器模板图标的器件/部件图标来建立示意性电路(步骤70)。在这样的情况下，该应用可以对每个部件都具有模型库。如上所述，根据本发明的示例性实施例，用户可以选择一个或多个类型的变压器模板模型(它们是作为该库的一部分提供的)，其中一个或多个几何参数如长度可以是由用户定义的变量(步骤71)。根据模型设计，其它几何参数如槽宽度等也可以是由用户输入的变量。
在创建了该示意电路之后，用户可以通过为使得能够输入用户指定参数的集总等价模型的一个或多个参数(如电压、频率范围、器件值等)指定值，然后执行合适的命令以基于该用户指定的参数获得电路的期望的电响应/特性来执行电路模拟(步骤72)。该电路模拟是通过利用以用户指定的参数为参数的构成电路部件/器件的集总模型对给定电路执行节点分析来执行的(步骤73)。此后，可以向用户呈现该电路模拟的结果以进行检查(步骤74)。
应当理解，上述示例性模型建立和电路模拟方法都只是举例。在一个实施例中，电路设计和模拟工具可以包括一个或多个具有可缩放参数的预定义变压器模板器件模型的库，这些模型可以用于电路分析。在其它示例性实施例中，2D/3D电路设计和模拟工具可以扩展为包括上述变压器模板模型建立方法，其使得用户能够通过产生定制的变压器模板结构来创建定制的、用户定义的简化变压器模型，然后将相关的模型建立方法应用于提取建立对应的集总等价模型所需要的2D/3D EM参数。在其它实施例中，2D/3D工具可以用预定义变压器模板模型库和产生定制变压器模板模型所需要的工具来实现。
尽管在此参照附图描述了示例性实施例，但是应当理解，本发明不限于具体的实施例，本领域的技术人员还可以进行各种其它改动和修正而不脱离本发明的范围或精神。期望所有这样的改动和修正都包含在所附权利要求限定的本发明范围内。

Claims (26)

1.一种集成电路变压器，包括：
衬底；
形成在衬底上的接地屏蔽；
包括细长导电条带的初级导体；以及
包括细长导电条带的次级导体；
其中初级导体和次级导体对齐以形成被设置为邻近接地屏蔽的耦合导线结构；并且
其中接地屏蔽包括末端封闭的平行细长槽的图案，该细长槽设置为与初级和次级导体正交，并且其中接地屏蔽包括边缘区域，所述边缘区域提供与初级和次级导体共线的电流返回路径。
2.根据权利要求1所述的集成电路变压器，其中所述接地屏蔽、初级导体和次级导体设置在集成电路的不同的层上，并相互对齐以形成堆叠结构。
3.根据权利要求2所述的集成电路变压器，还包括：
设置在接地屏蔽和次级导体之间的第一绝缘层；以及
设置在次级导体和初级导体之间的第二绝缘层。
4.根据权利要求1所述的集成电路变压器，其中所述接地屏蔽、初级和次级导体由不同的BEOL(线后端)金属化层形成。
5.根据权利要求1所述的集成电路变压器，其中所述初级导体和次级导体具有相同的长度和宽度。
6.根据权利要求1所述的集成电路变压器，其中所述初级导体的厚度比次级导体的厚度大。
7.一种半导体IC(集成电路)芯片，包括：
包括变压器的集成电路，其中该变压器包括：
接地屏蔽；
包括至少一个细长导电条带的初级导体；以及
包括至少一个细长导电条带的次级导体；
其中初级导体和次级导体对齐以形成被设置为邻近接地屏蔽的耦合导线结构；并且
其中接地屏蔽包括被设置为与初级和次级导体正交的末端封闭的平行细长槽的图案、和提供与初级和次级导体共线的电流返回路径的边缘区域。
8.根据权利要求7所述的IC芯片，其中所述接地屏蔽、初级导体和次级导体设置在不同的层上，并相互对齐以形成堆叠结构。
9.根据权利要求7所述的半导体IC芯片，其中所述变压器实现为谐振调谐电路。
10.根据权利要求9所述的半导体IC芯片，其中所述变压器被调谐为以20GHz或更大的频率提供谐振。
11.根据权利要求7所述的半导体IC芯片，其中所述集成电路包括放大器。
12.根据权利要求11所述的半导体IC芯片，其中所述变压器与所述放大器的输入端或输出端连接。
13.根据权利要求11所述的半导体IC芯片，其中所述放大器包括差分推挽放大器，其中所述初级导体连接在该放大器的差分输出节点之间，并且其中DC偏压施加在该初级导体上。
14.根据权利要求7所述的半导体IC芯片，其中所述集成电路是功率合成器电路。
15.根据权利要求14所述的半导体IC芯片，其中所述变压器的初级导体包括多个分离的细长导电条带，其中所述变压器的次级导体包括多个彼此串联连接的细长导电条带，其中初级导体的每个分离的细长导电条带与次级导体的串联连接的细长导电条带中的一个对齐。
16.根据权利要求15所述的半导体芯片，其中所述初级导体的每个分离的细长导电条带连接在差分放大器的输出节点之间。
17.根据权利要求14所述的半导体IC芯片，其中所述变压器包括环形的布局图案。
18.根据权利要求15所述的半导体IC芯片，还包括DC供应电压网络，其包括到初级导体的每个分离的细长导电条带的中心区域的供应电压连接。
19.根据权利要求7所述的半导体IC芯片，其中集成电路变压器被实现为平衡-不平衡变压器。
20.一种制造半导体器件的方法，包括形成接地屏蔽、初级导体和次级导体，其中形成接地屏蔽包括对导电材料层构图以形成被设置为与初级和次级导体正交的末端封闭的平行细长槽、和提供与初级和次级导体共线的电流返回路径的边缘区域。
21.根据权利要求20所述的方法，其中所述接地屏蔽、初级导体和次级导体形成在集成电路的不同的层上，以形成堆叠变压器器件。
22.根据权利要求21所述的方法，其中使用BEOL工艺由不同的金属化层形成所述接地屏蔽、初级导体和次级导体。
23.一种用于集成电路设计和模拟的计算机实现的方法，包括：
利用该电路的每个部件的模型产生虚拟的电路模型，其中至少一个模型包括集成电路变压器结构的集总等价电路表示，该集成电路变压器结构具有在接地平面上的堆叠的初级导体和次级导体，其中导体长度是用户指定的参数；
基于一个或多个用户为导体长度指定的参数值来执行对该电路的模拟；以及
显示该模拟的结果。
24.根据权利要求23所述的方法，其中所述集成变压器的集总等价电路表示包括RLC滤波器网络。
25.根据权利要求24所述的方法，其中产生虚拟模型包括：
提供用户接口，其允许用户利用所述电路部件的示意性图标描绘来建立该电路的示意性描绘；以及
从预定义模型库中获得对应于每个示意性图标描绘的模型。
26.根据权利要求24所述的方法，其中产生虚拟模型包括：
提供用户接口，其允许用户建立所述电路的3D电路布局表示；
对该3D电路执行3D EM分析；和
使用该3D EM分析的结果为每个电路部件产生等价模型。
CN2006800083949A 2005-04-08 2006-02-10 用于芯片上毫米波应用的集成电路变压器器件 Active CN101142639B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/102,292 2005-04-08
US11/102,292 US7427801B2 (en) 2005-04-08 2005-04-08 Integrated circuit transformer devices for on-chip millimeter-wave applications
PCT/US2006/005013 WO2006110207A2 (en) 2005-04-08 2006-02-10 Integrated circuit transformer devices for on-chip millimeter-wave applications

Publications (2)

Publication Number Publication Date
CN101142639A true CN101142639A (zh) 2008-03-12
CN101142639B CN101142639B (zh) 2011-10-12

Family

ID=37082407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800083949A Active CN101142639B (zh) 2005-04-08 2006-02-10 用于芯片上毫米波应用的集成电路变压器器件

Country Status (6)

Country Link
US (3) US7427801B2 (zh)
EP (1) EP1866937B1 (zh)
JP (1) JP5065242B2 (zh)
CN (1) CN101142639B (zh)
TW (1) TWI380440B (zh)
WO (1) WO2006110207A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201162A (zh) * 2009-01-07 2014-12-10 索尼公司 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统
CN107424784A (zh) * 2013-02-22 2017-12-01 英特尔德国有限责任公司 变压器和电路
CN109564702A (zh) * 2016-05-30 2019-04-02 科文托尔公司 用于在3d虚拟制造环境中进行电性能建模的系统和方法
CN110366763A (zh) * 2017-02-28 2019-10-22 株式会社村田制作所 层叠型电子部件和层叠型电子部件的制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069717A1 (en) * 2005-09-28 2007-03-29 Cheung Tak S Self-shielded electronic components
KR100758991B1 (ko) * 2006-02-03 2007-09-17 삼성전자주식회사 Ｒｆｉｄ 시스템을 구비한 이동통신 단말기
GB2487019B (en) 2007-05-08 2012-08-15 Scanimetrics Inc Ultra high speed signal transmission/reception
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
US7777570B2 (en) 2008-03-12 2010-08-17 Mediatek Inc. Transformer power combiner having secondary winding conductors magnetically coupled to primary winding conductors and configured in topology including series connection and parallel connection
US8994488B2 (en) 2008-03-12 2015-03-31 Mediatek Inc. Transformer power splitter having primary winding conductors magnetically coupled to secondary winding conductors and configured in topology including series connection and parallel connection
US8261228B1 (en) * 2008-10-01 2012-09-04 Cadence Design Systems, Inc. Technique for modeling parasitics from layout during circuit design and for parasitic aware circuit design using modes of varying accuracy
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
KR101075013B1 (ko) * 2009-12-11 2011-10-19 전자부품연구원 빔 성형 ｒｆ 벡터모듈레이터
US20110161064A1 (en) * 2009-12-31 2011-06-30 Lorentz Solution, Inc. Physics-based compact model generation from electromagnetic simulation data
US20120002377A1 (en) * 2010-06-30 2012-01-05 William French Galvanic isolation transformer
CN102394578A (zh) * 2011-10-20 2012-03-28 刘训春 一种低失真变压器输出的晶体管音频功率放大电路
EP2669906B1 (en) * 2012-06-01 2018-08-29 Nxp B.V. An integrated circuit based transformer
US8901714B2 (en) * 2013-03-14 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Transmission line formed adjacent seal ring
CN104616557B (zh) * 2015-01-30 2017-05-17 南车株洲电力机车有限公司 一种轨道车辆模拟电路生成方法、系统及控制方法、系统
CN104915527A (zh) * 2015-07-15 2015-09-16 哈尔滨工业大学 一种基于变分积分离散拉格朗日模型的Buck-Boost变换器建模与非线性分析方法
WO2017122416A1 (ja) * 2016-01-14 2017-07-20 ソニー株式会社 半導体装置
US10559561B2 (en) * 2018-01-19 2020-02-11 Xilinx, Inc. Isolation enhancement with on-die slot-line on power/ground grid structure
US11270951B2 (en) * 2018-12-13 2022-03-08 Qualcomm Incorporated Substrate comprising at least one patterned ground plane for shielding
CN109920633B (zh) * 2019-03-21 2024-10-11 惠州市纬特科技有限公司 减小电磁干扰的变压器
US11764739B2 (en) * 2020-04-23 2023-09-19 Smarter Microelectronics (Guang Zhou) Co., Ltd. Radio frequency power amplifier with harmonic suppression

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US5223800A (en) 1991-09-30 1993-06-29 Itt Corporation Distributed arrays of microelectronic amplifiers
JPH07235796A (ja) * 1994-02-25 1995-09-05 Hitachi Denshi Ltd 多層基板を用いた高周波回路
US5477204A (en) 1994-07-05 1995-12-19 Motorola, Inc. Radio frequency transformer
US5760456A (en) * 1995-12-21 1998-06-02 Grzegorek; Andrew Z. Integrated circuit compatible planar inductors with increased Q
US5697088A (en) * 1996-08-05 1997-12-09 Motorola, Inc. Balun transformer
AU6468198A (en) 1997-05-02 1998-11-27 Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
US6137376A (en) 1999-07-14 2000-10-24 International Business Machines Corporation Printed BALUN circuits
JP2001060809A (ja) * 1999-08-19 2001-03-06 Sony Corp 回路素子およびプリント配線板
WO2002031967A2 (en) 2000-10-10 2002-04-18 California Institute Of Technology Distributed circular geometry power amplifier architecture
US6856199B2 (en) 2000-10-10 2005-02-15 California Institute Of Technology Reconfigurable distributed active transformers
US6731166B1 (en) 2001-11-26 2004-05-04 Analog Devices, Inc. Power amplifier system with multiple primary windings
JP4274730B2 (ja) * 2002-01-30 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003257739A (ja) * 2002-02-28 2003-09-12 Koa Corp 高周波デバイス
TW200306062A (en) 2002-03-11 2003-11-01 California Inst Of Techn Multi-cascode transistors
EP1497758A1 (en) * 2002-04-18 2005-01-19 University Of South Florida Global equivalent circuit modeling system for substrate mounted circuit components incoporating substrate dependent characteristics
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
US7091813B2 (en) 2002-06-13 2006-08-15 International Business Machines Corporation Integrated circuit transformer for radio frequency applications
TWI300617B (en) * 2002-11-15 2008-09-01 Via Tech Inc Low substrate loss inductor
JP4664619B2 (ja) * 2003-05-16 2011-04-06 パナソニック株式会社 相互誘導回路
JP4477964B2 (ja) * 2003-07-31 2010-06-09 太陽誘電株式会社 高周波回路の設計方法及び設計装置と高周波回路の設計に係る表示方法
US7084728B2 (en) * 2003-12-15 2006-08-01 Nokia Corporation Electrically decoupled integrated transformer having at least one grounded electric shield

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201162A (zh) * 2009-01-07 2014-12-10 索尼公司 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统
CN104201162B (zh) * 2009-01-07 2018-01-19 索尼公司 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统
CN107424784A (zh) * 2013-02-22 2017-12-01 英特尔德国有限责任公司 变压器和电路
CN107424784B (zh) * 2013-02-22 2019-11-19 英特尔德国有限责任公司 变压器和电路
CN109564702A (zh) * 2016-05-30 2019-04-02 科文托尔公司 用于在3d虚拟制造环境中进行电性能建模的系统和方法
CN109564702B (zh) * 2016-05-30 2023-07-21 科文托尔公司 用于在3d虚拟制造环境中进行电性能建模的系统和方法
CN110366763A (zh) * 2017-02-28 2019-10-22 株式会社村田制作所 层叠型电子部件和层叠型电子部件的制造方法

Also Published As

Publication number Publication date
CN101142639B (zh) 2011-10-12
TWI380440B (en) 2012-12-21
WO2006110207A3 (en) 2007-07-19
US8453078B2 (en) 2013-05-28
EP1866937A4 (en) 2010-09-29
JP2008537849A (ja) 2008-09-25
US8122393B2 (en) 2012-02-21
US20080195988A1 (en) 2008-08-14
US7427801B2 (en) 2008-09-23
US20060226510A1 (en) 2006-10-12
EP1866937B1 (en) 2012-11-21
US20120060135A1 (en) 2012-03-08
WO2006110207A2 (en) 2006-10-19
TW200707722A (en) 2007-02-16
JP5065242B2 (ja) 2012-10-31
EP1866937A2 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
CN101142639B (zh) 用于芯片上毫米波应用的集成电路变压器器件
US7629852B2 (en) Circuits and methods for implementing transformer-coupled amplifiers at millimeter wave frequencies
El-Gharniti et al. Modeling and characterization of on-chip transformers for silicon RFIC
Long Monolithic transformers for silicon RF IC design
US9159484B2 (en) Integrated circuit based transformer
US10594290B2 (en) Planar balun and multi-layer circuit board
WO2006127851A2 (en) Systems and methods for reducing circuit area
Jackson A circuit topology for microwave modeling of plastic surface mount packages
Wang et al. A physics-based equivalent-circuit model for on-chip symmetric transformers with accurate substrate modeling
Tiemeijer et al. Physics-based wideband predictive compact model for inductors with high amounts of dummy metal fill
TWI479519B (zh) 接地屏蔽電容器、其積體電路、以及其製造方法
Kehrer Design of monolithic integrated lumped transformers in silicon-based technologies up to 20 GHz
Wang et al. Group-cross symmetrical inductor (GCSI): A new inductor structure with higher self-resonance frequency and Q factor
Hebeler et al. Design and modelling of magnetic on-chip structures at 240 ghz
Bharath et al. Signal and power integrity co-simulation for multi-layered system on package modules
Dalmia et al. Modeling RF passive circuits using coupled lines and scalable models
Farhat et al. Optimization of RF on-chip inductors using genetic algorithms
Chaourani et al. Inductors in a monolithic 3-D process: Performance analysis and design guidelines
Tesson et al. Two complementary methods for parasitic coupling reduction within MMIC's
Chen et al. Modeling of on-chip differential inductors and transformers/baluns
Mayevskiy Analysis and modeling of monolithic on-chip transformers on silicon substrates
Julai et al. Modeling & Analysis Planar Transformer for Power ICs Application
Tavakolifar et al. Design of compact transformer-type power combiner for watt-level PA in CMOS technology
Zhao et al. Characterization, design and modeling of on-chip interleaved transformers in CMOS RFICs
Zhao Characterization, design and modeling of on-chip interleaved transformers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1114237

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1114237

Country of ref document: HK

TR01 Transfer of patent right

Effective date of registration: 20171120

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171120

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right