CN101141238A - 超帧帧同步的方法及装置 - Google Patents

Abstract

本发明公开了一种SF帧帧同步的方法，包括以下步骤：步骤S202，利用多个状态机搜索满足帧头图案要求的位置作为候选帧头的位置；步骤S204，进行候选帧头的符合性判断，如果候选帧头符合帧头图案，则将候选帧头确定为帧头，如果不符则重新开始搜索帧头；以及步骤S206，在搜索到帧头的情况下，进行帧同步。本发明采用状态机搜索帧头，所以占用存储单元大幅减少，大大降低了定帧电路成本，并且在定帧方法上增加了对伪帧头的预先过滤步骤，从而大大降低了由于伪同步引起的需要再次搜索真正帧头的概率。

Description

超帧帧同步的方法及装置

技术领域

本发明涉及通讯领域，尤其涉及超帧(super frame，简称为SF)帧同步的方法及装置。

背景技术

在窄带通讯的T1线路系统中，数据是以帧为单位进行单比特串行传输的，其中，每帧由一个帧头比特和24个时隙(每时隙8比特)共193比特组成，并且为了提高T1线路系统使用性能，实际应用通常划分为F4、F12、F24和F72多种复帧结构。各种复帧结构在单帧头位置具有固定的帧头比特信息(也叫帧头图案)，但实际应用时输入数据是没有明确帧头指示的串行输入的单比特脉冲序列，所以接收设备必须要根据固定位置的图案来确定复帧头位置，识别和确定复帧头位置的过程就叫定帧，也叫帧同步或帧恢复。

目前，T1系统进行帧同步的主要方法是采用大存储器来接收、缓存多帧或全部数据，然后再对缓存数据进行帧图案的比较和搜索来确定帧头。这种方法虽然能较快地找到帧头，但占用资源太多，在当今的大规模多路数电路系统中，如果引用此方法来定帧，必然会浪费大量资源，大大增加芯片面积和降低芯片良品率，从而大大提高了芯片价格。例如，美国专利US5621773“Method and apparatusfor fast synchronization of T1 extended superframes”和US6594327“Method and apparatus for interfacing to E1 or T1 networks”，它们采用的都是位宽为193而深度为复帧内单帧个数的RAM来储存接收数据，这种方式虽然能较快地实现帧同步，但占用存储器资源太多，在设计集成电路芯片时，根据此方法定帧而制成的芯片占用面积很大，实现困难，使得成本大幅提高。特别现代器件都是多路集成，设计上各方面的缺点和优点都会成倍放大，所以迫切需要利用少量存储单元就能按协议要求定帧的方法和装置。

发明内容

本发明的目的在于为T1系统的SF帧(或称F12帧)提供一种资源占用少、定帧效率高的方法和装置，其不是将复帧的全部数据缓存而是利用多个并行状态机来搜索帧头。

根据本发明的一个方面，提供了一种SF帧的帧同步方法，该方法包括以下步骤：步骤S202，利用多个状态机搜索满足帧头图案要求的位置作为候选帧头的位置；步骤S204，进行候选帧头的符合性判断，如果候选帧头符合帧头图案，则将候选帧头确定为帧头，如果不符则重新开始搜索帧头；以及步骤S206，在搜索到帧头的情况下，进行帧同步。

此外，步骤S202包括以下处理：读写地址产生器根据计数器的计数值产生存储器的读出地址，并从存储器中读出对应状态机的当前状态到并行状态控制器；并行状态控制器根据当前状态和当前输入数据生成新状态，并将新状态写回到对应状态机的位置；以及如果新状态表示已经搜索到符合帧头图案的帧头的位置，则将对应状态机的位置记录为候选帧头的位置并将候选帧头存储在候选帧头寄存器中。

另外，步骤S204包括以下处理：继续接收对应状态机后续的对应于帧头的比特数；以及将接收到的比特数与候选帧头寄存器中的候选帧头进行比较，如果相同则确定候选帧头为帧头。

步骤S206包括以下处理：将帧头位置输入FS图案检测器中，确定能否在对应位置搜索到两个连续的FS图案；如果搜索到两个连续的FS图案，则实现帧同步，否则FS图案检测器发出复位信号使候选帧头寄存器复位，重新搜索候选帧头。

根据本发明的另一方面，提供了一种超帧帧同步的装置，该装置包括：帧头确定模块，用于搜索符合帧头图案的候选帧头，然后进行候选帧头的符合性判断，确定候选帧头是否为帧头；以及帧同步模块，用于在搜索到帧头的情况下，进行帧同步。

其中，帧头确定模块模块还包括：存储器，用于存储多个状态机，根据帧头图案设置所述多个状态机；计数器，连接至读写地址寄存器，用于产生计数值；读写地址产生器，用于根据计数值产生存储器的读出地址，并从存储器中读出对应状态机的当前状态到并行状态控制器；并行状态控制器，连接至存储器，用于控制多个状态机的状态跳转，根据当前状态和当前输入数据生成新状态，并将新状态写回到对应状态机的位置；以及候选帧头寄存器，连接至并行状态控制器，用于在新状态表示已经搜索到符合帧头图案的帧头的情况下，将所搜索到的帧头存储作为候选帧头。

优选地，帧头确定模块在搜索到候选帧头的情况下继续接收对应状态机后续的对应于帧头图案的比特数，并将其与候选帧头寄存器中的候选帧头进行比较，如果相同则确定候选帧头为帧头。

帧同步模块还包括：FS图案检测器，用于在确定帧头的情况下搜索两个连续的FS图案，如果搜索到两个连续的FS图案，则实现帧同步，否则FS图案检测器发出复位信号使候选帧头寄存器复位，重新搜索候选帧头。

本发明采用了优化的状态机来搜索帧头，所以占用存储单元大幅减少，大大降低了定帧电路成本，并且在定帧方法上增加了对伪帧头的预先过滤步骤，从而大大降低了由于伪同步引起的需要再次搜索真正帧头的概率。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1是示出SF帧组成格式的示图；

图2是示出根据本发明的SF帧帧同步的方法的流称图；

图3是示出根据本发明的SF帧帧同步的装置的框图；

图4是示出根据本发明实施例的并行状态机接收数据的示意图；

图5是示出根据本发明实施例的FT搜索状态机的状态转换图；以及

图6是示出根据本发明实施例的帧同步装置的框图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

在描述本发明之前，首先参照图1说明F12帧的组成格式。从图1可以看出，FT位置的帧头图案为101010，FS位置的帧头图案为001110，其余为数据时隙。

此外，相关协议定义的SF帧同步为：在找到FT后的4.5ms时间内，确定在对应位置是否能够搜索到两个连续Fs图案(001110001110)，如果搜索到则确认SF帧同步。

下面将参照附图描述根据本发明的SF帧帧同步的方法及装置。

参照图2，根据本发明的SF帧帧同步的方法包括以下步骤：步骤S202，利用多个状态机搜索满足帧头图案要求的位置作为候选帧头的位置；步骤S204，进行候选帧头的符合性判断，如果候选帧头符合帧头图案，则将候选帧头确定为帧头，如果不符则重新开始搜索帧头；以及步骤S206，在搜索到帧头的情况下，进行帧同步。

具体地，步骤S202包括以下处理：读写地址产生器根据计数器的计数值产生存储器的读出地址，并从存储器中读出对应状态机的当前状态到并行状态控制器；并行状态控制器根据当前状态和当前输入数据生成新状态，并将新状态写回到对应状态机的位置；以及如果新状态表示已经搜索到符合帧头图案的帧头的位置，则将对应状态机的位置记录为候选帧头的位置并将候选帧头存储在候选帧头寄存器中。

另外，步骤S204包括以下处理：继续接收对应状态机后续的对应于帧头的比特数(即，6比特)；以及将接收到的比特数与候选帧头寄存器中的候选帧头进行比较，如果相同则确定候选帧头为帧头。

之所以设置候选帧头符合性判断的步骤，是因为输入数据是随机的，所以存在搜到符合帧头图案特点但却不是真实帧头的情况，即，伪同步，伪同步的存在会延长帧同步的时间，为了减少这种影响，本发明在初步搜索到满足帧头图案的候选帧头时继续比较该状态机后续的6比特，如果与帧头图案不符则重新开始帧头选择，也就是将伪同步过滤掉。

同样，由于输入数据的随机性，即，输入1和0的概率各为1/2，所以每多接收1比特数据进行比较，就将识别出伪同步的机会提高一倍，所以本发明能将识别伪同步的能力提高到2⁶倍，从而大大降低了由于伪同步造成的重新搜索帧头的时间开销。

此外，步骤S206包括以下处理：将帧头位置输入FS图案检测器中，确定能否在对应位置搜索到两个连续的FS图案；如果搜索到两个连续的FS图案，则实现帧同步，否则FS图案检测器发出复位信号使候选帧头寄存器复位，重新搜索候选帧头。

参照图3，根据本发明的超帧帧同步的装置包括：帧头确定模块302，用于搜索符合帧头图案的候选帧头，然后进行候选帧头的符合性判断，确定候选帧头是否为帧头；以及帧同步模块304，用于在搜索到帧头的情况下，进行帧同步。

其中，帧头确定模块模块302还包括：存储器，用于存储多个状态机，根据帧头图案设置所述多个状态机；计数器，连接至读写地址寄存器，用于产生计数值；读写地址产生器，用于根据计数值产生存储器的读出地址，并从存储器中读出对应状态机的当前状态到并行状态控制器；并行状态控制器，连接至存储器，用于控制多个状态机的状态跳转，根据当前状态和当前输入数据生成新状态，并将新状态写回到对应状态机的位置；以及候选帧头寄存器，连接至并行状态控制器，用于在新状态表示已经搜索到符合帧头图案的帧头的情况下，将所搜索到的帧头存储作为候选帧头。

优选地，帧头确定模块302在搜索到候选帧头的情况下继续接收对应状态机后续的对应于帧头图案的比特数，并将其与候选帧头寄存器中的候选帧头进行比较，如果相同则确定候选帧头为帧头。

帧同步模块304还包括：FS图案检测器，用于在确定帧头的情况下搜索两个连续的FS图案，如果搜索到两个连续的FS图案，则实现帧同步，否则FS图案检测器发出复位信号使候选帧头寄存器复位，重新搜索候选帧头。

下面，将结合图4至图6详细描述本发明的实施例。

图4是示出根据本发明实施例的并行状态机接收数据的示意图，图5是示出根据本发明实施例的FT搜索状态机的状态变换图，以及图6是示出根据本发明实施例的帧同步装置的框图。

在电路复位后，由于无法确定接收到的第一个比特是位于SF帧中的奇帧还是偶帧，所以为了快速找到FT图案，设置386个并行搜索状态机，并分割为大小、功能完全相同的两部分。此外，由于需要识别的符合FT帧头图案的状态最多有6种，所以状态机只需3比特就能储存，这是节省电路单元的关键。

数据接收过程具体如下：计数器1的计数范围为0到385，每个时钟加1，系统复位后，读写地址产生器3根据计数值产生读出地址，从存储器2中读出对应位置状态机的状态，并和当前输入的单比特数据一起根据图5所示状态转换图来生成下一个状态，然后写回到存储器的原状态机位置中。

386个并行状态机是完全相同的工作原理，即，根据计数器的值分别读出对应状态机的状态，然后和当前输入数据一起产生新状态并存回RAM的读出单元。

也就是说，第1比特数据输入到第1个状态机中并生成新状态，接收到的第2比特数据输入第2个状态机中并生成新状态，依次类推，接收到的第193比特数据输入第193个状态机中并生成新状态，这就是图4中的第n帧数据。

接下来接收到的第194比特数据被输入到下面的第194个状态机，第195比特数据被输入到第195个状态机，一直到第386比特数据输入到第386个状态机，即，第n+1帧数据。

然后，接收到的第387比特数据又被输入到第1个状态机，即图中的第n+2帧数据，以后接收的数据都按上面的规律进行处理，即，第一个状态机接收第1、387、773、...比特，第2个状态机接收第2、388、774、...比特，...，第386个状态机接收第386、772、1158、...比特，直到处理完一复帧含有的总共12×193＝2316个比特为止，然后重复循环上面动作。

按照上述流程接收386个并行状态机的数据，而每个状态机搜索帧头FT的过程见图5，状态机共有7个状态，其中：IDLE表示初始状态，S1表示搜索到1，S2表示搜索到10，S3表示搜索到101，S4表示搜索到1010，S5表示搜索到10101，以及S6表示搜索到101010。

参照图5，假设为初始状态，如果下一比特为0，则保持初始状态，而如果下一比特为1，则转换为状态S1。又如，假设为状态S3，如果下一比特为0，则转换为状态S4，而如果下一比特为1，则转换为状态S1。具体参照图5，将不进行详细的描述。

图6描述了本发明全部功能的示意图。386×3bit大小的存储器2用于存储386个并行状态机，并行状态控制器4用于实现图5所示状态机的功能。

读写地址产生器3根据计数器1的计数值产生RAM 2的读出地址，读出当前状态到状态控制器4后与当前输入的数据一起完成新状态的生成并将新状态写回到原状态机中。

如果新状态表示已搜到符合要求的FT图案(101010)，则将该该状态机的位置记录为候选帧头的位置，并将该候选帧头存储在候选帧头寄存器5中。然后记录接收该状态机后续的6个比特数，并将其与候选帧头寄存器5中的候选帧头进行比较，根据比较结果来决定是启动FS搜索还是只更新帧头寄存器5的内容并继续搜索FT图案。即，当比较结果相同时进入FS搜索过程，比较结果不同时只更新帧头寄存器5的内容并继续搜索FT图案而不启动FS图案的搜索。这是由于在通讯系统中伪帧头是客观存在的，为了减少在伪帧头处搜索FS图案而浪费4.5ms的时间，所以在每次找到符合要求的FT图案时，都进行与候选帧头寄存器5中内容的比较，如果相同则说明是第二次搜到FT图案，就允许进入FS图案的搜索，而如果不同，则更新候选帧头寄存器5，继续搜索FT图案。只有当连续两次搜到FT图案时才进入FS图案的搜索过程，这样就能“过滤”部分伪帧头，提高了系统的平均定帧效率。

候选帧头寄存器5的内容用于FS图案检测器6在规定位置处接收串行的输入数据，即，图6中的“定位”，也就是当计数器1的值等于候选帧头寄存器5的值时，外部串行输入数据才被FS图案检测器6的12位串行移位寄存器接收。

FS图案检测器6用于在候选帧头处搜索2个连续的FS图案，即，001110001110。FS图案检测器6由一个4.5ms定时器和一个12位串行移位寄存器组成，在候选帧头寄存器5指定的位置处接收输入数据，在4.5ms内，一旦12位移位寄存器的内容等于001110001110就认为实现了帧同步，从而输出“同步信号”。如果在4.5ms内没有检测到001110001110，则FS图案检测器6发出“复位”信号复位候选帧头寄存器5，重新进入搜索候选帧头FT的状态。

由于定帧电路中定帧时长和占用资源始终是矛盾的，所以在本发明的实现过程中，不是将复帧的全部数据缓存而是利用多个并行状态机来搜索帧头，大大减少了资源占用，降低了定帧电路成本，提高了制成集成电路时芯片合格率，同时提高了电路性能。

此外，在定帧方法上增加了对伪帧头的预先过滤步骤，大大减少了由于在伪帧头处搜索连续FS图案的时间开销，使得总体上缩短了帧同步所需平均时间，并且提高了帧同步平均效率，从而大大降低了由于伪同步引起的需要再次搜索真正帧头的概率，。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种超帧帧同步的方法，其特征在于，根据帧头图案设置多个状态机并存储在存储器中，所述方法包括以下步骤：

步骤S202，利用所述多个状态机搜索满足所述帧头图案要求的位置作为候选帧头的位置；

步骤S204，进行所述候选帧头的符合性判断，如果所述候选帧头符合所述帧头图案，则将所述候选帧头确定为帧头，如果不符则重新开始搜索帧头；以及

步骤S206，在搜索到所述帧头的情况下，进行帧同步。

2.根据权利要求1所述的方法，其特征在于，所述步骤S202包括以下处理：

读写地址产生器根据计数器的计数值产生所述存储器的读出地址，并从所述存储器中读出对应状态机的当前状态到并行状态控制器；

所述并行状态控制器根据所述当前状态和当前输入数据生成新状态，并将所述新状态写回到所述对应状态机的位置；以及

如果所述新状态表示已经搜索到符合帧头图案的帧头的位置，则将所述对应状态机的位置记录为所述候选帧头的位置并将所述候选帧头存储在候选帧头寄存器中。

3.根据权利要求2所述的方法，其特征在于，所述步骤S204包括以下处理：

继续接收所述对应状态机后续的对应于所述帧头的比特数；以及

将接收到的比特数与所述候选帧头寄存器中的所述候选帧头进行比较，如果相同则确定所述候选帧头为帧头。

4.根据权利要求3所述的方法，其特征在于，所述步骤S206包括以下处理：

将所述帧头位置输入FS图案检测器中，确定能否在对应位置搜索到两个连续的FS图案；

如果搜索到两个连续的FS图案，则实现帧同步，否则所述FS图案检测器发出复位信号使所述候选帧头寄存器复位，重新搜索候选帧头。

5.一种超帧帧同步的装置，其特征在于，所述装置包括：

帧头确定模块，用于搜索符合帧头图案的候选帧头，然后进行所述候选帧头的符合性判断，确定所述候选帧头是否为帧头；以及

帧同步模块，用于在搜索到所述帧头的情况下，进行帧同步。

6.根据权利要求5所述的装置，其特征在于，所述帧头确定模块模块还包括：

存储器，用于存储多个状态机，根据所述帧头图案设置所述多个状态机；

计数器，连接至读写地址寄存器，用于产生计数值；

所述读写地址产生器，用于根据所述计数值产生所述存储器的读出地址，并从所述存储器中读出对应状态机的当前状态到并行状态控制器；

所述并行状态控制器，连接至所述存储器，用于控制所述多个状态机的状态跳转，根据所述当前状态和当前输入数据生成新状态，并将所述新状态写回到所述对应状态机的位置；以及

候选帧头寄存器，连接至所述并行状态控制器，用于在所述新状态表示已经搜索到符合帧头图案的帧头的情况下，将所搜索到的帧头存储作为候选帧头。

7.根据权利要求6所述的装置，其特征在于，所述帧头确定模块在搜索到所述候选帧头的情况下继续接收所述对应状态机后续的对应于所述帧头图案的比特数，并将其与所述候选帧头寄存器中的所述候选帧头进行比较，如果相同则确定所述候选帧头为帧头。

8.根据权利要求5所述的装置，其特征在于，所述帧同步模块还包括：

FS图案检测器，用于在确定所述帧头的情况下搜索两个连续的FS图案，如果搜索到两个连续的FS图案，则实现帧同步，否则所述FS图案检测器发出复位信号使所述候选帧头寄存器复位，重新搜索候选帧头。

Images