CN101141234A - 总线切换方法及其系统 - Google Patents
总线切换方法及其系统 Download PDFInfo
- Publication number
- CN101141234A CN101141234A CNA2007101238341A CN200710123834A CN101141234A CN 101141234 A CN101141234 A CN 101141234A CN A2007101238341 A CNA2007101238341 A CN A2007101238341A CN 200710123834 A CN200710123834 A CN 200710123834A CN 101141234 A CN101141234 A CN 101141234A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- bus
- impedance state
- veneer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及通信领域,公开了一种总线切换方法及其系统,使得系统的成本得以节约,并且增强了系统可靠性。本发明中,在主备板发生倒换时,通过JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态,其中,单板C为与主备单板之间有且只有一条总线被选通的单板。在将接收主板总线信号的芯片设置为高阻状态后,将接收备板总线信号的芯片退出高阻状态。可通过向芯片的TRSTB复位管脚发送低电平,使该芯片退出高阻状态。
Description
技术领域
本发明涉及通信领域,特别涉及总线切换技术。
背景技术
随着科学技术的不断发展,人们对系统可靠性的要求也愈来愈高,而主备倒换功能的实现是保证系统可靠性的一种有效途径。比如说,当某个设备发生故障停用后,系统中可以让另一个功能相同或者相似的设备代替发生故障的设备,继续提供先前的服务,也就是进行主备倒换。
因此,对于一个可靠的系统而言,它的重要单板一般都有完全相同的两个,分别作为主用单板和备用单板使用。正常工作时,主用单板处理系统的任务,备用单板不参与任务的处理,而是保持在一种不干扰主用单板的状态。主用单板的这种状态称为主用状态,备板的这种状态称为备用状态。当主用单板出现故障时,备用单板会立刻变为主用状态,接替原来主用单板处理系统任务。而原来的主用单板会变成备用单板并保持备用状态。
为了保证单板在主备倒换后,系统仍然能够正常的处理任务,两个单板上的总线也存在主用状态和备用状态。当单板倒换时它们也需要同步的执行主备切换。
目前,大多数系统的总线切换功能都是通过专门的总线切换控制芯片来实现的。然而,本发明的发明人发现,若由专门的总线切换控制芯片来对总线切换功能进行处理,将导致以下问题:
1.系统成本增加,由于在单板上需要增加新的用于实现总线切换功能的总线切换控制芯片,来完成主备倒换,因此将导致系统成本的增加。
2.系统的可靠性降低,由于系统中的每个器件都存在可能失效的隐患,因此在在单板上增加的总线切换控制芯片,将降低系统的可靠性。
3.器件的商务性差,由于总线切换功能需要专门的总线切换控制芯片来实现,因此如果总线切换控制芯片是由某个供应商独家供货,则该总线切换控制芯片的价格、功能均由该供货的供应商决定,从而将导致器件商务性差的问题。
发明内容
本发明实施方式要解决的主要技术问题是提供一种总线切换方法及其系统,使得系统的成本得以节约,并且增强了系统可靠性。
为解决上述技术问题,本发明的实施方式提供了一种总线切换方法,包括以下步骤:
在主备板发生倒换时,通过边界扫描JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态,其中,单板C为同一时刻与主备单板之间有且只有一条总线被选通的单板;
在将接收主板总线信号的芯片设置为高阻状态后,将单板C中的接收备板总线信号的芯片退出高阻状态。
本发明的实施方式还提供了一种总线切换系统,包括单板A、单板B和单板C,单板A和单板B为主备单板,单板C在同一时刻与单板A和单板B之间有且只有一条总线被选通,还包括:
JTAG信号发送单元,用于在主备板发生倒换时,通过JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态;
高阻状态退出单元,用于将芯片退出高阻状态;
JTAG信号发送单元在向单板C中的接收主板总线信号的芯片发送JTAG信号后,指示高阻状态退出单元将单板C中的接收备板总线信号的芯片退出高阻状态。
本发明实施方式与现有技术相比,主要区别及其效果在于:
在主备板发生倒换时,通过JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态,其中,单板C为与主备单板之间有且只有一条总线被选通的单板。在将接收主板总线信号的芯片设置为高阻状态后,将接收备板总线信号的芯片退出高阻状态。由于JTAG接口本身具有使芯片进入高阻态的这一功能,因此本发明的实施方式利用了自带的JTAG接口来实现主用总线和备用总线的切换,而不需要增加其他的总线切换控制芯片,从而节约了成本,增强了系统可靠性增强,而且实现起来也更为方便。另外,由于利用的是JTAG接口原有的特性,并没有对JTAG接口进行改造,因此不会破坏或者干扰JTAG接口的基本功能,使得JTAG接口的测试功能仍然能够正常使用。
附图说明
图1是根据本发明第一实施方式的总线切换方法的系统示意图;
图2是根据本发明第一实施方式的总线切换方法流程图;
图3是根据本发明第二实施方式的总线切换方法的示意图;
图4是根据本发明第三实施方式的总线切换系统的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明的第一实施方式涉及一种总线切换方法,在本实施方式中,单板A和B为主备单板,单板C为同一时刻与主备单板之间有且只有一条总线被选通的其它单板。也就是说,如果单板C与单板A之间的总线是被选通的,则单板C与单板B之间的总线就是被隔离的,如果单板C与单板B之间的总线是被选通的,则单板C与单板A之间的总线就是被隔离的。当单板C与单板A之间的总线被选通时,单板A就处于主用状态,单板B就处于被用状态;当单板C与单板B之间的总线被选通时,单板B就处于主用状态,单板C就处于被用状态。如图1所示,芯片IC0、IC1和IC2均在单板C上,IC0用于接收A板总线信号,IC1用于接收B板总线信号,如果IC0与IC2之间的线路是选通的,则说明送给单板C的总线信号为来自单板A的总线信号,单板A处于主用状态,单板B处于被用状态;如果IC1与IC2之间的线路是选通的,则说明送给单板C的总线信号为来自单板B的总线信号,单板B处于主用状态,单板A处于被用状态。下面对本实施方式的具体流程进行说明。
如图2所示,在步骤210中,在IC0和IC1完成初始化后,通过JTAG接口将IC0和IC1设置为高阻状态。
具体地说,在系统上电,IC0和IC1完成初始化后,系统通过JTAG(边界扫描)接口给IC0和IC1发送信号,该信号用于将IC0和IC1设置为高阻状态。由于目前几乎所有的总线芯片都带有符合电子和电气工程师协会(Institute of Electrical and Electronics Engineers,简称“IEEE”)1149规范的JTAG接口,而JTAG接口一般应用于对芯片本身进行测试、加载、故障定位或者芯片故障插入等方面。通过在JTAG接口上发送特定的指令(该指令是由芯片厂商在芯片资料中提供),能使芯片脱离当前的正常工作状态,进入JTAG测试模式。在这种模式下芯片的的输入和输出管脚都处于一种高阻态。这种高阻态不会对正在使用的两个芯片之间的总线造成任何影响。
因此,系统可通过JTAG接口给IC0和IC1发送使其进入JTAG测试模式的相关指令,使这两个芯片进入JTAG测试模式,管脚变成高阻态。
在步骤220中,将接收主板总线信号的芯片退出高阻状态,选通单板C与主板之间的总线。
具体地说,假设正常情况下单板A为主板,单板B为备板,则对IC0的JTAG接口进行复位,使得IC0退出JTAG测试模式而进入正常工作模式,IC0芯片输出管脚正常工作。这样单板A和单板C之间的总线被选通,IC2接收IC0输出的总线信号。而单板B送来的总线信号被隔离。由于IC1的管脚处于高阻状态,所以对单板A和单板C之间的总线不会有任何影响。
在步骤230中,当发生主备倒换时,通过JTAG接口将接收主板总线信号的芯片设置为高阻状态。针对上述案例,系统可以通过JTAG接口给IC0发送使其进入JTAG测试模式的相关指令,使IC0进入JTAG测试模式,管脚变成高阻态。
在步骤240中,将接收备板总线信号的芯片退出高阻状态,选通单板C与备板之间的总线。
针对上述案例,系统对IC1的JTAG接口进行复位,使得IC1退出JTAG测试模式而进入正常工作模式,IC1芯片输出管脚正常工作。这样单板B和单板C之间的总线被选通,IC2接收IC1输出的总线信号,而单板A送来的总线信号被隔离,实现了总线的切换。此时,单板B成为了主板,单板A成为了备板。由于IC0的管脚处于高阻状态,所以对单板B和单板C之间的总线不会有任何影响。
不难发现,由于芯片的JTAG接口已经是一种比较成熟并且被广泛应用的芯片内部测试技术,并且目前也已成为IEEE1149.1国际标准。它本身的功能是实现芯片内部测试和芯片故障插入测试的接口。而本实施方式利用了该接口的能使器件进入高阻态的这一特性来实现总线切换,因此并不需要增加其他的总线切换控制芯片,节约了成本,增强了系统可靠性,而且实现起来也更为方便。
另外,由于利用的是JTAG接口原有的特性,可以认为是一种JTAG测试模式的扩展应用,并不需要对JTAG接口进行改造,因此不会破坏或者干扰JTAG接口的基本功能,使得JTAG接口的测试功能仍然能够正常使用。
本发明的第二实施方式涉及一种总线切换方法,本实施方式是第一实施方式的具体化。
如图3所示,IC0和IC1使用的是两个功能完全相同的总线传输芯片,每个总线传输芯片有两个复位信号,分别为C位信号RST-P和JTAG接口复位信号TRSTB。IC0芯片的甲侧与来自单板A的P总线信号连接,IC1芯片的甲侧与来自单板B的P总线信号连接,IC0和IC1的乙侧的输出,连接在一起送给单板C上的IC2芯片。IC0和IC1的JTAG接口都与系统的JTAG接口连接成在一起,接收JTAG信号。IC0和IC1的复位管脚都与系统的控制管脚单独连接。
系统上电后,由于下拉电阻R0和R1的作用,IC0和IC1都处于复位状态。复位完成后,系统通过控制信号将RST-P0、RST-P1拉高,使得IC0和IC1的甲侧处于正常状态。同时系统通过JTAG接口向IC0和IC1分别发送使器件进入JTAG测试模式的相关指令,使得IC0和IC1进入JTAG测试模式,即将IC0和IC1的所有输出管脚设置为高阻态。此时单板A和单板B的P总线都与单板C的P总线处于隔离状态。
当系统给IC0的TRSTB0信号一个低电平,使该芯片退出当前的JTAG测试模式而进入正常工作模式,即将IC0的输出管脚由高阻态变成正常工作模式。这样单板C的P总线与单板A的P总线就正常选通。IC0的P总线上的信号正常进入IC2,而IC1的输出管脚由于处于高阻态,对IC0和IC2之间的P总线没有任何影响。
当单板A和单板B执行主备倒换时,系统先向IC0的JTAG接口发送相关的指令,使IC0进入JTAG测试模式,即将IC0的输出管脚由正常工作模式变成高阻态,IC0和IC2之间的P总线呈现高阻状态,单板A和单板C之间的总线实现了隔离。然后系统给IC1的TRSTB 1信号发送一个低电平,使得IC1退出当前的JTAG测试模式而进入正常工作模式,即将IC1的输出管脚由高阻态变成正常工作模式,进入芯片IC2的P总线信号就变成了IC1芯片输出的总线信号,这样单板C的总线就与单板B的总线正常选通,从而实现了总线的切换。
本发明的第三实施方式涉及一种总线切换系统,包括单板A、单板B和单板C。单板A和单板B为主备单板,单板C在同一时刻与单板A和单板B(即主备单板)之间有且只有一条总线被选通。如图4所示,该系统还包括:
JTAG信号发送单元,用于在主备板发生倒换时,通过JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态;和高阻状态退出单元,用于将芯片退出高阻状态。JTAG信号发送单元在向单板C中的接收主板总线信号的芯片发送JTAG信号后,指示该高阻状态退出单元将单板C中的接收备板总线信号的芯片退出高阻状态。使得单板C与备板之间的总线被选通,从而实现总线的切换。其中,用于将接收主板总线信号的芯片设置为高阻状态的JTAG信号可以是指示器件进入JTAG测试模式的相关指令。
值得一提的是,该JTAG信号发送单元还用于在单板C中的接收主板总线信号的芯片,和接收备板总线信号的芯片完成初始化后,通过JTAG接口向该接收主板总线信号的芯片,和该接收备板总线信号的芯片发送JTAG信号,该信号用于将该接收主板总线信号的芯片,和该接收备板总线信号的芯片设置为高阻状态。其中,用于将接收主板总线信号的芯片,和接收备板总线信号的芯片设置为高阻状态的JTAG信号,可以是指示器件进入JTAG测试模式的相关指令。
JTAG信号发送单元在向该接收主板总线信号的芯片,和该接收备板总线信号的芯片发送JTAG信号后,指示该高阻状态退出单元将该接收主板总线信号的芯片退出高阻状态,使得在系统上电并完成初始化后,单板C与主板之间的总线能被选通。
其中,高阻状态退出单元可通过向芯片的TRSTB复位管脚发送低电平,将该芯片退出高阻状态。
综上所述,在本发明的实施方式中,在主备板发生倒换时,通过JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态,其中,单板C为与主备单板之间有且只有一条总线被选通的单板。在将接收主板总线信号的芯片设置为高阻状态后,将接收备板总线信号的芯片退出高阻状态。由于JTAG接口本身具有使芯片进入高阻态的这一功能,因此本发明的实施方式利用了自带的JTAG接口来实现主用总线和备用总线的切换,而不需要增加其他的总线切换控制芯片,从而节约了成本,增强了系统可靠性增强,而且实现起来也更为方便。另外,由于利用的是JTAG接口原有的特性,并没有对JTAG接口进行改造,因此不会破坏或者干扰JTAG接口的基本功能,使得JTAG接口的测试功能仍然能够正常使用。
可通过向芯片的TRSTB复位管脚发送低电平,使该芯片退出高阻状态,为本发明的实现提供了具体的实施方式。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (8)
1.一种总线切换方法,其特征在于,包括以下步骤:
在主备板发生倒换时,通过边界扫描JTAG接口向单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态,其中,单板C为同一时刻与主备单板之间有且只有一条总线被选通的单板;
在所述将接收主板总线信号的芯片设置为高阻状态后,将所述单板C中的接收备板总线信号的芯片退出高阻状态。
2.根据权利要求1所述的总线切换方法,其特征在于,还包括以下步骤:
在所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片完成初始化后,通过JTAG接口向所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片发送JTAG信号,该信号用于将所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片设置为高阻状态;
在将所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片设置为高阻状态后,将所述接收主板总线信号的芯片退出高阻状态。
3.根据权利要求1或2所述的总线切换方法,其特征在于,所述将接收备板总线信号的芯片退出高阻状态的步骤中,包括以下子步骤:
向所述接收备板总线信号的芯片的TRSTB复位管脚发送低电平;
和/或,所述将接收主板总线信号的芯片退出高阻状态的步骤中,包括以下子步骤:
向所述接收主板总线信号的芯片的TRSTB复位管脚发送低电平。
4.根据权利要求1或2所述的总线切换方法,其特征在于,所述用于将接收主板总线信号的芯片和/或接收备板总线信号的芯片设置为高阻状态的信号,为指示器件进入JTAG测试模式的相关指令。
5.一种总线切换系统,包括单板A、单板B和单板C,所述单板A和单板B为主备单板,所述单板C在同一时刻与所述单板A和单板B之间有且只有一条总线被选通,其特征在于,还包括:
JTAG信号发送单元,用于在主备板发生倒换时,通过JTAG接口向所述单板C中的接收主板总线信号的芯片发送JTAG信号,该信号用于将接收主板总线信号的芯片设置为高阻状态;
高阻状态退出单元,用于将芯片退出高阻状态;
所述JTAG信号发送单元在向所述单板C中的接收主板总线信号的芯片发送JTAG信号后,指示所述高阻状态退出单元将所述单板C中的接收备板总线信号的芯片退出高阻状态。
6.根据权利要求5所述的总线切换系统,其特征在于,所述JTAG信号发送单元还用于在所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片完成初始化后,通过JTAG接口向所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片发送JTAG信号,该信号用于将所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片设置为高阻状态;
所述JTAG信号发送单元在向所述接收主板总线信号的芯片,和所述接收备板总线信号的芯片发送JTAG信号后,指示所述高阻状态退出单元将所述接收主板总线信号的芯片退出高阻状态。
7.根据权利要求5或6所述的总线切换系统,其特征在于,所述高阻状态退出单元通过向芯片的TRSTB复位管脚发送低电平,将该芯片退出高阻状态。
8.根据权利要求5或6所述的总线切换系统,其特征在于,所述用于将接收主板总线信号的芯片和/或接收备板总线信号的芯片设置为高阻状态的信号,为指示器件进入JTAG测试模式的相关指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101238341A CN101141234B (zh) | 2007-10-09 | 2007-10-09 | 总线切换方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101238341A CN101141234B (zh) | 2007-10-09 | 2007-10-09 | 总线切换方法及其系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101141234A true CN101141234A (zh) | 2008-03-12 |
CN101141234B CN101141234B (zh) | 2010-10-27 |
Family
ID=39193005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101238341A Active CN101141234B (zh) | 2007-10-09 | 2007-10-09 | 总线切换方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101141234B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102801744A (zh) * | 2012-09-05 | 2012-11-28 | 上海斐讯数据通信技术有限公司 | 一种通信总线协议及包括该协议的系统 |
CN104253731A (zh) * | 2013-06-25 | 2014-12-31 | 罗伯特·博世有限公司 | 用于运行通信装置的方法 |
CN107154871A (zh) * | 2017-04-28 | 2017-09-12 | 烽火通信科技股份有限公司 | 基于分布式dsp的voip业务主备倒换系统及方法 |
CN108259086A (zh) * | 2016-12-29 | 2018-07-06 | 中兴通讯股份有限公司 | 在线监测方法、装置及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7231552B2 (en) * | 2002-10-24 | 2007-06-12 | Intel Corporation | Method and apparatus for independent control of devices under test connected in parallel |
CN1972142B (zh) * | 2006-12-08 | 2010-12-08 | 中兴通讯股份有限公司 | 通讯设备单板主备倒换装置及实现方法 |
-
2007
- 2007-10-09 CN CN2007101238341A patent/CN101141234B/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102801744A (zh) * | 2012-09-05 | 2012-11-28 | 上海斐讯数据通信技术有限公司 | 一种通信总线协议及包括该协议的系统 |
CN102801744B (zh) * | 2012-09-05 | 2015-11-25 | 上海斐讯数据通信技术有限公司 | 一种通信方法及系统 |
CN104253731A (zh) * | 2013-06-25 | 2014-12-31 | 罗伯特·博世有限公司 | 用于运行通信装置的方法 |
CN108259086A (zh) * | 2016-12-29 | 2018-07-06 | 中兴通讯股份有限公司 | 在线监测方法、装置及系统 |
CN108259086B (zh) * | 2016-12-29 | 2022-09-30 | 中兴通讯股份有限公司 | 在线监测方法、装置及系统 |
CN107154871A (zh) * | 2017-04-28 | 2017-09-12 | 烽火通信科技股份有限公司 | 基于分布式dsp的voip业务主备倒换系统及方法 |
CN107154871B (zh) * | 2017-04-28 | 2019-09-17 | 烽火通信科技股份有限公司 | 基于分布式dsp的voip业务主备倒换系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101141234B (zh) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101271332B (zh) | 紧凑型一体化冗余控制器及其控制方法 | |
CN100464282C (zh) | 控制分布式系统上电顺序的方法和装置 | |
CN101551770B (zh) | 一种热插拔测试装置和方法 | |
CN101378267B (zh) | 一种主备切换装置及使用该装置进行主备切换的方法 | |
CN102508533B (zh) | 一种复位控制装置和方法 | |
CN1909559B (zh) | 基于快速外围组件互连的接口板及其切换主控板的方法 | |
CN100459447C (zh) | 一种配线连接设备实现主备倒换的方法 | |
CN100470523C (zh) | 一种热插拔控制装置及方法 | |
CN101141234B (zh) | 总线切换方法及其系统 | |
CN104348673A (zh) | 一种调测的方法、主控板和业务板 | |
CN101872232A (zh) | 一种控制装置、主板、计算机 | |
JPS59158154A (ja) | ル−プバツク方式 | |
US7945807B2 (en) | Communication system for a plurality of I/O cards by using the GPIO and a method thereof | |
CN109995681B (zh) | 一种单芯片实现双主控主备切换的装置及方法 | |
CN101291201A (zh) | 心跳信息传输系统及方法 | |
CN111596934B (zh) | 一种5g分布式基站rru设备fpga远程升级方法及终端 | |
CN101252733A (zh) | 一种移动终端及模块间的通讯电路及其通讯方法 | |
CN110764829B (zh) | 一种多路服务器cpu隔离方法及系统 | |
CN1780348B (zh) | 一种通信系统电源控制方法和系统 | |
CN102279823B (zh) | 可实现Nand Flash状态检测的装置及方法 | |
CN212541329U (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
CN103744755A (zh) | 主备单板端口共享保护的实现系统及方法 | |
CN101299639A (zh) | 光通信系统及其数据备份方法 | |
CN107885621B (zh) | 一种基于飞腾平台的热备计算机 | |
CN102123047A (zh) | 三槽位设备的网格状网络系统架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |