CN101110580A - 一种用于电能计量的希尔伯特滤波器 - Google Patents

Abstract

本发明涉及一种用于电能计量的希尔伯特滤波器，属于电能计量技术领域。包括：输入端口选择器，用于根据控制器的控制时序，对串行电流和电压信号与乘法累加结果进行选择的数据选择器，用于根据译码产生存储器读写操作地址的地址发生器，用于根据每个二阶节的计算时序，分别产生控制信号的控制器，用于存储计算中间数据的存储器，用于接收存储器输出的电流和电压信号，并将接收的电流和电压信号转化为并行电流和电压数据流后输出的输出端口选择器，用于对存储器输出的数据进行乘法累加操作后得到乘法累加结果的乘法累加器，用于根据控制器的时序产生滤波器的每个二阶节的系数的系数发生器。本发明滤波器的优点是：实现成本低，数据吞吐率高。

Description

一种用于电能计量的希尔伯特滤波器

技术领域

本发明涉及一种用于电能计量的希尔伯特滤波器，具体是一种希尔伯特(Hilbert)滤波器的超大规模集成电路实现装置，属于电能计量技术领域。

背景技术

在电能计量领域，计算无功功率，无功电能，功率因数的时候，都需要进行无功计量。无功计量的一种方法就是使用希尔伯特(Hilbert)滤波器。

无功计量的基本原理就是将电流或者电压信号移相90度，可以采用采样窗移相，积分器移相，微分器移相，滤波器逼近等方法移相，这些方法的问题在于无法保证在较宽的频率范围内增益为常数，移相为一致的90度，因此只能满足计量基波无功的需要。

对于大频率范围内的谐波计量，希尔伯特(Hilbert)滤波器可以提供理想的移相特性。可以保证基波和谐波具有同样的增益和严格一致的90度移相。

希尔伯特(Hilbert)滤波器设计的难点在于，要达到一定的设计精度要求，同时保证滤波器的稳定，希尔伯特(Hilbert)滤波器一般都是高阶的滤波器，需要大量的乘法器和存储器单元，采用直接实现的方法将占用大量的硅片面积，大大增加了最终产品的成本。

发明内容

本发明的目的是提出一种用于电能计量的希尔伯特滤波器，利用超大规模集成电路首先希尔伯特(Hilbert)滤波器各项功能，使希尔伯特滤波器占用的硅片面积小，以降低希尔伯特(Hilbert)滤波器的硅片成本。

本发明提出的用于电能计量的希尔伯特滤波器，包括：

输入端口选择器，用于接收来自电网的电流和电压信号，并将并行输入的电流和电压信号数据流转换为串行数据流，所述的输入端口选择器与数据选择器相连接；

数据选择器，用于根据控制器的控制时序，对来自输入端口选择器的串行电流和电压信号与来自乘法累加器的乘法累加结果进行选择，将选择结果输入到存储器中；

地址发生器，用于根据控制器译码产生存储器读写操作地址；

控制器，用于根据希尔伯特滤波器每一个二阶节的计算时序，分别产生数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器的控制时序，所述的控制器分别与数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器相连接；

存储器，用于存储希尔伯特滤波器计算的中间数据；

输出端口选择器，用于接收存储器输出的电流和电压信号，并将接收的电流和电压信号转化为并行电流和电压数据流后输出；

乘法累加器，用于对存储器输出的数据进行乘法累加操作后得到乘法累加结果，并将累加结果输出至数据选择器，乘法累加器分别与存储器和系数发生器相连接；

系数发生器，用于根据控制器的时序产生滤波器的每个二阶节的系数，并将该系数输出至乘法累加器。

上述滤波器中的乘法累加器，包括：

乘法器，用于接收所述的存储器的数据输入和所述的系数发生器产生的滤波器系数，将其相乘后得到乘积信号，乘法器与加法器相连接；

加法器，用于将寄存器的数据和上述乘法器输出的乘积信号累加，输出累加信号；

寄存器，用于将上述加法器输出的累加信号进行寄存，为下一次加法器的累加计算提供输入，寄存器与加法器相连接。

上述滤波器中的地址发生器，包括：

采样点计数器，用于计算滤波器计算的采样点数；

加法器，用于将采样计数器的值和控制器输入的控制信号的值相加，产生存储器读写操作地址，加法器分别与所述的控制器和所述的存储器相连接。

上述滤波器中的控制器，包括：

循环计数器，用于对滤波器执行的计数步骤进行计数，循环计数器和译码器相连接；

译码器，将循环计数器的输出译码为对所述的输入端口选择器、数据选择器、地址发生器、乘法累加器、系数发生器的控制信号。

本发明提出的用于电能计量的希尔伯特滤波器，其优点是：使用的硅片面积较小，因此降低了希尔伯特(Hilbert)滤波器采用超大规模集成电路实现的成本。滤波器在处理一个采样点时对存储器的访问次数较少，因此提高了数据的吞吐率。

附图说明

图1是本发明提出的希尔伯特滤波器的结构框图。

图2是本希尔伯特滤波器中乘法累加器的结构图。

图3是本希尔伯特滤波器中地址发生器的结构图。

图4是本希尔伯特滤波器中控制器的结构图。

图5是本发明滤波器控制器中数据生成的原理图。

图6是三相电能无功计量装置的希尔伯特(Hilbert)滤波器算法图。

图7是基于IIR滤波器组的希尔伯特(Hilbert)滤波器的示意图。

图8是基于IIR滤波器组的希尔伯特(Hilbert)滤波器的二阶节分解的示意图。

图9是滤波器计算中二阶节计算的示意图。

具体实施方式

本发明提出的用于电能计量的希尔伯特滤波器，其结构框图如图1所示，包括：

输入端口选择器，用于接收来自电网的电流和电压信号，并将并行输入的电流和电压信号数据流转换为串行数据流，所述的输入端口选择器与数据选择器相连接；

数据选择器，用于根据控制器的控制时序，对来自输入端口选择器的串行电流和电压信号与来自乘法累加器的乘法累加结果进行选择，将选择结果输入到存储器中；

地址发生器，用于根据控制器译码产生存储器读写操作地址；

控制器，用于根据希尔伯特滤波器每一个二阶节的计算时序，分别产生数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器的控制时序，所述的控制器分别与数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器相连接；

存储器，用于存储希尔伯特滤波器计算的中间数据；

输出端口选择器，用于接收存储器输出的电流和电压信号，并将接收的电流和电压信号转化为并行电流和电压数据流后输出；

乘法累加器，用于对存储器输出的数据进行乘法累加操作后得到乘法累加结果，并将累加结果输出至数据选择器，乘法累加器分别与存储器和系数发生器相连接；

系数发生器，用于根据控制器的时序产生滤波器的每个二阶节的系数，并将该系数输出至乘法累加器。

以下结合附图，详细介绍本发明的内容：

本发明提出的如图1所示滤波器，其中的输入端口选择器，用于接收来自电网的电流和电压信号，并将并行输入的电流和电压信号数据流转换为串行数据流。

其中的输出端口选择器，用于接收存储器输出的电流和电压信号，并将接收的电流和电压信号转化为并行电流和电压数据流后输出。

其中的数据选择器用于根据控制器的控制时序，对来自输入端口选择器的串行电流和电压信号与来自乘法累加器的乘法累加结果进行选择，将选择结果输入到存储器中。

其中的乘法累加器用于对存储器输出的数据进行乘法累加操作后得到乘法累加结果，并将累加结果输出至数据选择器。乘法累加器的结构如图2所示，包括：乘法器，用于接收所述的存储器的数据输入和所述的系数发生器产生的滤波器系数，将其相乘后得到乘积信号，乘法器与加法器相连接；加法器，用于将寄存器的数据和上述乘法器输出的乘积信号累加，输出累加信号；寄存器，用于将上述加法器输出的累加信号进行寄存，为下一次加法器的累加计算提供输入，寄存器与加法器相连接。当完成滤波器中一个二阶节的计算，开始一个二阶节计算的时候，乘法累加器清零，从存储器输出的数据和系数发生器产生的系数相乘，同一个二阶节产生的乘积累加，累加和送回到存储器中。累加器计算的方法如下y(n)＝a₀x(n)+a₁x(n-1)+a₂x(n-2)-b₁y(n-1)-b₂y(n-2)，a₀，a₁，a₂，b₁，b₂为二阶节的系数。x(n)，x(n-1)，x(n-2)为连续3个采样点的输入数据。y(n)，y(n-1)，y(n-2)为连续3个采样点的输入数据。

其中的地址发生器用于根据控制器译码产生存储器读写操作地址。地址发生器由采样点计数器和加法器构成。其结构如图3所示，包括：采样点计数器，用于计算滤波器计算的采样点数；加法器，用于将采样计数器的值和控制器输入的控制信号的值相加，产生存储器读写操作地址，加法器分别与所述的控制器和所述的存储器相连接。采样点计数器用于计算滤波器计算的采样点数。加法器用于将采样计数器的值和控制器输入的控制信号的值相加，产生存储器读写操作地址。对于同一个滤波器，每处理一个采样点，按照常规的处理方法，要进行大量的数据移动操作，采用采样点计数器累计1，代替存储单元里数据移动的操作，减少了对存储器访问的次数，降低了功耗，提高了系统工作的速度。控制信号由控制器输入，提供二阶节计算的地址偏移。如果在存储器中，数据的存储顺序按照x(n)，x(n-1)，x(n-2)，y(n-1)，y(n-2)来排列。滤波器每处理一个采样点数，采样点计数器减1。，地址偏移的为x(n)：0，x(n-1)：1，x(n-2)：2，y(n-1)：3，y(n-2)：4，y(n)：2。如果在存储器中，数据的存储顺序按照y(n-2)，y(n-1)，x(n-2)，x(n-1)，x(n)，来排列滤波器每处理一个采样点数，采样点计数器加1。，地址偏移的为x(n)：4，x(n-1)：3，x(n-2)：2，y(n-1)：1，y(n-2)：0，y(n)：2。，x(n-2)和y(n)地址相同，二阶节计算的结果y(n)覆盖滤波计算中被舍弃的数据x(n-2)，节省存储单元的数量。

其中的系数发生器用于产生滤波器的每个二阶节的系数。系数发生器的系数是对希尔伯特(Hilbert)滤波器分解得到的。采用IIR(无限冲击响应滤波器)数字滤波器来实现高阶的希尔伯特(Hilbert)滤波器，比采用FIR(有限冲击响应滤波器)数字滤波器相比，实现复杂度要小。采用二阶节分解的方法对IIR滤波器的结构进行分解，这种处理方法和直接IIR滤波器实现相比，提高了滤波器的稳定性，降低了量化噪声。将二阶节的系数装入所述的系数发生器中，通过所述的希尔伯特(Hilbert)滤波器的超大规模集成电路实现装置完成二阶节的计算。

其中的控制器，其结构如图4所示，包括：循环计数器，用于对滤波器执行的计数步骤进行计数，循环计数器和译码器相连接；译码器，将循环计数器的输出译码为对所述的输入端口选择器、数据选择器、地址发生器、乘法累加器、系数发生器的控制信号。控制器用于根据希尔伯特滤波器每一个二阶节的计算时序，分别产生数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器的控制时序。控制器有循环计数器，译码器两部分构成。循环计数器用于对滤波器执行的计数步骤进行计数，一个采样点的数据处理完毕后循环计数器清零。译码器将循环计数器的输出译码为对所述的输入端口选择器、数据选择器、地址发生器、乘法累加器、系数发生器的控制信号。译码器可以由数字逻辑电路来实现，也可以采用只读存储器来实现。

上述控制器的数据生成原理如图5所示：

第一步，切换数据选择器，将输入端口输入的电流和电压数据写入到存储器里得到x₁(n)。

第二步，对乘法累加器发送清零信号，开始第1个二阶节的计算。

第三步，按照顺序读取存储器x₁(n)，x₁(n-1)，x₁(n-2)，y₁(n-1)，y₁(n-2)，依次送入到乘法累加器数据输入端。在乘法累加器数据顺序输入的同时，系数发生器产生相应的第一个二阶节的系数a₁₀，a₁₁，a₁₂，-b₁₁，-b₁₂依次送入到乘法累加器的滤波器系数。

第四步，通过五次乘法操作和四次累加操作的得到一个输出结果y₁(n)＝a₁₀x₁(n)+a₁₁x₁(n-1)+a₁₂x₁(n-2)-b₁₁y₁(n-1)-b₁₂y₁(n-2)，该结果写回到存储器中，覆盖x₁(n-2)的位置。一个二阶节计算的过程在图5中图示。

第五步，对乘法累加器发送清零信号，开始第2个二阶节的计算。和第一个二阶节计算的过程相同，最后将结果写回到寄存器中。第2个二阶节的输入就是第1个二阶节的输出，x₂(n)＝y₁(n)，x₂(n-1)＝y₁(n-1)，x₂(n-2)＝y₁(n-2)。

第六步，按照第五步的方法完成全部二阶节的计算。

第七步，将最后的二阶节的结果通过输出端口转化为并行数据输出。

下面列举一个用于三相电能无功计量的装置来说明希尔伯特(Hilbert)滤波器的超大规模集成电路实现装置的设计过程：

图6所示是三相电能无功计量装置的希尔伯特(Hilbert)滤波器算法图，A，B，C三相各项电压和电流分别进入一对希尔伯特(Hilbert)滤波器的滤波器组。图7是一对希尔伯特(Hilbert)滤波器的滤波器组，一对希尔伯特(Hilbert)滤波器的滤波器组由两个IIR滤波器构成，两个IIR滤波器对电流和电压在设计的带宽范围内对电流和电压移相的角度差为90度，增益为恒定的1。这个滤波器组的设计方法可以参看RASHD ANSARI发表的文献IIRDiscrete-Time Hilbert Transformers(采用无限冲击响应滤波器设计希尔伯特滤波器的方法)，如图7所示。

IIR滤波器都可以分解为二阶节级联而成，如图8所示，便于硬件系统的实现。

每个二阶节具有规范的计算结构，如图9所示，一个基本的二阶节的计算式为y(n)＝a₀x(n)+a₁x(n-1)+a₂x(n-2)-b₁y(n-1)-b₂y(n-2)，a₀，a₁，a₂，b₁，b₂为二阶节的系数，x(n)，x(n-1)，x(n-2)为连续3个采样点的输入数据，y(n)，y(n-1)，y(n-2)为连续3个采样点的输入数据。

每个基本的二阶节可以由乘法累加单元完成，每开始一个二阶节计算的时候，累加器清零。图5中数据按照图示的顺序排列在存储器里，按照二阶节的计算式计算出y(n)，然后将结果y(n)直接覆盖x(n-2)，y(n)为下一个二阶节的计算提供了输入，x(n-2)数据不会再被下一步计算使用。第一个二阶节在x(n)的前面数据更新的位置由输入单元补入新的采样值x(n+1)，形成了新的数据序列，下一次计算二阶节可以继续对该序列进行迭代。存储器操作地址向前移动一个采样点。存储器操作地址的形成如图3所示，由采样点计数器和控制信号的结果相加，每处理一个采样点计数器就减1，这样存储器操作地址就不断地前推，代替滤波器设计中常见的移位操作，减少了对存储器的访问。系统仅仅采用了1个乘法累加单元，而且具有简单的数据路径，可以在较小的硅片面积下实现希尔伯特(Hilbert)滤波器。

Claims (4)

1.一种用于电能计量的希尔伯特滤波器，其特征在于该滤波器包括：

输入端口选择器，用于接收来自电网的电流和电压信号，并将并行输入的电流和电压信号数据流转换为串行数据流，所述的输入端口选择器与数据选择器相连接；

数据选择器，用于根据控制器的控制时序，对来自输入端口选择器的串行电流和电压信号与来自乘法累加器的乘法累加结果进行选择，将选择结果输入到存储器中；

地址发生器，用于根据控制器译码产生存储器读写操作地址；

控制器，用于根据希尔伯特滤波器每一个二阶节的计算时序，分别产生数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器的控制时序，所述的控制器分别与数据选择器、地址发生器、输入端口选择器、输出端口选择器、乘法累加器和系数发生器相连接；

存储器，用于存储希尔伯特滤波器计算的中间数据；

输出端口选择器，用于接收存储器输出的电流和电压信号，并将接收的电流和电压信号转化为并行电流和电压数据流后输出；

乘法累加器，用于对存储器输出的数据进行乘法累加操作后得到乘法累加结果，并将累加结果输出至数据选择器，乘法累加器分别与存储器和系数发生器相连接；

系数发生器，用于根据控制器的时序产生滤波器的每个二阶节的系数，并将该系数输出至乘法累加器。

2.如权利要求1所述的滤波器，其特征在于其中所述的乘法累加器包括：

乘法器，用于接收所述的存储器的数据输入和所述的系数发生器产生的滤波器系数，将其相乘后得到乘积信号，乘法器与加法器相连接；

加法器，用于将寄存器的数据和上述乘法器输出的乘积信号累加，输出累加信号；

寄存器，用于将上述加法器输出的累加信号进行寄存，为下一次加法器的累加计算提供输入，寄存器与加法器相连接。

3.如权利要求1所述的滤波器，其特征在于其中所述的地址发生器包括：

采样点计数器，用于计算滤波器计算的采样点数；

加法器，用于将采样计数器的值和控制器输入的控制信号的值相加，产生存储器读写操作地址，加法器分别与所述的控制器和所述的存储器相连接。

4.如权利要求1所述的滤波器，其特征在于其中所述的控制器包括：

循环计数器，用于对滤波器执行的计数步骤进行计数，循环计数器和译码器相连接；

译码器，将循环计数器的输出译码为对所述的输入端口选择器、数据选择器、地址发生器、乘法累加器、系数发生器的控制信号。

Images