CN101105713A - 数据传输速率调整方法以及计算机系统 - Google Patents

Abstract

本发明为一种数据传输速率调整方法以及具有数据传输速率调整功能的计算机系统，该计算机系统中包含的数据传输速率调整装置，其包含有信号检测单元以及频率调整单元，用以调整该计算机系统所包含的中央处理单元与核心逻辑芯片间的数据传输速率，而该数据传输速率调整方法包含下列步骤：核心逻辑芯片对该中央处理单元发出电源管理控制信号；因应第一时间区间与第二时间区间中该电源管理控制信号的波形变化而得到变化值；以及因应该变化值的大小来改变该中央处理单元与该核心逻辑芯片间的数据传输速率。

Description

数据传输速率调整方法以及计算机系统

技术领域

本发明为一种数据传输速率调整方法以及具有数据传输速率调整功能的计算机系统，尤指可检测中央处理单元工作效能的一种数据传输速率调整方法以及具有数据传输速率调整功能的计算机系统。

背景技术

个人计算机系统的应用正不断扩大中，从过去的桌上型计算机一直发展到后来的笔记本型计算机，乃至于近年来更是朝向家庭媒体中心(MediaCenter)以及体积外观更薄型化的笔记本型计算机等领域。而在个人计算机系统不断扩展延伸的情况之下，个人计算机系统的功耗、用电问题也越来越受到重视，在以往，或许只有在移动用的笔记本型计算机会重视其省电性，而今日在其它领域应用上也开始讲究其省电的重要性。例如：家用的桌上型计算机逐渐朝向扮演家用服务器以及家庭媒体中心的角色，在待机时间越来越长、关机时间越来越短的情况下，省电的必要性就越显得格外的重要。

在过去的计算机系统中，其电源管理是遵循先进电源管理(AdvancedPower Management，以下简称：APM)的规范在运行，但是先进电源管理(APM)规范主要是在BIOS的固件层次来实现电源管理的功效与机制，因此，先进电源管理(APM)规范的技术对于现今的计算机系统仍存在着有相当大的局限性，无法提供计算机系统更完善的电源管理机制。所以目前业界最常使用的电源管理方式是由计算机系统中的操作系统来实现省电功效的一种高等配置与能源接口(Advanced Configuration and Power Interface，以下简称ACPI)的电源管理规范来完成在计算机系统中更加细腻的电源管理方式。通常在高等配置与能源接口(ACPI)电源管理规范中，将计算机系统的电源状态(PowerState)主要划分为系统工作状态(Performance State)、处理器状态(Processor State)以及休眠状态(Sleep State)来达成节省计算机系统能源的功效。再者，在处理器状态(Processor State)中，高等配置与能源接口(ACPI)电源管理规范又将中央处理单元的状态区分为C0(正常运作状态)、C1(暂停状态)、C2(停止时钟状态)、C3(睡眠状态)等四种状态，计算机系统中的操作系统会依照中央处理单元的使用率来使中央处理单元进入到不同程度的省电状态，也就是说当中央处理单元所进入的省电程度越高，则计算机系统中的电源会供给到中央处理单元的电压越小，意即较节省电力，反之，则较为耗电。

请参见图1(a)，其为在一计算机系统中关于电源管理架构功能的部分功能方块示意图。从图中我们可以清楚地看出，该计算机系统1中主要包含有中央处理单元10以及芯片组11，其中该芯片组11包含有北桥芯片111与南桥芯片112，而该中央处理单元10是以前置总线100(Front Side Bus，简称FSB)来与该北桥芯片111做信号传送的联系。当该计算机系统1进入到上述的处理器状态(Processor State)后，运作于该计算机系统1上的操作系统(在本图中未示出)便会开始因应计算机系统的工作状况而判断该中央处理单元10将进入到上述的C1、C2或者是C3的省电状态中的一状态来运行。而通常当该中央处理单元10进入到C2或C3省电状态后，此时该南桥芯片112便会发出停止时钟信号(Stop Clock，简称：STPCLK)至该中央处理单元10，进而降低该中央处理单元11运算处理的速度以及电压，达成省电的功效。另外，在不同的省电状态下，该南桥芯片112发出该停止时钟信号(STPCLK)至该中央处理单元10的方式也有所不同，如图1(b)所示，当该中央处理单元10所进入的省电状态为C3状态(睡眠状态)，也就是该中央处理单元10处于完全停止运作的状态，此时该南桥芯片112所发出的该停止时钟信号(STPCLK)1120是持续保持在高电压电平1121，以确保该中央处理单元10能够一直处于C3状态(睡眠状态)。另外，当该中央处理单元10所处于的省电状态程度是比C3状态浅的C2状态，则表示该中央处理单元10并不是完全的停止运转，仍保有相当的弹性空间来因应当要恢复运作时，可以花费较短的时间来恢复到运作的状态，此时，该南桥芯片112所发出的该停止时钟信号(STPCLK)1120则包含有高电压电平1121与低电压电平1122的交替形成，确保该中央处理单元10在C2状态下能保有相当的弹性空间恢复到运作的模式。

但是，上述利用运作在该计算机系统1中的操作系统来监控计算机系统的工作状况，而使该中央处理单元10进入到不同的省电状态的技术手段，完全都必须依循高等配置与能源接口(ACPI)电源管理规范并通过操作系统来完成，但其它硬件装置却无法在系统电源管理上，根据目前该中央处理单元10最实际的系统应用状况实时地做出反应，因此，如何在原有的电源管理系统架构下做更一步的改善，为发展本发明的最主要的目的。

发明内容

本发明为一种数据传输速率调整方法，应用于中央处理单元与核心逻辑芯片之间，该数据传输速率调整方法包含下列步骤：该核心逻辑芯片对该中央处理单元发出电源管理控制信号；因应第一时间区间与第二时间区间中该电源管理控制信号的波形变化而得到变化值；以及因应该变化值的大小来改变该中央处理单元与该核心逻辑芯片间的数据传输速率。

本发明另一方面为一种具有数据传输速率调整功能的计算机系统，包含有：中央处理单元；核心逻辑芯片，信号连接于该中央处理单元，其可发出电源管理控制信号至该中央处理单元，该核心逻辑芯片并包含有：信号检测单元，其可检测在第一时间区间与第二时间区间中该电源管理控制信号的波形变化而得到变化值；以及频率调整单元，信号连接于该信号检测单元，其因应该变化值的大小来调整该中央处理单元与该核心逻辑芯片间的数据传输速率。

附图说明

本发明得通过下列图式及说明，俾得更深入的了解：

图1(a)，其为在一计算机系统中关于电源管理架构功能的部分功能方块示意图。

图1(b)，其为南桥芯片所发出的时钟停止信号在不同状态下所形成的高电压电平与低电压电平示意图。

图2(a)，其为本发明所述的数据传输速率调整方法的第一较佳实施例方块示意图。

图2(b)，其为本发明所述的数据传输速率调整方法的第一较佳实施例流程示意图。

图3，其为本发明所述的数据传输速率调整方法的第二较佳实施例方块示意图。

图4(a)，其为本发明所述的数据传输速率调整方法的第三较佳实施例方块示意图。

图4(b)，其为本发明所述的数据传输速率调整方法的第三较佳实施例流程示意图。

图5，其为本发明所述的数据传输速率调整方法的第四较佳实施例方块示意图。

本发明图式中所包含的各元件列式如下：

计算机系统1         中央处理单元10

芯片组11            北桥芯片111

南桥芯片112         前置总线100

时钟停止信号1120    高电压电平1121

低电压电平1122

计算机系统2         中央处理单元20

核心逻辑芯片21      前置总线22

信号检测单元211     频率调整单元212

北桥芯片213         南桥芯片214

取样器2110          第一计数器2111

第二计数器2112      比较器2120

频率调整控制器2121

计算机系统3         中央处理单元30

核心逻辑芯片31      前置总线32

信号检测单元311     频率调整单元312

北桥芯片313         南桥芯片314

取样器3110          计数器3111

暂存器3112          比较器3120

频率调整控制器3121

计算机系统4         中央处理单元40

核心逻辑芯片41      前置总线42

信号检测单元411     频率调整单元412

北桥芯片413         南桥芯片414

第一积分器4111      第二积分器4112

比较器4120          频率调整控制器4121

计算机系统5         中央处理单元50

核心逻辑芯片51      前置总线52

信号检测单元511     频率调整单元512

北桥芯片513         南桥芯片514

积分器5111          暂存器5112

比较器5120          频率调整控制器5121

步骤S1～S7          步骤P1～P7

具体实施方式

请参见图2(a)，其为本发明所述的数据传输速率调整方法的第一较佳实施例方块示意图。从图中我们可以清楚地看出本发明所述的数据传输速率调整方法应用于处于处理器状态(Processor State)的计算机系统2，也就是该计算机系统2是处于在中央处理单元的效能可调整的状态之下(即在先前技术中所提到的C2与C3状态)。而该计算机系统2主要包含有中央处理单元20、核心逻辑芯片21，其中该中央处理单元20是以前置总线22来与该核心逻辑芯片21进行数据传输，而该核心逻辑芯片21可发出电源管理控制信号至该中央处理单元20，用以控制该中央处理单元20与该核心逻辑芯片21间的数据传输速率，该核心逻辑芯片21包含有北桥芯片213与南桥芯片214，而该电源管理控制信号是由该南桥芯片214所发出，而本发明最主要的技术特征就是在于该核心逻辑芯片21还包含了信号检测单元211以及频率调整单元212，其中该信号检测单元211可检测在第一时间区间与第二时间区间中该电源管理控制信号的波形变化而计算得到变化值，而该频率调整单元212信号连接于该信号检测单元211，其是因应该变化值的大小来调整该中央处理单元20与该核心逻辑芯片21间的数据传输速率，也就是控制该前置总线22的数据传输速率。以下再就本实施例的技术特征做更进一步的描述。

承上述的技术说明，该南桥芯片214所发出的该电源管理控制信号为停止时钟信号(STPCLK)，该停止时钟信号包含高电压电平与低电压电平，而本发明的主要技术特征的该信号检测单元211包含了取样器2110、第一计数器2111以及第二计数器2112，该频率调整单元212则包含有比较器2120以及频率调整控制器2121，其中该取样器2110信号连接于该南桥芯片214，其可分别于该第一时间区间与该第二时间区间内的不同时间点对该停止时钟信号进行取样，(例如：我们可以将该第一时间区间与该第二时间区间设定为10秒钟，而在这10秒钟的区间内以间隔10微秒的时间点去对该停止时钟信号进行取样。)该第一计数器2111与该第二计数器2112是分别信号连接于该取样器2110，该第一计数器2111与该第二计数器2112可分别计算该取样器2110分别在该第一时间区间与该第二时间区间内对该停止时钟信号处于高电压电平进行取样的次数，而得到第一取样统计值与第二取样统计值。而该比较器2120信号连接于该第一计数器2111与该第二计数器2112，其将该第一取样统计值与该第二取样统计值进行比较，而得到该第一取样统计值与该第二取样统计值间的该变化值，最后该频率调整控制器2121因应该变化值大于一门坎值时，而发出频率调整控制信号至该中央处理单元20，进而调低该中央处理单元20与该核心逻辑芯片21间的数据传输速率，另外，该频率调整控制器2121因应该变化值小于一门坎值时，则发出该频率调整控制信号至该中央处理单元20，而调高该中央处理单元20与该核心逻辑芯片21间的数据传输速率。

请参见图2(b)，其为本发明所述的数据传输速率调整方法的第一较佳实施例流程示意图，该数据传输速率调整方法是应用于计算机系统中所包含的中央处理单元与核心逻辑芯片之间，且该计算机系统处于处理器状态(Processor State)，在该处理器状态下，该计算机系统可对其所包含的该中央处理单元进行效能的调整。从图中我们可以清楚地看出，首先，计算机系统进入中央处理单元可调整状态(步骤S1)；因应计算机系统进入该中央处理单元可调整状态，该核心逻辑芯片发出停止时钟信号至该中央处理单元(步骤S2)；分别于第一时间区间与第二时间区间对该停止时钟信号进行取样而得到第一取样统计值与第二取样统计值(步骤S3)；将该第一取样统计值与该第二取样统计值进行比较而得到变化值(步骤S4)；然后判断该变化值是否大于门坎值(步骤S5)；倘若该变化值大于该门坎值，则调低该中央处理单元与该核心逻辑芯片间的数据传输速率(步骤S6)；倘若该变化值小于该门坎值，则调高该中央处理单元与该核心逻辑芯片间的数据传输速率(步骤S7)。上述该停止时钟信号包含有高电压电平与低电压电平，而该第一取样统计值与该第二取样统计值代表于该第一时间区间与该第二时间区间内的不同时间点对该停止时钟信号进行取样所得到该停止时钟信号处于该高电压电平的次数，而该变化值代表在该第一时间区间内该停止时钟信号处于该高电压电平的次数与在该第二时间区间内该停止时钟信号处于该高电压电平的次数的差值。另外，上述因应该变化值的大小而改变该中央处理单元与该核心逻辑芯片间的数据传输速率时，该中央处理单元会先进入休眠状态，而当该中央处理单元与该核心逻辑芯片间的数据传输速率改变完成后，则该中央处理单元便会被唤醒而重新进入工作状态。

如同本发明先前技术所述，在已知计算机系统中，中央处理单元要进入到不同的省电状态，必须完全仰赖运作在计算机系统中的操作系统来监控计算机系统的工作状况并依据高等配置与能源接口(ACPI)电源管理规范来判断中央处理单元要进入到何种程度的省电状态，而如此的技术手段却造成无法根据目前该中央处理单元最实际的系统应用状况实时的反应在系统电源管理上，因此，本发明所述的数据传输速率调整方法便是针对在先前技术中所产生的缺失进行改善，经由上述的技术说明，我们可以清楚地看出本发明便是利用在核心逻辑芯片中以新增硬件的方式来检测核心逻辑芯片发送至中央处理单元的停止时钟信号在不同时间区间内的波形变化，并经由新增硬件的计算后得到变化值，因应变化值的大小机能性的控制改变中央处理单元与核心逻辑芯片间的数据传输速率，如此一来，通过先前技术利用软件对中央处理单元使用率监控的方式，再配合上本发明所述在核心逻辑芯片中新增硬件的辅助，确实改善了已知技术所产生的缺失，进而提升计算机系统的省电效率。

请参见图3，其为本发明所述的数据传输速率调整方法的第二较佳实施例方块示意图。而在本实施例中所述的数据传输速率调整方法同样是应用在处于处理状态(Processor State)的计算机系统3中。从图中我们可以清楚地看出该计算机系统3主要包含有中央处理单元30、核心逻辑芯片31，其中该中央处理单元30是以前置总线32来与该核心逻辑芯片31进行数据传输，而该核心逻辑芯片31可发出电源管理控制信号至该中央处理单元30，用以控制该中央处理单元30与该核心逻辑芯片31间的数据传输速率，该核心逻辑芯片31包含有北桥芯片313与南桥芯片314，而该电源管理控制信号为由该南桥芯片314所发出的停止时钟信号。在上述第一较佳实施例中，该信号检测单元是以两个计数器的方式来计算出两个不同时间区间的取样统计值，进而得到两个不同时间区间所得到取样统计值的变化值，而在本实施例中，该信号检测单元311则主要是以计数器3111与暂存器3112的方式来取得两个不同时间区间的取样统计值，也就是当该计数器3111在计算一取样器3110在第一时间区间对停止时钟信号处于高电压电平进行取样的次数后所得到的第一取样统计值后，将第一取样统计值先行暂存至该暂存器3112中，然后该计数器3111计算出该取样器3110在第二时间区间对停止时钟信号处于高电压电平进行取样的次数后而得到的第二取样统计值，最后频率调整单元312所包含的比较器3120根据该第一取样统计值与该第二取样统计值来进行比较来得到两者间的变化值，使得频率调整单元312所包含的频率调整控制器3121得以根据该比较器3120所测得的变化值来发出频率调整控制信号至该中央处理单元30，进而调整该中央处理单元30与该核心逻辑芯片31间的数据传输速率。而在本实施例中，其部分技术手段与方法步骤流程与第一较佳实施例相同，故在此不予赘述。

请参见图4(a)，其为本发明所述的数据传输速率调整方法的第三较佳实施例方块示意图。而在本实施例中所述的数据传输速率调整方法是应用在处于处理器状态(Processor State)的计算机系统4中。从图中我们可以清楚地看出该计算机系统4主要包含有中央处理单元40、核心逻辑芯片41，其中该中央处理单元40是以前置总线42来与该核心逻辑芯片41进行数据传输，而该核心逻辑芯片41可发出电源管理控制信号至该中央处理单元40，用以控制该中央处理单元40与该核心逻辑芯片41间的数据传输速率，该核心逻辑芯片41包含有北桥芯片413与南桥芯片414，而该电源管理控制信号为由该南桥芯片414所发出的停止时钟信号。本实施例与第一、第二较佳实施例最大的不同在于信号检测单元411是以第一积分器4111与第二积分器4112所完成，该第一积分器4111信号连接于该南桥芯片414，其可在第一时间区间内对该停止时钟信号进行积分而得到第一积分统计值，该第二积分器4112信号连接于该南桥芯片，其可在第二时间区间内对该停止时钟信号进行积分而得到第二积分统计值，最后频率调整单元412所包含的比较器4120根据该第一积分统计值与该第二积分统计值来进行比较来得到两者间的变化值，使得频率调整单元412所包含的频率调整控制器4121得以根据该比较器4120所测得的变化值来发出频率调整控制信号至该中央处理单元40，进而调整该中央处理单元40与该核心逻辑芯片41间的数据传输速率。而在本实施例中，其部分技术手段与第一、第二较佳实施例相同，故在此不予赘述。

请参见图4(b)，其为本发明所述的数据传输速率调整方法的第三较佳实施例流程示意图。该数据传输速率调整方法是应用于计算机系统中所包含的中央处理单元与核心逻辑芯片之间，且该计算机系统处于处理器状态(Processor State)，在该处理器状态下，该计算机系统可对其所包含的该中央处理单元进行效能的调整。而在本实施例中是以对停止时钟信号进行积分的方式来完成检测停止时钟信号的波形变化，从图中我们可以清楚地看出，首先，计算机系统进入中央处理单元可调整状态(步骤P1)；因应计算机系统进入该中央处理单元可调整状态，该核心逻辑芯片发出停止时钟信号至该中央处理单元(步骤P2)；分别于第一时间区间与第二时间区间对该停止时钟信号进行积分而得到第一积分统计值与第二积分统计值(步骤P3)；将该第一积分统计值与该第二积分统计值进行比较而得到变化值(步骤S4)；然后判断该变化值是否大于一门坎值(步骤P5)；倘若该变化值大于该门坎值，则调低该中央处理单元与该核心逻辑芯片间的数据传输速率(步骤P6)；倘若该变化值小于该门坎值，则调高该中央处理单元与该核心逻辑芯片间的数据传输速率(步骤P7)。因此，通过积分的方式也能够完成本发明所要完成的技术手段。

请参见图5，其为本发明所述的数据传输速率调整方法的第四较佳实施例方块示意图。在本实施例中，主要是将在第三较佳实施例中的该信号检测单元411以该第一积分器4111与该第二积分器4112的技术手段加以改良，从图中我们可以清楚地看出在本实施例中的该信号检测单元511主要是以积分器5111与暂存器5112来的方式来取得两个不同时间区间的积分统计值，也就是当该积分器5111在第一时间区间内对该停止时钟信号进行积分所得到的第一积分统计值后，将第一积分统计值先行暂存至该暂存器5112中，然后该积分器4111在第二时间区间对停止时钟信号进行积分而得到的第二积分统计值，最后频率调整单元512所包含的比较器5120根据该第一积分统计值与该第二积分统计值来进行比较来得到两者间的变化值，使得频率调整单元512所包含的频率调整控制器5121得以根据该比较器5120所测得的变化值来发出频率调整控制信号至中央处理单元50，进而调整中央处理单元50与核心逻辑芯片51间的数据传输速率。而在本实施例中，其部分技术手段与方法步骤流程与第三较佳实施例相同，故在此不予赘述。

综合以上的技术说明，我们可以清楚地发现本发明所述的数据传输速率调整方法与装置以及具有数据传输速率调整功能的计算机系统确实改善了在先前技术中所产生的缺失，进而完成发展本发明的最主要的目的，因此，本发明得由本领域技术人员任施匠思而为诸般修饰，然皆不脱如附权利要求范围所欲保护者。

Claims (16)

1.一种数据传输速率调整方法，应用于中央处理单元与核心逻辑芯片之间，该数据传输速率调整方法包含下列步骤：

该核心逻辑芯片对该中央处理单元发出电源管理控制信号；

因应第一时间区间与第二时间区间中该电源管理控制信号的波形变化而计算得到变化值；以及

因应该变化值的大小来改变该中央处理单元与该核心逻辑芯片间的数据传输速率。

2.根据权利要求1所述的数据传输速率调整方法，其中该核心逻辑芯片包含有北桥芯片与南桥芯片，而该电源管理控制信号为由该南桥芯片所发出的停止时钟信号，而该停止时钟信号包含高电压电平与低电压电平。

3.根据权利要求2所述的数据传输速率调整方法，其中因应该电源管理控制信号的波形变化而计算得到的该变化值，该变化值的计算方法包含下列步骤：

于该第一时间区间内的不同时间点对该停止时钟信号进行取样，进而得到第一取样统计值；

于该第二时间区间内的不同时间点对该停止时钟信号进行取样，进而得到第二取样统计值；以及

将该第二取样统计值与该第一取样统计值进行比较，进而得到该第一取样统计值与该第二取样统计值间的该变化值，

其中，该第一取样统计值与该第二取样统计值是代表于该第一时间区间与该第二时间区间内的不同时间点对该停止时钟信号进行取样所得到该停止时钟信号处于该高电压电平的次数。

4.根据权利要求3所述的数据传输速率调整方法，其中因应该变化值大于门坎值时，则调低该中央处理单元与该核心逻辑芯片间的数据传输速率；而因应该变化值小于门坎值时，则调高该中央处理单元与该核心逻辑芯片间的数据传输速率。

5.根据权利要求2所述的数据传输速率调整方法，其中因应该电源管理控制信号的波形变化而计算得到的该变化值，该变化值的计算方法包含下列步骤：

于该第一时间区间内的不同时间点对该停止时钟信号进行积分，进而得到第一积分统计值；

于该第二时间区间内的不同时间点对该停止时钟信号进行积分，进而得到第二积分统计值；以及

将该第二积分统计值与该第一积分统计值进行比较，进而得到该第一积分统计值与该第二积分统计值间的该变化值。

6.根据权利要求1所述的数据传输速率调整方法，还包含下列步骤：

因应该中央处理单元与该核心逻辑芯片间的数据传输速率的改变而使该中央处理单元进入休眠状态；以及

因应该中央处理单元与该核心逻辑芯片间的数据传输速率改变完成后而使该中央处理单元重新进入工作状态。

7.一种具有数据传输速率调整功能的计算机系统，包含有：

中央处理单元；

核心逻辑芯片，信号连接于该中央处理单元，其可发出电源管理控制信号至该中央处理单元，该核心逻辑芯片并包含有：

信号检测单元，其可检测在第一时间区间与第二时间区间中该电源管理控制信号的波形变化而得到变化值；以及

频率调整单元，信号连接于该信号检测单元，其因应该变化值的大小来调整该中央处理单元与该核心逻辑芯片间的数据传输速率。

8.根据权利要求7所述的计算机系统，其中该核心逻辑芯片还包含有北桥芯片与南桥芯片，而该电源管理控制信号为由该南桥芯片所发出的停止时钟信号，而该停止时钟信号包含高电压电平与低电压电平。

9.根据权利要求8所述的计算机系统，其中该信号检测单元包含有：

取样器，信号连接于该南桥芯片，其可分别于该第一时间区间与该第二时间区间内的不同时间点对该停止时钟信号进行取样；

第一计数器，信号连接于该取样器，其计算该取样器在该第一时间区间内对该停止时钟信号处于该高电电平进行取样的次数，而得到第一取样统计值；以及

第二计数器，信号连接于该取样器，其计算该取样器在该第二时间区间内对该停止时钟信号处于该高电电平进行取样的次数，而得到第二取样统计值。

10.根据权利要求9所述的计算机系统，其中该频率调整单元包含有：

比较器，信号连接于该第一计数器与该第二计数器，其可将该第二取样统计值与该第一取样统计值进行比较，进而得到该第一取样统计值与该第二取样统计值间的该变化值；以及

频率调整控制器，信号连接于该比较器，其因应该变化值大于门坎值时，则该频率调整控制器发出频率调整控制信号至该中央处理单元，进而调低该中央处理单元与该核心逻辑芯片间的数据传输速率，而因应该变化值小于门坎值时，则该频率调整控制器发出该频率调整控制信号至该中央处理单元，进而调高该中央处理单元与该核心逻辑芯片间的数据传输速率。

11.根据权利要求8所述的计算机系统，其中该信号检测单元包含有：

取样器，信号连接于该南桥芯片，其可分别于该第一时间区间与该第二时间区间内的不同时间点对该停止时钟信号进行取样；

计数器，信号连接于该取样器，其计算该取样器分别在该第一时间区间与该第二时间区间内对该停止时钟信号处于该高电电平进行取样的次数，而得到第一取样统计值与第二取样统计值；以及

暂存器，信号连接于该计数器，其可暂存该计数器所分别于该第一时间区间与该第二时间区间内所得到的该第一取样统计值与该第二取样统计值。

12.根据权利要求11所述的计算机系统，其中该频率调整单元包含有：

比较器，信号连接于该计数器与该暂存器，其可将该第二取样统计值与该第一取样统计值进行比较，进而得到该第一取样统计值与该第二取样统计值间的该变化值；以及

频率调整控制器，信号连接于该比较器，其因应该变化值大于门坎值时，则该频率调整控制器发出频率调整控制信号至该中央处理单元，进而调低该中央处理单元与该核心逻辑芯片间的数据传输速率，而因应该变化值小于门坎值时，则该频率调整控制器发出该频率调整控制信号至该中央处理单元，进而调高该中央处理单元与该核心逻辑芯片间的数据传输速率。

13.根据权利要求8所述的计算机系统，其中该信号检测单元包含有：

第一积分器，信号连接于该南桥芯片，其可在该第一时间区间内对该停止时钟信号进行积分，而得到第一积分统计值；以及

第二积分器，信号连接于该南桥芯片，其可在该第二时间区间内对该停止时钟信号进行积分，而得到第二积分统计值。

14.根据权利要求13所述的计算机系统，其中该频率调整单元包含有：

比较器，信号连接于该第一积分器与该第二积分器，其可将该第二积分统计值与该第一积分统计值进行比较，进而得到该第一积分统计值与该第二积分统计值间的该变化值；以及

频率调整控制器，信号连接于该比较器，其因应该变化值大于门坎值时，则该频率调整控制器发出频率调整控制信号至该中央处理单元，进而调低该中央处理单元与该核心逻辑芯片间的数据传输速率，而因应该变化值小于门坎值时，则该频率调整控制器发出该频率调整控制信号至该中央处理单元，进而调高该中央处理单元与该核心逻辑芯片间的数据传输速率。

15.根据权利要求8所述的计算机系统，其中该信号检测单元包含有：

积分器，信号连接于该南桥芯片，其分别于该第一时间区间与该第二时间区间内对该停止时钟信号进行积分，而得到第一积分统计值与第二积分统计值；以及

暂存器，信号连接于该积分器，其可暂存该积分器所分别于该第一时间区间与该第二时间区间内所得到的该第一积分统计值与该第二积分统计值。

16.根据权利要求15所述的计算机系统，其中该频率调整单元包含有：

比较器，信号连接于该积分器和该暂存器，其可将该第二积分统计值与该第一积分统计值进行比较，进而得到该第一积分统计值与该第二积分统计值间的该变化值；以及

频率调整控制器，信号连接于该比较器，其因应该变化值大于门坎值时，则该频率调整控制器发出频率调整控制信号至该中央处理单元，进而调低该中央处理单元与该核心逻辑芯片间的数据传输速率，而因应该变化值小于门坎值时，则该频率调整控制器发出该频率调整控制信号至该中央处理单元，进而调高该中央处理单元与该核心逻辑芯片间的数据传输速率。

Images