CN101105623A - 在光罩上制作倾斜线路的方法 - Google Patents

在光罩上制作倾斜线路的方法 Download PDF

Info

Publication number
CN101105623A
CN101105623A CNA2007101265989A CN200710126598A CN101105623A CN 101105623 A CN101105623 A CN 101105623A CN A2007101265989 A CNA2007101265989 A CN A2007101265989A CN 200710126598 A CN200710126598 A CN 200710126598A CN 101105623 A CN101105623 A CN 101105623A
Authority
CN
China
Prior art keywords
rectangular
light shield
electron beam
electron
rectangular patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101265989A
Other languages
English (en)
Other versions
CN100538513C (zh
Inventor
郑成镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2007101265989A priority Critical patent/CN100538513C/zh
Publication of CN101105623A publication Critical patent/CN101105623A/zh
Application granted granted Critical
Publication of CN100538513C publication Critical patent/CN100538513C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

本发明公开了在光罩上制作倾斜线路的方法,将待曝光的矩形图案分成若干面积相同的第一矩形区域,用相同的电子束剂量在各个第一矩形区域曝光;在光罩的阻剂层上形成第一阻剂矩形图案;将第一阻剂矩形图案分成若干面积不同的第二矩形区域,用不同的电子束剂量在各个第二矩形区域曝光;在光罩的阻剂层上形成第二阻剂矩形图案;根据重叠间距,将多个第二阻剂矩形图案重叠放置,形成倾斜线路;经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。所述的通过控制电子束尺寸、电子束剂量和矩形图案重叠间距,使倾斜线路的分辨率提高,不同倾斜角度线路的临界尺寸差距减小。

Description

在光罩上制作倾斜线路的方法
技术领域
本发明涉及光罩的制作方法,特别涉及在光罩上制作倾斜线路的方法。
背景技术
随着半导体器件的高度集成化,作为半导体制造关键技术之一的光罩制作也不断地改进来适应图形细微化的发展。
目前,高精度光罩的制作,大多应用光罩图形布局软件控制电子束直写方式制作。电子束直写作为一种高分辨率光刻技术,主要应用于几十纳米到几百纳米级的超微细加工领域,可轻易达成数百至数奈米尺寸的线宽。电子束直写系统可于光罩制作过程中提供长时间的高准确定位及良好的聚焦,虽然电子束直写技术有许多的优点,但是它仍有一些问题需要克服,例如由于电子散射会导致电子的运动方向发生偏离,散射电子会超出原有的矩形电子束在光罩上写入矩形图案的尺寸范围,对于邻近矩形图案的非曝光区域,阻剂层吸收了部分偏离矩形图案的尺寸范围电子的能量而发生曝光,产生邻近效应,从而导致图形分辨率下降。
由于图形分辨率取决于电子束在光罩上写入图案的大小。因此,现有技术通过控制电子束尺寸来控制在光罩上写入图案的大小,如图1所示,用电子束写入装置在处理倾斜线路时,执行步骤S101,根据制作半导体器件的临界尺寸确定矩形电子束尺寸;执行步骤S102,通过计算机输入矩形电子束尺寸,其中矩形电子束宽度为240nm;执行步骤S103,用矩形电子束在光罩阻剂层上写入第一个矩形图案;执行步骤S104,通过计算机输入矩形图案重叠间距,其中矩形图案重叠间距为120nm;执行步骤S105,用制作第一个矩形图案的方法在光罩阻剂层上写入第二个矩形图案,且与第一个矩形图案重叠;执行步骤S106,在光罩阻剂层上写入多个矩形图案,且相互重叠,形成倾斜线路;执行步骤S107,经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。
如图2所示,根据所制作半导体器件临界尺寸来确定电子束尺寸,由输入的矩形电子束尺寸来控制矩形电子束在光罩上写入矩形图案的大小,并通过计算机输入矩形图案重叠间距。所得的倾斜线路分辨率虽有提高,但图形边缘仍有毛刺出现(椭圆形中所示)。
在制作不同倾斜角度的线路时,通过控制电子束尺寸确定矩形图案,及控制矩形图案重叠间距,得到不同倾斜角度线路的临界尺寸相差较大。如图3和图4所示,在线路倾斜角度为45度时临界尺寸为629nm,倾斜角度为90度时临界尺寸592nm,通过控制电子束尺寸,所得最大的临界尺寸与最小的临界尺寸相差37nm。
发明内容
本发明解决的问题是提供一种在光罩上制作倾斜线路的方法,防止由于电子散射导致电子的运动方向发生偏离,散射电子会超出原有的矩形电子束在光罩上写入矩形图案的尺寸范围,对于邻近矩形图案的非曝光区域,阻剂层吸收了部分偏离矩形图案的尺寸范围电子的能量而发生曝光,产生邻近效应,从而导致图形分辨率下降。防止通过减小电子束尺寸和矩形图案重叠间距制作的不同倾斜角度线路的临界尺寸差距增大。
为解决上述问题,本发明提供了在光罩上制作倾斜线路的方法,包括下列步骤:将待曝光的矩形图案分成若干面积相同的第一矩形区域,位于该矩形图案两端的第一矩形区域为第一边缘区域;用相同的电子束剂量在各个第一矩形区域曝光;在光罩的阻剂层上形成第一阻剂矩形图案;将第一阻剂矩形图案分成若干第二矩形区域,位于该矩形图案两端的第二矩形区域为第二边缘区域,第二边缘区域的面积比第一边缘区域面积小;第二边缘区域采用比第一边缘区域小的电子束剂量曝光,非边缘第二矩形区域采用与第一矩形区域相同的电子束剂量曝光;在光罩的阻剂层上形成第二阻剂矩形图案;根据重叠间距,重复上述步骤,形成多个第二阻剂矩形图案,并且将多个第二阻剂矩形图案重叠放置,形成倾斜线路;经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。
可选的第二边缘区域的电子束剂量是第一边缘区域的电子束剂量的1/2,根据电子束剂量等于曝光时间乘以能量密度,通过控制曝光时间来控制电子束剂量。其中,曝光时间由阻剂层厚度来决定,所使用的阻剂层的厚度为250~300nm。
可选的,所述电子束采用矩形电子束,第二阻剂矩形图案重叠间距为矩形电子束宽度的1/2。第二阻剂矩形图案重叠间距为104nm。
可选的,矩形电子束将各个矩形区域全部覆盖。
可选的,通过计算机控制矩形电子束剂量及第二阻剂矩形图案重叠间距。
与现有技术相比,本发明具有以下优点:通过减小矩形电子束尺寸、矩形电子束剂量和矩形图案重叠间距,使倾斜线路的分辨率提高,并且不同倾斜角度线路的临界尺寸差距减小。从而在后续将光罩上的倾斜线路转移至晶圆上,能更好的进行光学近接修正。
附图说明
图1是现有技术通过控制电子束尺寸和矩形图案重叠间距在光罩上制作倾斜线路的流程图;
图2是现有技术通过控制电子束尺寸和矩形图案重叠间距所得的倾斜线路示意图;
图3是现有技术不同倾斜角度的线路示意图;
图4是现有技术通过控制电子束尺寸和矩形图案重叠间距所得不同倾斜角度的线路与临界尺寸的关系表;
图5是本发明所使用写入电子束装置原理图;
图6是本发明通过控制电子束尺寸和电子束剂量制作矩形图案示意图;
图7是本发明多个第二阻剂矩形图案重叠形成倾斜线路示意图;
图8是本发明在光罩上制作倾斜线路的流程图;
图9是本发明通过控制电子束尺寸、电子束剂量和矩形图案重叠间距形成倾斜线路的流程图;
图10是本发明通过控制电子束尺寸、电子束剂量和矩形图案重叠间距在光罩上制作倾斜线路的示意图;
图11是本发明通过控制电子束尺寸、电子束剂量和矩形图案重叠间距所得不同倾斜角度的线路与临界尺寸的关系表。
电子束源10                     聚光镜11
孔径光阑12                     偏折系统13 17
第一成形孔隙14                 物镜15
第二成形孔隙16                 光罩18
第二阻剂矩形图案20             第二阻剂矩形图案重叠间距21
第一矩形区域201 202 203 204    第二矩形区域211 212 213 214 215
具体实施方式
由于通过控制电子束尺寸和矩形图案重叠间距所制作的倾斜线路,所得到的倾斜线路边缘仍然有毛刺出现,并且不同倾斜角度线路的临界尺寸相差较大。为了改善这种情况,本发明采用减小电子束尺寸、电子束剂量和矩形图案重叠间距的方法在光罩上制作倾斜线路。
图9为是本发明通过控制电子束尺寸、电子束剂量和矩形图案重叠间距形成倾斜线路的流程图。如图9所示,执行步骤S301,将待曝光的矩形图案分成若干面积相同的第一矩形区域,位于该矩形图案两端的第一矩形区域为第一边缘区域;执行步骤S302,用相同的电子束剂量在各个第一矩形区域曝光;执行步骤S303,在光罩的阻剂层上形成第一阻剂矩形图案;执行步骤S304,将第一阻剂矩形图案分成若干第二矩形区域,位于该矩形图案两端的第二矩形区域为第二边缘区域,第二边缘区域的面积比第一边缘区域面积小;执行步骤S305,第二边缘区域采用比第一边缘区域小的电子束剂量曝光,非边缘第二矩形区域采用与第一矩形区域相同的电子束剂量曝光;执行步骤S306,在光罩的阻剂层上形成第二阻剂矩形图案;执行步骤S307,根据重叠间距,重复上述步骤,形成多个第二阻剂矩形图案,并且将多个第二阻剂矩形图案重叠放置,形成倾斜线路;执行步骤S308,经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。
本实施例中,通过同时控制电子束尺寸、电子束剂量和矩形图案重叠间距在光罩上制作倾斜线路,倾斜线路的分辨率提高及不同倾斜角度线路的临界尺寸差距减小。
本实施例中,所采用的电子束为矩形电子束,矩形电子束的宽度为208nm,电子束写入光罩阻剂层的多个第二阻剂矩形图案重叠间距为104nm,第二阻剂矩形图案重叠间距为电子束宽度的1/2。但如果制作条件许可的话,电子束宽度越窄,电子束写入光罩阻剂层的第二阻剂矩形图案重叠间距越小,得到的倾斜线路分辨率越高。
半导体器件在光罩上的图形临界尺寸通过控制电子束的尺寸得到,越密集的图形,临界尺寸越小,电子束尺寸控制得越小。
本实施例采用同时控制电子束尺寸、电子束剂量和第二阻剂矩形图案重叠间距来提高倾斜线路的分辨率及减小不同倾斜角度线路的临界尺寸差距的方法主要运用于65nm和90nm的制造工艺。对于90nm以上,65nm以下的制程工艺也可用此方法提高倾斜线路的分辨率,减小不同倾斜角度线路的临界尺寸差距。
图8是本发明在光罩上制作倾斜线路的流程图。如图8所示,执行步骤S201,根据制作半导体器件的临界尺寸确定待曝光矩形图案尺寸,进而确定电子束尺寸;执行步骤S202,用光罩图形软件将待曝光图形分成若干面积相同的第一矩形区域;执行步骤S203,通过计算机输入电子束剂量,用相同的电子束剂量在各个第一矩形区域曝光;执行步骤S204,在光罩的阻剂层上形成第一阻剂矩形图案;执行步骤S205,用光罩图形软件将第一阻剂矩形图案分成若干面积不同的第二矩形区域;执行步骤S206,通过计算机输入电子束剂量,用不同的电子束剂量在各个第二矩形区域曝光;执行步骤S207,在光罩的阻剂层上形成第二阻剂矩形图案;执行步骤S208,通过计算机输入矩形图案重叠间距,将多个第二阻剂矩形图案重叠放置,形成倾斜线路;执行步骤S209,经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。
图6是本发明通过控制电子束尺寸和电子束剂量制作矩形图案示意图。如图6所示,用光罩图形布局软件将待曝光的矩形图案分成四个面积相同的第一矩形区域201、202、203、204,该矩形图案两端的第一矩形区域201、204为第一边缘区域;由计算机输入矩形电子束尺寸,用矩形电子束先在第一矩形区域201曝光,然后依次在第一矩形区域202、第一矩形区域203及第一矩形区域204曝光,矩形电子束完全覆盖各个第一矩形区域;用相同的矩形电子束剂量在四个第一矩形区域201、202、203、204曝光;在光罩的阻剂层上形成第一阻剂矩形图案;将第一阻剂矩形图案分成五个第二矩形区域211、212、213、214、215,位于该矩形图案两端的第二矩形区域211、215为第二边缘区域,第二边缘区域的面积比第一边缘区域面积小;由计算机输入矩形电子束尺寸,用矩形电子束先在第二矩形区域211曝光,然后依次在第二矩形区域212、第二矩形区域213、第二矩形区域214及第二矩形区域215,曝光矩形电子束完全覆盖各个第二矩形区域;第二边缘区域采用比第一边缘区域小1/2的矩形电子束剂量曝光,非边缘第二矩形区域采用与第一矩形区域相同的矩形电子束剂量曝光;经过两次曝光后在光罩的阻剂层上形成第二阻剂矩形图案20。
本实施例中,对待曝光矩形图案进行第一次分区,分成四个区域;将第一阻剂矩形图案进行第二次分区,分成五个区域。可用光罩图形布局软件将待曝光矩形图案分成若干区域,不局限于本实施例的四个和五个,可根据制作矩形图案的宽度,矩形电子束的精度等来确定。
本实施例矩形电子束依次写入矩形区域,当然矩形电子束不局限于按照顺序写入矩形区域。
将第一阻剂矩形图案第二次分区后的五个区域进行矩形电子束写入,第二边缘区域电子束剂量为第一边缘区域电子束剂量的1/2。除本实施例的方案外,第二边缘区域的电子束剂量可以减少更多,但所得到的倾斜线路分辨率同第二边缘区域电子束剂量为第一边缘区域电子束剂量的1/2时一样。
由于矩形电子束剂量等于曝光时间乘以能量密度,其中能量密度是恒量,因此通过控制曝光时间来控制电子束剂量。本实施例中,电子束剂量为0.15I/cm2*ns,曝光时间为133ns;将第一阻剂矩形图案第二次分区后的五个区域进行矩形电子束写入,边缘电子束剂量为0.075I/cm2*ns,曝光时间为66.5ns。
曝光时间的长短由阻剂层厚度来决定,所使用的阻剂层厚度为250~300nm。当然,阻剂层的厚度可根据制程需要而进行改变,因此,电子束剂量和曝光时间也会随之相应变化。
除本实施例外,还可将待曝光的矩形图案分成若干面积相同的第一矩形区域,在各个第一矩形区域用相同的电子束剂量曝光,在光罩的阻剂层上形成第一阻剂矩形图案;将第一阻剂矩形图案分成若干面积不同第二矩形区域,在各个第二矩形区域用不同的电子束剂量曝光,在光罩的阻剂层上形成第二阻剂矩形图案;根据制程需要再将第二阻剂矩形图案分成若干面积相同或不同的第三矩形图案,在各个第三矩形图案用相同或不同的电子束剂量曝光,在光罩的阻剂层上形成第三阻剂矩形图案......一直可进行多次曝光在光罩阻剂层形成所需阻剂图案。曝光的次数可根据阻剂层厚度、曝光能量以及对工艺需要来决定。
图7是多个第二阻剂矩形图案重叠形成倾斜线路示意图。如图7所示,首先在光罩的阻剂层上形成第二阻剂矩形图案R1;然后通过计算机输入矩形图案的重叠间距,在光罩阻剂层上用制作第二阻剂矩形图案R1的方法形成第二阻剂矩形图案R2,第二阻剂矩形图案R1和第二阻剂矩形图案R2重叠放置;接着再依次制作第二阻剂矩形图案R3、第二阻剂矩形图案R4......第二阻剂矩形图案Rn,并且将这些第二阻剂矩形图案依次重叠放置;直至将所需长度和倾斜角度的线路制作完成。
本实施例中,不同的长度的倾斜线路,重叠的第二阻剂矩形图案数也不同。制作不同倾斜角度的斜线,重叠第二阻剂矩形图案间的错开距离也将相应变化。
图5是本发明所使用写入电子束装置原理图。如图5所示,电子束源10发射出电子束,经过聚光镜11和孔径光阑12去除多余杂光和电子束成矩形,再经过成形偏折装置13和第一成形孔隙14使电子束变成所需大小和方向的矩形;经过物镜15和第二成形孔隙16使矩形电子束进一步聚焦;最后经过电子束偏折系统17将图形写入光罩18相应位置。
其中,本实施例所用的电子束装置是JBX3030,以六硼化镧作为电子束源。其它电子束装置也可选其它物质作为电子束源。
成形偏折装置的调节范围为2nm~1000nm。制作不同大小的图形,成形偏折装置的偏折度可根据需要调节。
第一成形孔隙根据所制作图形的形状及临界尺寸作出适当调整。第二成形孔隙进一步调整大小,使制作出的图形的临界尺寸更适合制作工艺的需要,光学近接效应修正达到最佳。
本实施例中,电子束偏折系统偏折值为3ea。除实施例外,通过调节偏折角度,得到不同的偏折值,然后将所需要的图形写入光罩上不同位置。
参考图10,在制作不同倾斜角度的线路时,减小电子束尺寸、电子束剂量及矩形图案重叠间距。制作出的倾斜线路边缘毛刺减少,图形分辨率提高。如图11所示,不同倾斜角度线路的临界尺寸差距减小,在线路倾斜角度为135度时临界尺寸最大,为590nm;倾斜角度为315度时临界尺寸最小,为592nm;最大的临界尺寸与最小的临界尺寸相差为6nm。
综上所述本发明提供在光罩上制作倾斜线路的方法。该方法通过计算机减小电子束尺寸、电子束剂量和矩形图案重叠间距,使倾斜线路的图形边缘粗糙度改善,分辨率提高;并且不同倾斜角度线路的临界尺寸差距相减小,从而在后续将光罩上的斜线图形转移至晶圆上,能更好的进行光学近接修正。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种在光罩上制作倾斜线路的方法,包括下列步骤:
将待曝光的矩形图案分成若干面积相同的第一矩形区域,位于该矩形图案两端的第一矩形区域为第一边缘区域;
用相同的电子束剂量在各个第一矩形区域曝光;
在光罩的阻剂层上形成第一阻剂矩形图案;
将第一阻剂矩形图案分成若干第二矩形区域,位于该矩形图案两端的第二矩形区域为第二边缘区域,第二边缘区域的面积比第一边缘区域面积小;
第二边缘区域采用比第一边缘区域小的电子束剂量曝光,非边缘第二矩形区域采用与第一矩形区域相同的电子束剂量曝光;
在光罩的阻剂层上形成第二阻剂矩形图案;
根据重叠间距,重复上述步骤,形成多个第二阻剂矩形图案,并且将多个第二阻剂矩形图案重叠放置,形成倾斜线路;
经过显影、去阻剂层以及蚀刻过程后在光罩上形成倾斜线路。
2.根据权利要求1所述的在光罩上制作倾斜线路的方法,其特征在于:第二边缘区域的电子束剂量是第一边缘区域的电子束剂量的1/2。
3.根据权利要求2所述的在光罩上制作倾斜线路的方法,其特征在于:根据电子束剂量等于曝光时间乘以能量密度,通过控制曝光时间来控制电子束剂量。
4.根据权利要求3述的在光罩上制作倾斜线路的方法,其特征在于:曝光时间由阻剂层厚度来决定。
5.根据权利要求4所述的在光罩上制作倾斜线路的方法,其特征在于:阻剂层的厚度为250~300nm。
6.根据权利要求1至5任意一项所述的在光罩上制作倾斜线路的方法,其特征在于:所述电子束采用矩形电子束,第二阻剂矩形图案重叠间距为矩形电子束宽度的1/2。
7.根据权利要求6所述的在光罩上制作倾斜线路的方法,其特征在于:第二阻剂矩形图案重叠间距为104nm。
8.根据权利要求6所述的在光罩上制作倾斜线路的方法,其特征在于:矩形电子束将各个矩形区域全部覆盖。
9.根据权利要求6所述的在光罩上制作倾斜线路的方法,其特征在于:通过计算机控制矩形电子束剂量及第二阻剂矩形图案重叠间距。
CNB2007101265989A 2006-07-10 2007-06-22 在光罩上制作倾斜线路的方法 Active CN100538513C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101265989A CN100538513C (zh) 2006-07-10 2007-06-22 在光罩上制作倾斜线路的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200610028775.5 2006-07-10
CN200610028775 2006-07-10
CNB2007101265989A CN100538513C (zh) 2006-07-10 2007-06-22 在光罩上制作倾斜线路的方法

Publications (2)

Publication Number Publication Date
CN101105623A true CN101105623A (zh) 2008-01-16
CN100538513C CN100538513C (zh) 2009-09-09

Family

ID=38999578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101265989A Active CN100538513C (zh) 2006-07-10 2007-06-22 在光罩上制作倾斜线路的方法

Country Status (1)

Country Link
CN (1) CN100538513C (zh)

Also Published As

Publication number Publication date
CN100538513C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
TWI506672B (zh) 用於在表面碎化及形成圓形圖案與用於製造半導體裝置之方法
TWI496182B (zh) 以可變束模糊技術使用帶電粒子束微影術製造表面之方法及系統
US7718348B2 (en) Photolithography process and photomask structure implemented in a photolithography process
US20140134523A1 (en) Method for Forming Circular Patterns on a Surface
US20100055580A1 (en) Method for fracturing circular patterns and for manufacturing a semiconductor device
US20030082461A1 (en) Method for obtaining elliptical and rounded shapes using beam shaping
US8852831B2 (en) Device for manufacturing a surface using character projection lithography with variable magnification
KR102005083B1 (ko) 하전 입자 빔 리소그래피를 사용하여 패턴들을 형성하는 방법 및 시스템
US9268209B2 (en) Mask and method of forming pattern by using the same
CN100561340C (zh) 光学近距修正的方法
TWI848032B (zh) 減少帶電粒子束寫入時間的方法及系統
JP2010015140A (ja) マスクパターンデータ作成方法、マスクパターンデータ作成プログラム、マスク、半導体装置の製造方法
CN101458442B (zh) 布局、光掩模版的制作及图形化方法
US20120058432A1 (en) Methods of forming semiconductor devices using photolithographic shot grouping
CN100538513C (zh) 在光罩上制作倾斜线路的方法
US8048592B2 (en) Photomask
US8484585B2 (en) Method for controlling pattern uniformity of semiconductor device
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
CN110361927B (zh) 光刻模型生成方法以及opc修正方法
KR102504179B1 (ko) 쉐이딩층을 내장한 포토 마스크 및 이를 이용한 패턴 형성 방법
KR20200041250A (ko) 회절 대물렌즈용 격자 구조
KR100437542B1 (ko) 전자빔을 이용한 반도체소자의 제조방법
CN113325662B (zh) 辅助图形的配置方法、掩膜版及其形成方法和相关设备
CN109240044B (zh) 曝光系统及减小曝光过程中掩膜板三维效应的方法
CN107728425B (zh) 集成电路上打印触点、贯孔或曲线的光罩的双曝光图案化

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation