CN101090257A - D类放大器电路 - Google Patents
D类放大器电路 Download PDFInfo
- Publication number
- CN101090257A CN101090257A CN 200710110073 CN200710110073A CN101090257A CN 101090257 A CN101090257 A CN 101090257A CN 200710110073 CN200710110073 CN 200710110073 CN 200710110073 A CN200710110073 A CN 200710110073A CN 101090257 A CN101090257 A CN 101090257A
- Authority
- CN
- China
- Prior art keywords
- switch element
- circuit
- class
- control
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明提供一种D类放大器电路，包含有第一及第二控制电路、负载以及第一至第六开关元件。第一至第六开关元件耦接负载。第一及第二控制电路分别用以提供第一及第二脉冲宽度调制信号。第一及第二开关元件各具有耦接第一电压电平的一第一端、耦接负载的一第二端及耦接第一控制电路的一控制端。第三及第四开关元件各具有耦接第二电压电平的一第一端、耦接负载的一第二端及耦接第一控制电路的一控制端。第五及第六开关元件各具有耦接参考电压电平的一第一端、耦接负载的一第二端及耦接第二控制电路的一控制端。
Description
技术领域
本发明涉及一种D类放大器电路，特别涉及一种其内部电路可调制循环电流以减少信号失真的D类放大器电路。
背景技术
D类放大器的载波频率(carrier frequency)，即脉冲宽度调制信号产生器的工作周期，一般是介于200kHz至2MHz之间。在最高输出功率下，整个周期内信号为高电平；在50％的最高输出功率下，信号有半周期的时间为高电平，且电平随所需音量(audio level)呈线性递减。因输出功率正比于输出脉冲宽度，故信号的失真程度也正比于与所需脉冲宽度相较下有效脉冲宽度的误差大小。对于大信号的情形时，虽然误差较小，但小输入信号的情形时，误差便较大。以D类放大器所使用的传统CMOS工艺来说，最小可输出至约50±10纳秒的脉冲宽度。
另，因人耳听觉具有相当大的动态范围，若欲听到未失真的输出信号，总误差信号比(即所谓的总谐波失真加噪讯值(Total Harmonic DistortionPlus Noise，THD+N))需达到约-60dB。而脉冲宽度调制系统的最大脉冲宽度与最小脉冲宽度需具有1000∶1以上的线性比例才能达到上述表现，例如前者为2微秒时，后者需小至2纳秒。但如前所述，目前的工艺能力仅提供约50纳秒的最小脉冲宽度显然无法达到就人耳听觉的不失真标准。在一般的D类放大器中，未修正的大信号失真约在-35dB至-45dB之间，但失真率亦随着信号电平降低而迅速升高。目前已发展出数种技术来试图线性化输出级电路，以便减少失真并改善小信号的表现。三种主要的误差修正技术如下：
(a)从D类输出级馈至输入积分器的反馈技术；
(b)隐修正脉冲(dummy correction pulses)技术(例如：输出51纳秒的正脉冲及50纳秒的负脉冲而产生1纳秒的有效输出脉冲)；以及
(c)搭配反馈的积分三角式(Sigma-Delta)噪声整形(noise shaping)技术。
对输出级进行噪声整形以便使用较宽的脉冲时，信号中的误差分量遂可藉由噪声整形技术移至可闻频带(audible frequency band)以上。噪声重整技术一般能对信号的线性范围产生约20dB的改善幅度，优于仅利用脉冲宽度调制系统本身所能达到的改善幅度，且大信号的失真分量也可调整至介于-50dB至-60dB之间。
在由美国专利号第6,211,728号所揭露的脉冲宽度调制系统中，当系统处于第三及第四操作模式(state of operation)时，导通周期的脉冲宽度正比于信号强度，而关闭周期(Off period)中滤波电感器内部由导通脉冲所感应出的电流可在H型桥式电路的NMOS元件或PMOS元件其中一做循环，即分别为现有的低侧或高侧循环(Low/High side circulation)。
发明内容
本发明的主要目的在于提供一种D类放大器电路。
本发明揭露一种D类放大器电路，包含有第一及第二控制电路、负载以及第一至第六开关元件。第一至第六开关元件耦接负载。第一及第二控制电路分别用以提供第一及第二脉冲宽度调制信号。第一及第二开关元件各具有耦接第一电压电平的一第一端、耦接负载的一第二端及耦接第一控制电路的一控制端。第三及第四开关元件各具有耦接第二电压电平的一第一端、耦接负载的一第二端及耦接第一控制电路的一控制端。第五及第六开关元件各具有耦接参考电压电平的一第一端、耦接负载的一第二端及耦接第二控制电路的一控制端。
附图说明
图1是本发明第一实施例的D类放大器电路100的示意图。
图2是本发明第二实施例的D类放大器电路200的示意图。
附图符号说明
100、200 D类放大器电路
110 D类放大器
112第一控制电路
115负载
120、130调制电路
122、132第二控制电路
MN1-MN4、MP1-MP4晶体管。
具体实施方式
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」是一开放式的用语，故应解释成「包含但不限定于」。以外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。
本发明所述的误差修正技术可适用于高侧或低侧循环设计。然为说明方便起见，在下列二实施例中以应用于低侧循环设计为例做说明。
第一实施例
请参照图1，其是本发明第一实施例的D类放大器电路100的示意图。D类放大器电路100包括相互耦接的D类放大器110及调制电路120。D类放大器110的第一控制电路112用以提供第一脉冲宽度调制(Pulse WidthModulation，PWM)信号至D类放大器110的四个开关元件，即四个晶体管MP1，MP2，MN1，MN2，以控制此些开关元件的开关动作。在本实施例中，晶体管MP1，MP2皆为PMOS，晶体管MN1，MN2皆为NMOS。D类放大器110更包括一负载115，负载115例如为一电感器。
如图1所示，晶体管MP1，MP2的源极耦接一第一电压电平Vcc，漏极耦接负载115，栅极则耦接第一控制电路112。另一方面，晶体管MN1，MN2的源极耦接一第二电压电平(例如接地电平)，漏极亦耦接负载115，栅极则耦接第一控制电路112。负载115上会感应出电流，而且当D类放大器110处于关闭周期时，此电流会呈循环状态，此时可以藉由改变由NMOS晶体管所组成的调制电路120的有效尺寸来调制该电流。
调制电路120包括第二控制电路122及两个开关元件，即晶体管MN3，MN4。在本实施例中，晶体管MN3，MN4皆为NMOS。此外，如图1所示，晶体管MN3，MN4的源极耦接第二电压电平(例如接地电平)，漏极耦接负载115，栅极则耦接第二控制电路122。利用此调制结构的作用，调制电路120可产生-30dB至-70dB之间的信号。然而此范围是对应一般PWM系统的一阶误差分量。所以第二控制电路122所产生的第二PWM信号可直接修正第一控制电路112产生的第一PWM信号中的误差，并因而减少整个D类放大器电路100的前向信道误差。
传统上，尚可利用负反馈设计来进一步减少D类放大器的信号失真。然而，结合高增益噪声整形调制器及其大输出误差时，负反馈的设计容易造成处理小输入信号时调制器的振荡，且此振荡经常与载波频率混合形成突波噪声(spurs)或音频噪声(tones)。因为音频噪声相当容易被听出，尤其是由小输入信号或零输入信号(即没有其它屏蔽信号存在)所造成的音频噪声，所以是音频放大器极欲避免的噪声。然而，若整体的前向通道误差能够减少，与输入信号相关的反馈误差亦得以减少，进而降低反馈回路的振荡趋势。反馈回路的振荡趋势经常为人所诟病的就是大多数D类放大器都会处理到的尖细声音，尤其是当输入的低电平信号具有高电平瞬时时(如电影中的枪声或音乐中的铙钹声)。因此，本发明第一实施例的D类放大器电路100可再应用负反馈设计而不会有上述问题。
第二实施例
请参照图2，其是本发明第二实施例的D类放大器电路200的示意图。与第一实施例不同之处在于，D类放大器电路200的调制电路130使用两个为PMOS的晶体管MP3，MP4作为开关元件。此外，如图2所示，晶体管MP3，MP4的源极耦接第一电压电平Vcc而非第二电压电平，漏极耦接负载115，栅极则耦接第二控制电路132。利用调制电路130的作用，D类放大器电路200同样可改善现有问题，并应用负反馈等设计。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (6)
1.一种D类放大器电路，包含有：
一第一控制电路，用以提供一第一脉冲宽度调制信号；
一负载；
一第一开关元件，具有一第一端、一第二端及一控制端，该第一端耦接一第一电压电平，该第二端耦接该负载，该控制端耦接该第一控制电路；
一第二开关元件，具有一第一端、一第二端及一控制端，该第一端耦接该第一电压电平，该第二端耦接该负载，该控制端耦接该第一控制电路；
一第三开关元件，具有一第一端、一第二端及一控制端，该第一端耦接一第二电压电平，该第二端耦接该负载，该控制端耦接该第一控制电路；
一第四开关元件，具有一第一端、一第二端及一控制端，该第一端耦接该第二电压电平，该第二端耦接该负载，该控制端耦接该第一控制电路；
一第二控制电路，用以提供一第二PWM信号；
一第五开关元件，具有一第一端、一第二端及一控制端，该第一端耦接一参考电压电平，该第二端耦接该负载，该控制端耦接该第二控制电路；以及
一第六开关元件，具有一第一端、一第二端及一控制端，该第一端耦接该参考电压电平，该第二端耦接该负载，该控制端耦接该第二控制电路。
2.如权利要求1所述的D类放大器电路，其中，该第一及第二开关元件为PMOS晶体管，且该第一及第二开关元件的所述第一端是源极，该第一及第二开关元件的所述第二端是漏极，该第一及第二开关元件的所述控制端是栅极。
3.如权利要求1所述的D类放大器电路，其中，该第三及第四开关元件为NMOS晶体管，且该第三及第四开关元件的所述第一端是源极，该第三及第四开关元件的所述第二端是漏极，该第三及第四开关元件的所述控制端是栅极。
4.如权利要求1所述的D类放大器电路，其中，该参考电压电平为该第二电压电平，该第五及第六开关元件为NMOS晶体管，且该第五及第六开关元件的所述第一端是源极，该第五及第六开关元件的所述第二端是漏极，该第五及第六开关元件的所述控制端是栅极。
5.如权利要求1所述的D类放大器电路，其中，该负载为一电感元件。
6.如权利要求1所述的D类放大器电路，其中，该参考电压电平为该第一电压电平，该第五及第六开关元件为PMOS晶体管，且该第五及第六开关元件的所述第一端是源极，该第五及第六开关元件的所述第二端是漏极，该第五及第六开关元件的所述控制端是栅极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80493806P | 2006-06-16 | 2006-06-16 | |
| US60/804,938 | 2006-06-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101090257A true CN101090257A (zh) | 2007-12-19 |
| CN100477506C CN100477506C (zh) | 2009-04-08 |
Family
ID=38943458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101100736A Active CN100477506C (zh) | 2006-06-16 | 2007-06-14 | D类放大器电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN100477506C (zh) |
| TW (1) | TWI419462B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103828231A (zh) * | 2011-09-30 | 2014-05-28 | 科莱韦奇公司 | 资源池放大器 |
| CN111478690A (zh) * | 2020-04-15 | 2020-07-31 | 贵州航天天马机电科技有限公司 | 一种高可靠性电子开关电路及控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070752A1 (en) * | 1999-05-18 | 2000-11-23 | Lucent Technologies Inc. | Digital amplifier |
| US6593807B2 (en) * | 2000-12-21 | 2003-07-15 | William Harris Groves, Jr. | Digital amplifier with improved performance |
-
2007
- 2007-05-18 TW TW96117844A patent/TWI419462B/zh active
- 2007-06-14 CN CNB2007101100736A patent/CN100477506C/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103828231A (zh) * | 2011-09-30 | 2014-05-28 | 科莱韦奇公司 | 资源池放大器 |
| CN103828231B (zh) * | 2011-09-30 | 2016-02-17 | 马克西姆综合产品公司 | 资源池放大器 |
| USRE47383E1 (en) | 2011-09-30 | 2019-05-07 | Maxim Integrated Products, Inc. | Resource pooling amplifier |
| CN111478690A (zh) * | 2020-04-15 | 2020-07-31 | 贵州航天天马机电科技有限公司 | 一种高可靠性电子开关电路及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100477506C (zh) | 2009-04-08 |
| TWI419462B (zh) | 2013-12-11 |
| TW200803158A (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10972061B2 (en) | Class-D amplifier with multiple independent output stages | |
| US7078964B2 (en) | Detection of DC output levels from a class D amplifier | |
| US8981832B2 (en) | Amplification systems and methods with distortion reductions | |
| US8433028B2 (en) | Latency locked loop circuit for driving a buffer circuit | |
| US20070285160A1 (en) | Input-gain control apparatus and method | |
| US8081022B2 (en) | Data processing system for clipping correction | |
| CN103138687A (zh) | 能处理高电平的音频放大电路中的失真抑制 | |
| US20170250654A1 (en) | Dynamic dead time management | |
| CN101557202A (zh) | 大功率d类功率放大器 | |
| US20040239417A1 (en) | Amplifiers | |
| US9559648B2 (en) | Amplifier with reduced idle power loss using single-ended loops | |
| EP1193867B1 (en) | Digital amplifier | |
| WO2019160684A1 (en) | Dual bootstrapping for an open-loop pulse width modulation driver | |
| CN100477506C (zh) | D类放大器电路 | |
| US10158326B2 (en) | Audio amplifier | |
| US9054649B2 (en) | Crossover performance of power amplifier | |
| US20120300947A1 (en) | Signal converter with overcurrent protection mechanism | |
| US7388431B2 (en) | Switching amplifier and control method thereof | |
| Lin et al. | Enhanced design of filterless class-D audio amplifier | |
| EP1804374A2 (en) | Switching amplifier | |
| Ng et al. | A 94% efficiency near-constant frequency self-oscillating class-D audio amplifier with voltage control resistor | |
| Karmakar et al. | A-91 dB THD+ N Resistor-Less Class-D Piezoelectric Speaker Driver Using a Dual Voltage/Current Feedback for LC Resonance Damping | |
| US20220278658A1 (en) | Class d amplifier circuitry | |
| CN201440647U (zh) | 具有双调变模块的d类放大器 | |
| Ge et al. | An investigation of THD of a BTL Class D amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Patentee after: MediaTek.Inc Address before: Hsinchu County, Taiwan, China Patentee before: MStar Semiconductor Co., Ltd. |
|
| TR01 | Transfer of patent right |