CN101090025B - 一种具有多层结构的螺旋电感元件 - Google Patents
一种具有多层结构的螺旋电感元件 Download PDFInfo
- Publication number
- CN101090025B CN101090025B CN200710104504A CN200710104504A CN101090025B CN 101090025 B CN101090025 B CN 101090025B CN 200710104504 A CN200710104504 A CN 200710104504A CN 200710104504 A CN200710104504 A CN 200710104504A CN 101090025 B CN101090025 B CN 101090025B
- Authority
- CN
- China
- Prior art keywords
- layer
- conducting line
- spiral conducting
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本发明揭示一种具有多层结构的螺旋电感元件,其包括:螺旋导线及堆叠层结构。螺旋导线设置于位于基底上的绝缘层内且具有多数匝。堆叠层结构设置于螺旋导线下方的绝缘层内,且连接至螺旋导线与接地端之间。堆叠层结构包括多数导电层及设置于这些导电层之间供电性连接之用的多数导电插塞。其中该导电层的至少一层与该螺旋导线位于相同的层位且仅与该螺旋导线最外匝的一端连接,该多数导电层仅与该螺旋导线最外匝的一端连接,并且与该螺旋导线位于相同的层位的该导电层连接至该接地端。
Description
技术领域
本发明有关于一种半导体集成电路,特别是有关于一种具有多层结构的晶片内建电感元件(on-chip inductor)。
背景技术
数字及模拟电路已成功地运用于半导体集成电路。传统上,晶片内建电感形成于基底上且运用于射频频带集成电路设计。图1绘示出一习知具有平面螺旋结构的晶片内建电感元件剖面示意图。晶片内建电感元件形成于一基底100上方的介电层104中,其包括一螺旋导线103及一内连线结构。螺旋导线103嵌入于介电层104中。内连线结构包括嵌入于一介电层102中的导电插塞105及109及一导电层107与嵌入于绝缘层104中的导电层111。介电层102设置于介电层104与基底100之间,而螺旋导线103藉由导电插塞105及109及导电层107及111而形成一电流路径,以与晶片外部或内部电路电性连接。
在通讯系统的快速发展下,系统晶片通常具有射频电路及数字或基频电路。由于射频电路在系统晶片中所占的面积小于数字或基频电路,因此整个晶片设计是采用数字或基频电路的工艺。而相较于一般射频电路的电感元件,系统晶片中电感元件的线圈厚度较薄而使得品质因子(quality factor/Qvalue)降低。由于集成电路的效能取决于晶片内建电感元件的品质因子,因此有必要寻求一种新的电感元件结构以增加电感元件的品质因子。
发明内容
有鉴于此,本发明提供一种具有多层结构的螺旋电感元件,以改善电感品质因子,同时维持可用的频率范围。
根据上述的目的,本发明提供一种具有多层结构的螺旋电感元件,包括:绝缘层、螺旋导线、及堆叠层结构。绝缘层设置于基底上。螺旋导线设置于绝缘层内且具有多数匝。堆叠层结构设置于螺旋导线下方的绝缘层内,且连接至螺旋导线与接地端之间,并包括:多数导电层及多数导电插塞。这些导电插塞设置于导电层之间,用以电性连接这些导电层。
又根据上述的目的,本发明提供一种具有多层结构的螺旋电感元件,包括绝缘层、螺旋导线、及n个堆叠层结构。绝缘层设置于基底上。螺旋导线设置于绝缘层内且具有m匝。n个堆叠层结构对应设置于该具有m匝的螺旋导线下方的该绝缘层内,其中n不大于m。堆叠层结构彼此电性连接,且每一堆叠层结构包括:多数导电层及多数导电插塞。这些导电插塞电性连接螺旋导线与该等导电层。对应螺旋导线最外匝与最内匝的导电层层数不同,而具有最多导电层层数的堆叠层结构连接至接地端。
附图说明
图1是绘示出习知电感元件剖面示意图;
图2是绘示出根据本发明实施例的具有多层结构的螺旋电感元件平面示意图;
图3A至3C是绘示出沿图2中3-3’线的具有多层结构的螺旋电感元件实施例剖面示意图;
图4A至4C是绘示出沿图2中4-4’线的具有多层结构的螺旋电感元件实施例剖面示意图;
图5A及5B是分别绘示出图3B的堆叠层结构在介电层208及206的平面示意图;
图6A、6B、及6C是分别绘示出图3C的堆叠层结构在介电层208、206、及204的平面示意图;
图7A、7B、及7C是分别绘示出图4B的堆叠层结构在介电层208、206、及204的平面示意图;
图8A、8B、8C、及8D是分别绘示出图4C的堆叠层结构在介电层208、206、204、及202的平面示意图。
主要元件符号说明
103~螺旋导线;100、200~基底;102、104、202、204、206、208、210~介电层;107、111、203、203a、205、205a、205b、205c、207、207a、207b、207c、209、223、301、303、303a、303b、305、305a、305b、305c、307、307a、307b、307c~导电层;105、109、211、211a、213、213a、213b、215、215a、215b、309、309a、309b、311、311a、311b、311c、313、313a、313b、313c、315~导电插塞;G~接地端。
具体实施方式
以下配合图2及3A说明本发明实施例的具有多层结构的螺旋电感元件,其中图2是绘示出具有多层结构的螺旋电感元件平面示意图,而图3A是绘示出沿图2中3-3’线的剖面示意图。
在图3A中,螺旋电感元件包括:嵌入于一绝缘层中的一螺旋导线221及一堆叠层结构,其中绝缘层设置于一基底200上。基底200包括一硅基底或其他习知的半导体基底。
基底200中可包含各种不同的元件,例如晶体管、电阻、及其他习用的半导体元件。再者,基底200亦可包含其他导电层(例如,铜、铝、或其合金)以及绝缘层(例如,氧化硅层、氮化硅层、或低介电材料层)。此处为了简化图式,仅以一平整基底表示的。在本实施例中,绝缘可包括依序设置于基底200上的介电层202、204、206、208及210。介电层202、204、206、208及210可包括氧化硅层、氮化硅层、或低介电材料层。
螺旋导线221嵌入于介电层210内,且具有多数匝,例如三匝。螺旋导线221的外型可为圆型、矩型、六边型、八边型、或多边型。此处,以八边型作为范例说明。
堆叠层结构嵌入于螺旋导线221下方的介电层204、206及208内且连接至螺旋导线221与一接地端G,其包括多数导电层203、205及207以及多数导电插塞211及213。举例而言,导电层203、205及207可对应设置于介电层204、206及208内。导电层203、205及207彼此重叠且分开。导电插塞211设置于导电层203及205之间,而导电插塞213设置于导电层205及207之间,以电性连接导电层203、205及207,其中相邻的导电层之间设置至少两个导电插塞。在本实施例中,导电层203、205及207与导电插塞211及213的材质可包括铜、铝、或其合金。再者,螺旋导线221的厚度大于导电层203、205及207的至少一层,而螺旋导线221的线宽大体相同于导电层203、205及207。
其次,两导电插塞215设置于螺旋导线221与堆叠层结构之间的介电层208内。其中一导电插塞215电性连接位于螺旋导线221最内匝的一端与导电层207、205及203的一端,而另一导电插塞215电性连接导电层207、205及203的另一端与位于导电层207上方介电层208内的一导电层209,藉以电性连接螺旋导线221与堆叠层结构。再者,堆叠层结构藉由导电层209而连接至接地端。同样地,导电层209与导电插塞215的材质可包括铜、铝、或其合金。
另外,需注意的是,上述堆叠层结构以三层导电层203、205及207嵌入于介电层204、206及208作为范例说明,然而多层内连线结构可包括一层或三层以上的导电层。亦即图3A中可只留下导电层203、205及207其中之一或之二,以电性连接导电层209和螺旋导线221。
请参照图3B,其绘示出沿图2中3-3’线的另一实施例剖面示意图,其中相同于图3A的部件使用相同的标号并省略其说明。
本实施例的堆叠层结构对应设置于螺旋导线221最内匝下方的介电层208及206,如图5A及5B所示,其分别绘示出图3B的堆叠层结构在介电层208及206的平面示意图。亦即,堆叠层结构与螺旋导线221最内匝重叠。此处,堆叠层结构包括多数导电层205b及207b以及多数导电插塞213a及211a。举例而言,导电层205b及207b可对应设置于介电层206及208内。导电层205b及207b彼此重叠且分开。导电插塞213a设置于导电层205b及207b之间,以电性连接导电层205b及207b,其中相邻的导电层之间设置至少两个导电插塞。另外,堆叠层结构藉由设置于介电层208内的导电插塞215a连接至螺旋导线221,并藉由导电插塞211a与一内连线结构及导电层209连接而接地。在本实施例中,内连线结构包括多数导电层203、205a及207a及多数导电插塞211、213及215。导电层205a及207a可对应设置于介电层206及208内。导电插塞211及213电性连接于导电层203、205a及207a之间,而导电插塞215电性连接于导电层207a与209之间。
再参照图3B。应注意的是导电层205a和205b可直接在介电层206内电性连接,而不须通过导电插塞211及211a和导电层203来电性相接,例如图3C中位于介电层204中的导电层203a及203b所示。
请参照图3C,其绘示出沿图2中3-3’线的另一实施例剖面示意图,其中相同于图3A及3B的部件使用相同的标号并省略其说明。在本实施例中,螺旋电感元件包括具有m匝的螺旋导线221及n个堆叠层结构,其中n不大于m。再者,堆叠层结构彼此电性连接。1个堆叠层结构对应设置螺旋导线221的1匝。当n小于m时(例如,n为2,而m为3),螺旋导线221的至少一匝的下方没有设置堆叠层结构。举例而言,螺旋导线221的最外匝的下方没有设置堆叠层结构。再者,对应螺旋导线221每一匝的堆叠层结构中导电层层数可由外匝向内匝增加,使得对应螺旋导线221最内匝的导电层层数最多,如图6A、6B、及6C所示,其分别绘出图3C的堆叠层结构在介电层208、206、及204的平面示意图。在本实施例中,位于螺旋导线221最内匝的一端与下方堆叠层结构中导电层的对应端连接并藉由一内连线结构连接至接地端G。
在本实施例中,对应于螺旋导线221最内匝的堆叠层结构包括多数导电层203b、205b及207b以及多数导电插塞211a、213a、及215a。举例而言,导电层203b、205b及207b可对应设置于介电层204、206及208内。导电层203b、205b及207b之间藉由导电插塞211a及213a彼此电性连接,并藉由导电插塞215a而电性连接至螺旋导线221与内连线结构。在本实施例中,内连线结构包括多数导电层203a、205a及207a及多数导电插塞211、213、及215。导电层203a、205a及207a可对应设置于介电层204、206及208内。导电插塞211及213电性连接于导电层203a、205a及207a之间,而导电插塞215电性连接于导电层207a与209之间。另外,对应于螺旋导线221中间匝的堆叠层结构包括多数导电层205c及207c以及多数导电插塞213b及215b。举例而言,导电层205c及207c可对应设置于介电层206及208内。导电层205c及207c之间藉由导电插塞213b彼此电性连接,并藉由导电插塞215b电性连接至螺旋导线221。
请参照图4A,其绘示出沿图2中4-4’线的一实施例剖面示意图,其中相同于图3A的部件使用相同的标号并省略其说明。在本实施例中,堆叠层结构嵌入于介电层204、206、208及210内且连接至螺旋导线221与一接地端G。而堆叠层结构连接至位于螺旋导线221最外匝的一端。
在图4A中,堆叠层结构包括多数导电层303、305、307及223以及多数导电插塞309、311及313。举例而言,导电层303、305、307及223可对应设置于介电层204、206、208及210内。特别地,导电层223与螺旋导线221位于同的层位,且与位于螺旋导线221最外匝的一端连接。导电插塞309、311及313设置于导电层303、305、307及223之间,以电性连接导电层303、305、307及223。在本实施例中,螺旋导线221的厚度大于导电层303、305、307及223的至少一层,而螺旋导线221的线宽大体相同于导电层303、305、307及223。另外,堆叠层结构藉由导电层223而连接至接地端G。
请参照图4B,其绘示出沿图2中4-4’线的另一实施例剖面示意图。而本实施例的堆叠层结构对应设置于螺旋导线221最外匝下方的介电层208、206及204,如图7A至7C所示,其分别绘出图4B的堆叠层结构在介电层208、206、及204的平面示意图。亦即,堆叠层结构与螺旋导线221最外匝重叠,且包括多数导电层303a、305a及307a以及多数导电插塞309a、311a及313a。举例而言,导电层303a、305a及307a可对应设置于介电层204、206及208内,且彼此重叠并分开。导电插塞309a、311a及313a设置于导电层303a、305a及307a之间,以作为电性连接,其中藉由设置于介电层208内的导电插塞313a连接堆叠层结构与螺旋导线221最外匝的一端,并藉由同样连接于螺旋导线221最外匝的一端的导电层223而连接至接地端G。
请参照图4C,其绘示出沿图2中4-4’线的另一实施例剖面示意图,其中相同于图4B的部件使用相同的标号并省略其说明。本实施例的螺旋电感元件包括具有m匝的螺旋导线221及n个堆叠层结构,其中n不大于m(例如,m与n为3)。而本实施例中对应螺旋导线221每一匝的堆叠层结构中导电层层数可由内匝向外匝增加,使得对应螺旋导线221最外匝的导电层层数最多,如图8A至8D所示,其分别绘示出图4C的堆叠层结构在介电层208、206、204、及202的平面示意图。此外,在本实施例中,位于螺旋导线221最外匝的一端与下方堆叠层结构中导电层的对应端连接并藉由同样连接于螺旋导线221最外匝的一端的导电层223而连接至接地端G。
对应于螺旋导线221最外匝的堆叠层结构包括多数导电层301、303a、305a及307a以及多数导电插塞309a、311a、313a及315。举例而言,导电层301、303a、305a及307a可对应设置于介电层202、204、206及208内。导电层301、303a、305a及307a之间藉由导电插塞309a、311a及315彼此电性连接,并藉由导电插塞313a电性连接至螺旋导线221。
再者,对应于螺旋导线221中间匝的堆叠层结构包括多数导电层303b、305b及307b以及多数导电插塞309b、311b及313b。举例而言,导电层303b、305b及307b可对应设置于介电层204、206及208内。导电层204、206及208之间藉由导电插塞309b及311b彼此电性连接,并藉由导电插塞313b电性连接至螺旋导线221。另外,对应于螺旋导线221最内匝的堆叠层结构包括多数导电层305c及307c以及多数导电插塞311c及313c。举例而言,导电层305c及307c可对应设置于介电层206及208内。导电层305c及307c之间藉由导电插塞311c彼此电性连接,并藉由导电插塞313c电性连接至螺旋导线221。需注意的是,螺旋导线221的最内匝之下方亦可没有设置堆叠层结构。
应注意的是,在本发明的实施例中,堆叠层结构中导电层间是藉由许多导电插塞而电性并联。
在上述实施例中,堆叠层结构的作用在于减少螺旋导线221的导体损失(conductor loss),藉以在不增加螺旋导线221的厚度情形下提升电感元件的品质因子。再者,堆叠层结构或是具有最多导电层层数的堆叠层结构电性连接于螺旋导线221的接地的一端G(即,位于螺旋导线221最内匝或最外匝的一端)。由于螺旋导线221的接地端具有较高的电流密度(即,较高的磁场)与较低电场,故可缓和堆叠层结构与基底之间的寄生电容效应。因此,根据本发明的螺旋电感元件可在提升电感元件品质因子的同时,维持电感元件可用的频率范围。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可作更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (3)
1.一种具有多层结构的螺旋电感元件,包括:
绝缘层,设置于基底上;
螺旋导线,设置于该绝缘层内且具有多数匝;以及
堆叠层结构,设置于该螺旋导线下方的该绝缘层内,且连接至该螺旋导线与接地端之间,该堆叠层结构包括:
多数导电层,其中该导电层中的一层与该螺旋导线位于相同的层位且仅与该螺旋导线最外匝的一端连接,该多数导电层仅与该螺旋导线最外匝的一端连接,并且与该螺旋导线位于相同的层位的该导电层连接至该接地端;以及
多数导电插塞,设置于该导电层之间,用以电性连接该导电层。
2.一种具有多层结构的螺旋电感元件,包括:
绝缘层,设置于基底上;
螺旋导线,设置于该绝缘层内且具有m匝;以及
n个堆叠层结构,对应设置于该具有m匝的螺旋导线下方的该绝缘层内,且该堆叠层结构彼此电性连接,其中n不大于m,且每一堆叠层结构包括:
多数导电层;以及
多数导电插塞,电性连接该螺旋导线与该导电层;
其中对应该螺旋导线最外匝与最内匝的该导电层层数不同,而该螺旋导线的最内匝通过其下方的堆叠层结构连接至接地端,且对应该螺旋导线每一匝的该导电层层数由外匝向内匝增加。
3.如权利要求2所述的具有多层结构的螺旋电感元件,其中对应该螺旋导线最内匝的该导电层层数最多。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710104504A CN101090025B (zh) | 2007-05-25 | 2007-05-25 | 一种具有多层结构的螺旋电感元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710104504A CN101090025B (zh) | 2007-05-25 | 2007-05-25 | 一种具有多层结构的螺旋电感元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101090025A CN101090025A (zh) | 2007-12-19 |
CN101090025B true CN101090025B (zh) | 2012-10-03 |
Family
ID=38943317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710104504A Active CN101090025B (zh) | 2007-05-25 | 2007-05-25 | 一种具有多层结构的螺旋电感元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101090025B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI392084B (zh) | 2009-06-06 | 2013-04-01 | Silicon Motion Inc | 半導體裝置及電感元件 |
CN101924102B (zh) * | 2009-06-15 | 2013-07-31 | 慧国(上海)软件科技有限公司 | 半导体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518141B2 (en) * | 2000-09-05 | 2003-02-11 | Anam Semiconductor Inc. | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon |
US6841847B2 (en) * | 2002-09-04 | 2005-01-11 | Chartered Semiconductor Manufacturing, Ltd. | 3-D spiral stacked inductor on semiconductor material |
CN1624917A (zh) * | 2003-07-28 | 2005-06-08 | 台湾积体电路制造股份有限公司 | 具有高品质因子的电感及其制造方法 |
-
2007
- 2007-05-25 CN CN200710104504A patent/CN101090025B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518141B2 (en) * | 2000-09-05 | 2003-02-11 | Anam Semiconductor Inc. | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon |
US6841847B2 (en) * | 2002-09-04 | 2005-01-11 | Chartered Semiconductor Manufacturing, Ltd. | 3-D spiral stacked inductor on semiconductor material |
CN1624917A (zh) * | 2003-07-28 | 2005-06-08 | 台湾积体电路制造股份有限公司 | 具有高品质因子的电感及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101090025A (zh) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336922B (en) | Spiral inductor with multi-trace structure | |
US8253523B2 (en) | Spiral inductor device | |
TWI296845B (en) | Multilayer winding inductor | |
US7312685B1 (en) | Symmetrical inductor | |
JP2001052928A (ja) | インダクタ素子 | |
JP2007142109A (ja) | 電子部品 | |
JP4518013B2 (ja) | 電子部品 | |
CN100565875C (zh) | 对称电感元件 | |
US7420452B1 (en) | Inductor structure | |
TW200818459A (en) | On-chip inductor | |
US7558049B1 (en) | Multilayer capacitor array | |
CN100481283C (zh) | 电感元件及对称电感元件 | |
CN101090025B (zh) | 一种具有多层结构的螺旋电感元件 | |
CN100511640C (zh) | 具有多重导线结构的螺旋电感元件 | |
US8022805B2 (en) | Spiral inductor device | |
CN105575945A (zh) | 一种mom电容及其制作方法 | |
US9142541B2 (en) | Semiconductor device having inductor | |
CN100442507C (zh) | 对称电感元件 | |
CN106876379B (zh) | 半导体装置 | |
US20090147439A1 (en) | Multilayer capacitor array | |
CN2914270Y (zh) | 多层绕线型电感元件 | |
TWI344657B (en) | Symmetrical inductor device | |
TWI330879B (en) | Spiral inductor with multilayer structure | |
CN104576060B (zh) | 复合电子组件和用于安装复合电子组件的板 | |
CN100578696C (zh) | 电感结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |