CN101083452B - 多风味省电信号产生器放大器及省电模式期间其操作方法 - Google Patents

多风味省电信号产生器放大器及省电模式期间其操作方法 Download PDF

Info

Publication number
CN101083452B
CN101083452B CN2007101037893A CN200710103789A CN101083452B CN 101083452 B CN101083452 B CN 101083452B CN 2007101037893 A CN2007101037893 A CN 2007101037893A CN 200710103789 A CN200710103789 A CN 200710103789A CN 101083452 B CN101083452 B CN 101083452B
Authority
CN
China
Prior art keywords
transistor
voltage
voltage source
amplifier
save signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101037893A
Other languages
English (en)
Other versions
CN101083452A (zh
Inventor
马诺里斯·特若斐特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Atheros Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atheros Communications Inc filed Critical Atheros Communications Inc
Publication of CN101083452A publication Critical patent/CN101083452A/zh
Application granted granted Critical
Publication of CN101083452B publication Critical patent/CN101083452B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • H03F1/523Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • H03F3/45188Non-folded cascode stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45646Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45651Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种放大器可有利地使用一电源供应电压源,所述电源供应电压源提供的电压高于与所述放大器的晶体管相关的制程的所有崩溃电压。特别是,可使用共基共射串联配置来将放大器中“在风险处”晶体管的栅极-漏极电压与源极-漏极电压最小化;在省电模式期间,所述放大器的偏压分流器可将某些节点于电压源隔离,同时,所述放大器的充电电路可以将这些节点充电至一预定电压,由此将在省电模式期间对于在风险处晶体管的应力最小化。多风味省电信号产生器电路可有利地产生适当的偏压风味省电信号,以于省电模式期间驱动放大器的不同晶体管。

Description

多风味省电信号产生器放大器及省电模式期间其操作方法
发明所属之技术领域 
本发明与一种可使用高于其所有工作电压的电源供应电压的放大器有关。 
先前技术 
现代的CMOS制程是设计为以一特定供应电压进行操作,若在操作期间跨过晶体管的终端对其施加大于此电压的电压差,则将产生严重的可靠性问题。特别是,在重复暴露超过最大崩溃电压之后,晶体管的栅极氧化物会明显衰弱且甚至会被击穿(punctured),因而导致装置失效。 
一般而言,制程会提供装置的多重“风味(flavors)”,亦即具有不同特性且因此可以承受不同电压的晶体管;举例而言,在示例性的0.18μ之CMOS制程中,核心装置是由薄氧化物形成并以1.8V的供应电压进行操作,而输入/输出(I/O)装置则由厚氧化物形成并以3.3V的供应电压进行操作。 
不幸的,设计用于可携式装置(例如:膝上型计算机、PDA等)的集成电路通常是以电池进行操作,其电源供应电压一般都高于3.3V。举例而言,完全充电的行动电话电池的电源供应电压一般为4.2V,在一些系统中,需使用外部调节器来将电池电压转换为可分别让I/O与核心装置安全使用的较低电压(例如:各为3.3V与1.8V)。然而,通常需利用可用较高电源供应电压、或是以芯片内部的供应调节器在芯片上与电池电压交流。 
发明内容
放大器可有利地使用电源供应电压源,其提供的电压高于与该放大器 的晶体管相关的制程的所有崩溃电压(即本文中所称之工作电压)。特别是,可使用共基共射串联(cascode)配置来将放大器中“在风险处(at-risk)”晶体管的栅极与源极电压最小化;在省电模式(power down mode)期间,放大器的偏压分流器可将某些节点于电压源隔离,同时,放大器的充电电路可以将这些节点充电至一预定电压,由此将在省电模式期间对在风险处晶体管的应力最小化。多风味(multi-flavor)省电信号产生器电路可有利地产生适当的偏压风味省电信号,以于省电模式期间驱动放大器的不同晶体管。 
图式简单说明 
图1A说明了一种示例性放大器,其可有利地以高于制造该放大器的晶体管所用的制程操作电压的电池电压来操作。 
图1B说明了图1A所示的放大器的示例性偏压分流器。 
图1C说明了图1A所示的放大器的示例性充电电路。 
图1D说明了图1A所示的放大器的示例性多风味省电信号产生器电路。 
实施方式 
根据本发明的一项构想,一放大器可有利地使用电源供应电压源,其提供的电压高于与该放大器的晶体管相关的制程的所有崩溃电压(即本文中所称之工作电压)。此一放大器包括共基共射串联(cascode)配置的晶体管对,其中每一晶体管对具有一“在风险处(at-risk)”晶体管与一“补偿”晶体管。所述在风险处晶体管在没有其对应的补偿晶体管的辅助下,会受到提供至所述放大器的电压以及/或所述放大器接收的信号的不利影响;换言之,所述补偿晶体管确保在不同的电压条件下,所述在风险处晶体管都不会受到因电压差分而产生的不适应力。 
所述放大器可有利地使用一省电信号的多个风味,其中不同的省电信号的风味可以在省电模式期间提供隔离与充电功能。在一实施例中,可使 用一主风味省电信号来产生偏压风味省电信号;如本文中所示,所述主风味省电信号是标示为“H”,而偏压风味省电信号则标示为“S”与“B”。需注意每一个省电信号都有其补偿省电信号,亦即H与H(bar)、S与S(bar)、以及B与B(bar)。 
图1A说明了一种可有利的以高于工作电压的一电池电压(或任何电源供应电压)进行操作的放大器100。在一实施例中,放大器100可以一个大小为4.2V的电池电源供应VBAT进行操作;如下文中将详细说明者,放大器100包括彼此有操作关系的晶体管101-128。 
特别是,晶体管101是连接在一电池电压VBAT与一偏压节点PCAS之间;晶体管101于其栅极接收所述省电信号S(bar)。晶体管102-106(其中晶体管102-104为PMOS晶体管,而晶体管105-106为NMOS晶体管)是串联连接在所述电池电压VBAT与一低电压源VSS(例如:接地)之间;类似的,晶体管107-111(其中晶体管107-108是PMOS晶体管,而晶体管109-111是NMOS晶体管)是串联连接在所述电池电压VBAT与所述低电压源VSS之间。 
晶体管116-121(其中晶体管116-118是PMOS晶体管,而晶体管119-121是NMOS晶体管)是串联连接在电池电压VBAT与低电压源VSS之间;晶体管112-115(其中晶体管112-113是PMOS晶体管,而晶体管114-115是NMOS晶体管)是串联连接在电池电压VBAT与晶体管111的漏极之间。 
晶体管110与115于其栅极接收一差分信号(亦即IN+与IN-),而作为放大器100的输入终端。晶体管108的漏极与晶体管102及107的栅极连接至一充电节点129;类似的,晶体管113的漏极与晶体管112及116的栅极连接至一充电节点130。晶体管103、108、113与117的栅极连接至偏压节点PCAS;晶体管104与118的栅极连接至一第一工作电压(例如:1.8V),而晶体管119的栅极连接至一第二工作电压(例如:3V)。晶体管109与114的栅极连接至电池电压VBAT;晶体管105与120的栅极连接至一偏压节点NCAS;晶体管105的漏极与晶体管106及121的栅极连接至一充电节点131;晶体管111的栅极连接至一偏压节点NCUR。 
图1B说明了可形成放大器100的一部分的示例性偏压分流器;在此一偏压分流器中,晶体管127与128的源极连接至所述低电压源VSS,其栅极连接至省电信号H,而其漏极则分别连接至偏压节点NCUR与NCAS。 
图1C说明了可形成放大器100的一部分的示例性充电电路;在此一充电电路中,晶体管124、125与126的源极连接至所述第二工作电压(例如:3V),其栅极连接至省电信号B(bar),而其漏极则分别连接至充电节点131、129与130。 
放大器100包括多个晶体管对,其中每一晶体管对具有一“在风险处(at-risk)”晶体管与一“补偿”晶体管。特别是,在放大器100中,晶体管103与104形成一第一晶体管对,其中晶体管103为在风险处晶体管,而晶体管104为其补偿晶体管;在此一晶体管对中,在电源启动条件期间如无晶体管104的存在,晶体管103将明显受到应力。晶体管109与110形成一第二晶体管对,晶体管114与115形成一第三晶体管对,其中晶体管110与115是在风险处晶体管,而晶体管109与114是为其补偿晶体管;关于这些晶体管对,如果没有晶体管109与114的存在,则晶体管110与115在低共同模式电压条件下将明显受到应力。晶体管117与118形成一第四晶体管对,其中晶体管117是在风险处晶体管,而晶体管118是其补偿晶体管;如果没有晶体管118的存在,晶体管117在一低OUT信号期间会明显受到应力。相对的,晶体管119与120形成一第五晶体管对,其中晶体管120是在风险处晶体管,而晶体管119是其补偿晶体管;如果没有晶体管120的存在,晶体管119在一高OUT信号期间会明显受到应力。 
在省电模式中,放大器100的偏压分流器(图1B所示)可以有利地将某些节点与其电压源隔离,以使功率最小化。在此一实施例中,晶体管127与128由省电模式中的一逻辑高省电信号H开启,由此将偏压节点NCUR与NCAS拉至VSS,并关闭放大器100的晶体管105、111与120;在此方式中,放大器100的某些节点会与低电压源VSS隔离。 
类似的,同样在省电模式期间,晶体管101由一逻辑低省电信号S(bar)开启,由此提供电池电压VBAT于偏压节点PCAS上;此电压关闭了晶体管103、108、113与117,由此同样将放大器的不同节点与电池电压VBAT 隔离。注意,在没有辅助下,节点129、130与131在上述省电模式期间是浮动的(float),且可漂移至接近VBAT或VSS以加压力于部分晶体管。 
图1C说明了一种可以使应力最小化的示例性充电电路。特别是,此一充电电路可以将这些节点充电至一预定电压,例如充电至接近第二工作电压,由此将在省电模式期间对于所述在风险处晶体管的应力最小化。特别是,在省电模式期间,充电电路的晶体管124、125与126由一逻辑低省电信号B(bar)开启,由此分别将节点131、129与130充电至接近第二工作电压(例如:3.3V)。这种对于节点129、130与131的充电有利地将放大器100的在风险处晶体管于省电模式期间受到的应力最小化。 
如上所述,省电信号H、与S的不同风味可在省电模式期间有利地执行隔离与充电功能。省电信号H及其对应的省电信号H(bar)(其可由使用者或系统指令产生)与第二工作电压相关,因此在此一实施例中为0V至3V。如上所述,在省电模式中的省电信号H为3V(而因此就逻辑上而言,省电信号H(bar)为0V)。 
图1D说明了一多风味省电信号产生器电路140,其可有利地产生上述之关于放大器100的偏压风味省电信号(即B与S)。在本文中将省电信号S与其对应的省电信号S(bar)称为第一偏压风味省电信号,而将省电信号B与其对应的省电信号B(bar)称为第二偏压风味省电信号。省电信号B与B(bar)与电池供应电压相关,因此在此实施例中,其从0V变化至4.2V;其中在省电模式中的省电信号B(bar)为0V(而因此就逻辑上而言,省电信号B为4.2V)。省电信号S与S(bar)与第一工作电压相关,因此在此实施例中,其从1.8V变化至4.2V;其中在省电模式中的省电信号S(bar)为1.8V(而因此就逻辑上而言,省电信号S为4.2V)。注意多风味省电信号产生器电路140也产生省电信号S1与其对应的省电信号S1(bar),其依序产生省电信号S与S(bar)(以下说明);省电信号S与S1在本文中被称为偏压从省电信号。 
电路140使用主风味省电信号H与H(bar)来产生偏压从省电信号S1与S1(bar)以及偏压风味省电信号B、B(bar)、S、S(bar)。在此一实施例中,电路140包括多个电阻器141、144与147以及多个晶体管142、 143、145、146与148-159。电阻器141以及晶体管142与143串联连接在电池电压VBAT与低电压源VSS之间;电阻器144与晶体管148串联连接在电池电压VBAT与第一工作电压源(例如:1.8V)之间;晶体管146与电阻器147串联连接在电池电压VBAT与第一工作电压源(例如:1.8V)之间;晶体管148-151串联连接在电池电压VBAT与低电压源VSS之间。类似的,晶体管152-155串联连接在电池电压VBAT与低电压源VSS之间;晶体管156与157串联连接在电池电压VBAT与第一工作电压源(例如:1.8V)之间。类似的,晶体管158与159串联连接在电池电压VBAT与第一工作电压源(例如:1.8V)之间;而晶体管142、149、150、153与154的栅极连接至第一工作电压源(例如:1.8V)。 
如上所述,在省电模式期间,主风味省电信号H是一逻辑高信号,因此,对应的主风味省电信号H(bar)是一逻辑低信号,其开启晶体管143与151、并关闭晶体管155;因此,对晶体管145的栅极提供一逻辑高信号(从VBATT经由电阻器141),由此关闭晶体管145。类似的,随着晶体管145未开启,晶体管146的栅极也接收一逻辑高电压(从VBATT经由电阻器144),由此关闭晶体管146;因此,偏压从风味省电信号(即提供至晶体管146栅极的信号)S1是一逻辑高信号。由于晶体管146是关闭的,晶体管148的栅极接收一逻辑低信号(从中间电压1.8V经由电阻器147),由此开启晶体管148;因此,在省电模式期间,偏压从风味省电信号S1(bar)(即提供至晶体管148栅极的信号)是一逻辑低信号。 
由于晶体管151是关闭的,晶体管150也同样为关闭,由此使偏压风味省电信号B可由晶体管148与149加以驱动,两者皆为导通;因此,在省电模式期间,偏压风味省电信号B是一逻辑高信号。相反的,由于晶体管152是关闭的,晶体管153也同样是关闭的,由此使偏压风味省电信号B(bar)可由晶体管155与154加以驱动,两者皆为导通;因此,在省电模式期间,偏压风味省电信号B(bar)是一逻辑低信号。 
显然,偏压从风味省电信号S1与S1(bar)以及偏压从风味省电信号B与B(bar)是用于分别驱动晶体管158、156、157与159的栅极,因此,晶体管156与159被开启,且晶体管157与158被关闭,由此分别产生偏 压风味省电信号S与S(bar)。因为省电信号的每一风味驱动一或多个栅极,因此多风味省电信号产生器电路140在省电模式中会消散不显著的功率。此外,在此一配置中,多风味省电信号产生器电路140可将其晶体管上的应力最小化,即使是直接连接至电池电压VBAT。 
注意在正常操作模式中,省电信号会具有与省电模式中相反的逻辑信号,由此有效解启动多风味省电信号产生器电路140。此外,请参阅图1B,节点NCUR与NCAS实际上连接至一参考电压电路(图中未示,但为放大器领域之人士习知),其可于上述省电模式期间被解启动,且于正常操作期间被启动。 
虽然本发明的说明实施例已于本文中参考伴随图式而加以详细说明,然需了解本发明并不限于这些确定的实施例,其并非用于将本发明限制为所揭露的精确形式;因此,多种修饰例与变化例也是显而易见的。 
因此,本发明的范围是由下列权利要求与其等同方式予以限定。 

Claims (10)

1.一种放大器,其接收一电源供应电压,所述电源供应电压大于与所述放大器的晶体管相关的一制程的所有崩溃电压,所述放大器包括:
多个晶体管对,各晶体管对具有一在风险处晶体管与一对应补偿晶体管,所述多个晶体管对具有一共基共射串联配置;
一偏压分流器,用于在一省电模式期间将所述放大器的多个节点与一低电压源及一电源供应电压源隔离;
一充电电路,用于在所述省电模式期间将所述多个节点充电至一预定电压,由此将在所述省电模式期间对所述在风险处晶体管的应力最小化;以及
一多风味省电信号产生器电路,用于产生偏压风味省电信号,所述偏压风味省电信号用于在所述省电模式期间驱动所述放大器的不同晶体管。
2.一种放大器,其连接至一低电压源、一第一工作电压源、一第二工作电压源与一电源供应电压源,所述电源供应电压源提供一个比所述第一与第二工作电压源提供的电压高的电压,所述放大器包括:
一第一晶体管,其连接在所述电源供应电压源与一第一偏压节点之间;
一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管与一第六晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;
一第七晶体管、一第八晶体管、一第九晶体管、一第十晶体管与一第十一晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;一第十二晶体管、一第十三晶体管、一第十四晶体管、一第十五晶体管与所述第十一晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;
一第十六晶体管、一第十七晶体管、一第十八晶体管、一第十九晶 体管、一第二十晶体管与一第二十一晶体管,其连接在所述电源供应电压源与所述低电压源之间;
其中所述放大器的每一个晶体管具有一栅极、一源极与一漏极;
其中所述第一晶体管的栅极接收一第一偏压风味省电信号的补偿;
其中所述第八晶体管的漏极与所述第二及第七晶体管的栅极连接至一第一充电节点;
其中所述第十三晶体管的漏极与所述第十二及第十六晶体管的栅极连接至一第二充电节点;
其中所述第三、第八、第十三及第十七晶体管的栅极连接至所述第一偏压节点;
其中所述第四与第十八晶体管的栅极连接至所述第一工作电压源;
其中所述第十九晶体管的栅极连接至所述第二工作电压源;
其中所述第九与第十四晶体管的栅极连接至所述电源供应电压源;
其中所述第五与第二十晶体管的栅极连接至一第二偏压节点;
其中所述第五晶体管的漏极及所述第六与第二十一晶体管的栅极连接至一第三充电节点;
其中所述第十一晶体管的栅极连接至一第三偏压节点;
其中所述第十与第十五晶体管的栅极接收一差分输入信号至所述放大器;以及
其中所述第十八与第十九晶体管的漏极提供所述放大器的一输出信号。
3.如权利要求2所述的放大器,还包括一充电电路,所述充电电路包括:
一第二十二晶体管、一第二十三晶体管与一第二十四晶体管;
所述充电电路的每一个晶体管包括一源极、一漏极与一栅极; 
其中所述第二十二、第二十三与第二十四晶体管的源极连接至所述第二工作电压源;
其中所述第二十二、第二十三与第二十四晶体管的栅极连接至一第二偏压风味省电信号的补偿;以及
其中所述第二十二、第二十三与第二十四晶体管的漏极分别连接至第三、第一与第二充电节点。
4.如权利要求3所述的放大器,还包括一偏压分流器,所述偏压分流器包括:
一第二十五晶体管与一第二十六晶体管;
所述偏压分流器的每一个晶体管包括一源极、一漏极与一栅极;
其中所述第二十五与第二十六晶体管的源极连接至所述低电压源;
其中所述第二十五与第二十六晶体管的栅极连接至一主风味省电信号;以及
其中所述第二十五与第二十六晶体管的漏极分别连接至所述第三与第二偏压节点。
5.如权利要求4所述的放大器,还包括一多风味省电信号产生器电路,所述多风味省电信号产生器电路包括:
一第一电阻器、一第二十七晶体管与一第二十八晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;
一第二电阻器与一第二十九晶体管,其串联连接在所述电源供应电压源与所述第一工作电压源之间;
一第三十晶体管与一第三电阻器,其串联连接在所述电源供应电压源与所述第一工作电压源之间;
一第三十一晶体管、一第三十二晶体管、一第三十三晶体管与一第三十四晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;
一第三十五晶体管、一第三十六晶体管、一第三十七晶体管与一第 三十八晶体管,其串联连接在所述电源供应电压源与所述低电压源之间;
一第三十九晶体管与一第四十晶体管,其串联连接在所述电源供应电压源与所述第一工作电压源之间;
一第四十一晶体管与一第四十二晶体管,其串联连接在所述电源供应电压源与所述第一工作电压源之间;
所述多风味省电信号产生器电路的每一个晶体管具有一源极、一漏极与一栅极;
其中所述第二十七、第三十二、第三十三、第三十六与第三十七晶体管的栅极连接至所述第一工作电压源;
其中所述第二十八与第三十四晶体管的栅极接收所述主风味省电信号的补偿,且所述第三十八晶体管的栅极接收所述主风味省电信号;
其中所述第二十九晶体管的源极产生一偏压从风味省电信号,其驱动所述第三十与第四十一晶体管的栅极;
其中所述第三十晶体管的漏极产生所述偏压从风味省电信号的补偿,其驱动所述第三十一与第三十九晶体管的栅极;
其中所述第三十九与第四十一晶体管的漏极分别产生所述第一偏压风味省电信号与所述第一偏压风味省电信号的补偿,所述第一偏压风味省电信号驱动所述第三十五晶体管的栅极;
其中所述第三十二晶体管的漏极产生所述第二偏压风味省电信号,其驱动所述第四十晶体管的栅极;以及
其中所述第三十六晶体管的漏极产生所述第二偏压风味省电信号的补偿,其驱动所述第四十二晶体管的栅极。
6.如权利要求5所述的放大器,其中所述第一、第二、第三、第四、第七、第八、第十二、第十三、第十六、第十七以及第十八、第二十二、第二十三、第二十四、第二十九、第三十、第三十一、第三十二、第三十五、第三十六、第三十九、第四十、第四十一与第四十二晶体管是PMOS晶体管,且其中所述第五、第六、第九、第十、第十一、第十四、第十五、 第十九、第二十、第二十一、第二十五、第二十六、第二十七、第二十八、第三十三、第三十四、第三十七与第三十八晶体管是NMOS晶体管。
7.一种用于在一省电模式期间操作一放大器的方法,所述放大器连接至一电源供应电压源,所述电源供应电压源提供一个比所述放大器的任何工作电压源提供的电压更高的电压,所述方法包括:
将预定节点与一低电压源及所述电源供应电压源隔离,以将功率消耗最小化;
在所述省电模式期间,对所述预定节点充电至一预定电压,所述预定电压是一工作电压;以及
产生多个偏压风味省电信号,以在所述省电模式期间驱动所述放大器的不同晶体管;
其中对所述预定节点充电以及产生所述多个偏压风味省电信号将所述放大器中对在风险处晶体管的应力最小化。
8.一种放大器,包括:
多个晶体管对,其具有共基共射串联配置,每一晶体管对具有一风险处晶体管和一对应补偿晶体管;
一偏压分流器,用于在一省电模式期间将所述放大器的多个节点与一低电压源以及一电源供应电压源隔离;
一充电电路,用于在所述省电模式期间对所述多个节点充电至一预定电压;以及
一省电信号产生器电路,用于产生所述放大器的多个省电信号,由此,所述放大器可安全地接收一电源供应电压,且所述电源供应电压大于与所述多个晶体管对中任何一个相关的制程的所有崩溃电压。
9.一种放大器,包括:
一电路,其于一省电模式期间响应多个省电信号,所述电路包括多个晶体管对,每一晶体管对具有一风险处晶体管和一对应补偿晶体管,其中所述电路是配置以安全接收一电源供应电压,所述电源供应电压大于所 述放大器的任何一个晶体管相关的制程的所有崩溃电压。
10.一种省电信号产生器,包括:
一电路,其响应一主风味省电信号,所述电路于一省电模式期间产生一放大器的多个风味省电信号,所述电路包括多个晶体管对,每一晶体管对具有一风险处晶体管和一对应补偿晶体管,其中所述电路是配置以安全接收一电源供应电压,所述电源供应电压大于与所述省电信号产生器的任何一个晶体管相关的制程的所有崩溃电压。 
CN2007101037893A 2006-05-30 2007-05-30 多风味省电信号产生器放大器及省电模式期间其操作方法 Expired - Fee Related CN101083452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/421,053 US7642856B1 (en) 2006-05-30 2006-05-30 Amplifier capable of using a power supply voltage higher than its process voltages
US11/421,053 2006-05-30

Publications (2)

Publication Number Publication Date
CN101083452A CN101083452A (zh) 2007-12-05
CN101083452B true CN101083452B (zh) 2012-07-18

Family

ID=38912783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101037893A Expired - Fee Related CN101083452B (zh) 2006-05-30 2007-05-30 多风味省电信号产生器放大器及省电模式期间其操作方法

Country Status (3)

Country Link
US (1) US7642856B1 (zh)
CN (1) CN101083452B (zh)
TW (1) TW200746623A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642856B1 (en) * 2006-05-30 2010-01-05 Atheros Communications, Inc. Amplifier capable of using a power supply voltage higher than its process voltages
CN108183691B (zh) * 2017-12-28 2021-05-07 上海贝岭股份有限公司 折叠共源共栅运算放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550510A (en) * 1994-12-27 1996-08-27 Lucent Technologies Inc. Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range
GB2283382B (en) * 1993-10-28 1997-11-05 Motorola Inc An operational amplifier
US6018267A (en) * 1998-03-10 2000-01-25 Information Storage Devices, Inc. High output swing operational amplifier using low voltage devices
US6703813B1 (en) * 2002-10-24 2004-03-09 National Semiconductor Corporation Low drop-out voltage regulator
EP1635239A1 (en) * 2004-09-14 2006-03-15 Dialog Semiconductor GmbH Adaptive biasing concept for current mode voltage regulators

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737800A (en) * 1970-06-15 1973-06-05 Motorola Inc High voltage operational amplifier
US5930094A (en) * 1997-08-29 1999-07-27 Texas Instruments Incorporated Cascoded-MOS ESD protection circuits for mixed voltage chips
US7135914B2 (en) * 2004-03-24 2006-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage CMOS switch with reduced high voltage junction stresses
US7348855B2 (en) * 2006-03-30 2008-03-25 Texas Instruments Incorporated Bias circuitry for cascode transistor circuit
US7642856B1 (en) * 2006-05-30 2010-01-05 Atheros Communications, Inc. Amplifier capable of using a power supply voltage higher than its process voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2283382B (en) * 1993-10-28 1997-11-05 Motorola Inc An operational amplifier
US5550510A (en) * 1994-12-27 1996-08-27 Lucent Technologies Inc. Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range
US6018267A (en) * 1998-03-10 2000-01-25 Information Storage Devices, Inc. High output swing operational amplifier using low voltage devices
US6703813B1 (en) * 2002-10-24 2004-03-09 National Semiconductor Corporation Low drop-out voltage regulator
EP1635239A1 (en) * 2004-09-14 2006-03-15 Dialog Semiconductor GmbH Adaptive biasing concept for current mode voltage regulators

Also Published As

Publication number Publication date
CN101083452A (zh) 2007-12-05
US7642856B1 (en) 2010-01-05
TW200746623A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
US7397296B1 (en) Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit
US9768768B2 (en) Failsafe interface circuit and related method
US10063233B2 (en) Method of operating a pull-up circuit
US6377086B1 (en) Low power dual-voltage sense circuit buffer
US6759701B2 (en) Transistor circuit
CN101083452B (zh) 多风味省电信号产生器放大器及省电模式期间其操作方法
CN103187955B (zh) 共栅共源驱动电路
US8742823B2 (en) Driver output pad leakage current compensation
US6518816B2 (en) Voltage translator, particularly of the CMOS type
JP4456194B2 (ja) 出力回路及びバッテリパック
US9971374B2 (en) HV MOS leakage compensation for ultralow current operation
US6441670B1 (en) 5V-tolerant receiver for low voltage CMOS technologies
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
TW583832B (en) Electronic device having a CMOS circuit
JP4664177B2 (ja) オープンドレイン出力回路
US7002372B2 (en) Moderate current 5V tolerant buffer using a 2.5 volt power supply
EP3251203B1 (en) Applying force voltage to switching node of disabled buck converter power stage
US7259590B1 (en) Driver for multi-voltage island/core architecture
US6977524B2 (en) High current 5V tolerant buffer using a 2.5 volt power supply
US20100182076A1 (en) Semiconductor integrated circuit device
US7714642B2 (en) Integrated virtual voltage circuit
JP4362973B2 (ja) 電圧レベル変換回路
US8970190B2 (en) Using low voltage regulator to supply power to a source-biased power domain
JPS62125713A (ja) 半導体集積回路
EP1389833B1 (en) Method and circuit for reducing hot-carrier injection stress

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: QUALCOMM ATHEROS TAIWAN CORPORATION

Free format text: FORMER OWNER: ATHEROS COMM INC.

Effective date: 20121107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121107

Address after: Dover, Delaware America

Patentee after: Qualcomm Atheros Inc.

Address before: California, USA

Patentee before: Atheros Comm Inc.

C56 Change in the name or address of the patentee

Owner name: ATHEROS COMMUNICATION INC.

Free format text: FORMER NAME: QUALCOMM ATHEROS TAIWAN CORPORATION

CP01 Change in the name or title of a patent holder

Address after: Dover, Delaware America

Patentee after: Atheros Comm Inc.

Address before: Dover, Delaware America

Patentee before: Qualcomm Atheros Inc.

ASS Succession or assignment of patent right

Owner name: QUALCOMM INC.

Free format text: FORMER OWNER: QUALCOMM ATHEROS CO., LTD

Effective date: 20130621

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130621

Address after: California, USA

Patentee after: Qualcomm Inc.

Address before: Dover, Delaware America

Patentee before: Atheros Comm Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20210530