CN101079686A - 时分复用系统总线接口数据平滑转换的方法与装置 - Google Patents
时分复用系统总线接口数据平滑转换的方法与装置 Download PDFInfo
- Publication number
- CN101079686A CN101079686A CNA2007101177600A CN200710117760A CN101079686A CN 101079686 A CN101079686 A CN 101079686A CN A2007101177600 A CNA2007101177600 A CN A2007101177600A CN 200710117760 A CN200710117760 A CN 200710117760A CN 101079686 A CN101079686 A CN 101079686A
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- rate
- source
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1641—Hierarchical systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种时分复用系统总线接口数据平滑转换的方法,涉及接口间数据平滑转换技术,为解决时分复用系统中接口不兼容而提出,所采用的技术方案是:确定接入时分复用系统各接口的数据速率,根据所确定速率为各接口提供相应的时钟信号及帧同步信号,包括:A.判断源数据接口速率是否等于目的数据接口速率,若等于则进入步骤B,否则进入步骤C;B.将源数据接口数据透传至所述目的数据接口并结束当前处理;C.缓存源数据接口数据,所述目的数据接口根据自身的时钟信号及帧同步信号在缓存过程中读取已缓存的数据并发送。本发明还同时公开了一种实现上述方法的装置。本发明可支持各种HW数据接口间数据转换,实现了对现有投资设备的保护。
Description
技术领域
本发明涉及时分复用(TDM,Time Division Multiplex)系统总线接口数据转换技术,尤其涉及一种时分复用系统中高速通路(HW,High Way)接口间数据平滑转换的方法与装置。
背景技术
为了提高信道的利用率,在数据的传输中组合多个低速的数据终端共同使用一条高速的信道,这种处理技术称为多路复用,常用的复用技术有频分复用和时分复用。时分复用是将一条物理信道按时间分成若干时间片(即时隙)轮流地分配给每个用户,每个时间片由复用的一个用户占用。时分复用技术的特点是时隙事先规划分配好且固定不变,由于时隙分配固定,因此便于调节控制,适于数字信息的传输。时分复用技术应用非常广泛,如同步数字体系(SDH,Synchronos Digital Hierarchy)、异步传输模式(ATM,Asynchronous TransferMode)、互联网协议(IP,Internet Protocol)等通信都是利用了时分复用的技术。而随着接入网技术的不断发展,TDM+IP总线技术在接入网的体系结构中越来越常见。而随着基于IP的语言业务(VOIP,Voice over IP)等新的接入技术的出现,以及人们对带宽的需求日益提高,提高系统TDM总线的带宽成为必然。
在传统的接入网系统中TDM总线的常见带宽有2Mbps、4Mbps、8Mbps,而随着对带宽的需求提高以及接入网系统集成度的提升,16Mbps、32Mbps等更高的TDM带宽的应用也越来越多。而传统的TDM交换体系中通常只支持单一的背板速率,比如2Mbps或8Mbps等,中继板一般根据TDM背板速率而开发,仅适合相应速率的背板。一旦要提升系统TDM背板带宽,与其适应的中继板就无法在新的系统中继续使用。这样,由于旧中继板无法和新系统中的背板兼容,造成资源的浪费,特别是一些可以通过扩容的方式升级系统的地方;另外,由于要为新的TDM背板速率开发新的中继板,造成系统的研发周期延长,研发生产费用也较高。
发明内容
有鉴于此,本发明的主要目的在于提供一种时分复用系统总线接口数据平滑转换的方法与装置,能实现不同速率HW接口间的数据平滑转换。
为达到上述目的,本发明的技术方案是这样实现的:
一种时分复用系统总线接口数据平滑转换的方法,确定接入时分复用系统各接口的数据速率,根据所确定速率为各接口提供相应的时钟信号及帧同步信号,该方法包括以下步骤:
A、判断源数据接口速率是否等于目的数据接口速率,若等于则进入步骤B,否则进入步骤C;
B、将源数据接口数据透传至所述目的数据接口并结束当前处理;
C、缓存源数据接口数据,所述目的数据接口根据自身的时钟信号及帧同步信号在缓存过程中读取已缓存的数据并发送。
其中,步骤B还包括:
待透传源数据接口数据失步时对其进行同步调整。
其中,确定各接口的数据速率包括:
周期性扫描接入时分复用系统的各接口,根据接口类型确定其所支持的数据速率。
一种时分复用系统总线接口数据平滑转换的装置,包括:
接口速率确定单元,用于确定接入时分复用系统各接口的数据速率;
时钟及帧同步信号提供单元,用于根据所述接口速率确定单元所确定速率为各接口提供相应的时钟信号及帧同步信号;
接口速率转换单元,用于实现源数据接口及目的数据接口之间数据的转换;
数据发送单元,用于发送所述接口速率转换单元转换后的数据。
其中,所述接口速率转换单元包括:
数据交互接口速率判断模块,用于判断源数据接口速率是否等于目的数据接口速率,在等于时触发源数据接口数据透传模块,在不等于时触发源数据接口数据缓存模块;
源数据接口数据透传模块,用于将源数据接口数据透传至目的数据接口;
源数据接口数据缓存模块,用于缓存源数据接口数据;
目的数据接口数据读取模块,用于在所述源数据接口数据缓存模块缓存数据过程中根据目的数据接口的时钟信号及帧同步信号读取已缓存的数据,并触发所述数据发送单元。
其中,所述接口速率转换单元还包括:
源数据接口数据失步调整模块,用于在所述源数据接口数据透传模块欲透传的数据失步时对其进行同步调整。
本发明通过对接入时分复用系统中的各HW接口进行所支持速率进行确定,并为这些HW接口提供相应的时钟信号和帧同步信号,实现对这些HW接口的支持;HW接口间有数据交互时,首先判断交互接口所支持的速率是否匹配,在匹配时直接透传数据,不匹配时缓存源数据接口数据,再利用目的数据接口时钟信号和帧同步信号读取缓存的源数据接口数据并发送,从而完成HW接口间数据的平滑转换。本发明可支持各种中继板的不同速率的HW数据接口与支持高带宽的HW数据接口之间进行数据转换,实现了对现有投资设备的保护。
附图说明
图1为本发明时分复用系统总线接口数据平滑转换装置的组成结构示意图;
图2为本发明接口速率转换单元的结构示意图;
图3为本发明时分复用系统总线接口数据平滑转换装置结构实现示意图;
图4为本发明时分复用系统总线接口数据平滑转换方法的流程图。
具体实施方式
本发明的核心思想是:在时分复用系统中,为了适应目前的高带宽要求及实现对现有投资设备的保护,需要在高带宽HW接口和低速中继板HW接口之间进行数据平滑转换。本发明通过确定各接入HW接口的速率而实现对其支持,当前进行数据转换的HW接口之间速率匹配时,在HW接口间直接透传,而速率不匹配时,缓存待传送的数据,目的数据接口采用自身的时钟信号及帧同步信号读取缓存的源数据接口数据并发送,从而实现对高带宽的支持以及保护原有设备投资。以下结合附图对本发明进行详细描述。
图1为本发明时分复用系统中接口间数据平滑转换装置的组成结构示意图,如图1所示,本发明的TDM系统总线接口间数据平滑转换装置包括接口速率确定单元10、时钟及帧同步信号提供单元11、接口速率转换单元12以及数据发送单元13,其中,接口速率确定单元10用于确定接入时分复用系统各接口的数据速率。对于TDM系统而言,其所提供的高带宽一般是确定的,例如32Mbps或64Mbps等,接口速率确定单元10主要是确定TDM系统中各接入的中继板的HW接口速率。不同的中继板提供的HW接口速率是不一样的,而中继板提供的HW接口又是动态变化的,本发明周期性地对每个槽位插入的中继板进行识别。对中继板进行识别的目的是判断某一槽位的中继板的板类型,每一中继板的板类型所支持的HW接口速率也是不同的,确定了中继板的类型也就确定了当前插入的中继板的HW接口速率。时钟及帧同步信号提供单元11用于根据所述接口速率确定单元所确定速率为各接口提供相应的时钟信号及帧同步信号。时钟及帧同步信号提供单元11为接入TDM系统的所有HW接口提供时钟信号及帧同步信号,以实现对接入TDM系统的所有HW接口的支持,实现整个TDM系统中时钟信号及帧同步信号的统一。接口速率转换单元12用于实现源HW数据接口及目的HW数据接口之间数据的转换。数据发送单元13用于发送所述接口速率转换单元转换后的数据。本发明的数据发送单元13既支持高带宽HW接口的数据发送,也支持中继板上的低速HW接口数据发送,因为TDM系统的HW数据接口都是双工模式,本发明的数据发送单元13逻辑上支持HW接口的数据发送。
本领域普通技术人员应当理解,本发明上述各单元均可通过相应的逻辑电路实现其各自的功能,也可由可编程器件结合控制软件或控制逻辑实现其各自的功能。
图2为本发明接口速率转换单元的结构示意图,如图2所示,本发明的接口速率转换单元12包括数据交互接口速率判断模块120、源数据接口数据透传模块121、源数据接口数据缓存模块122、目的数据接口数据读取模块123以及源数据接口数据失步调整模块124,其中,数据交互接口速率判断模块120用于判断源HW数据接口速率是否等于目的HW数据接口速率,在等于时触发源数据接口数据透传模块121,在不等于时触发源数据接口数据缓存模块122。需要说明的是,由于接入TDM系统的HW数据接口都是双工模式,因此不管是支持高带宽或是支持低带宽的HW数据接口既是源HW数据接口也是目的HW数据接口,具体是根据数据的发送方向而确定。数据交互接口速率判断模块120具体根据接口速率确定单元10所确定的HW数据接口来判断源数据接口与目的HW数据接口所支持的数据速率是否匹配。源数据接口数据透传模块121用于将源数据接口数据透传至目的数据接口。在源数据接口数据透传模块121透传数据时,数据不同步时需要触发源数据接口数据失步调整模块124对失步数据进行调整。源数据接口数据失步调整模块124用于在源数据接口数据透传模块121欲透传的数据失步时对其进行同步调整。本发明中,特别是中继板的HW数据接口映射到支持高带宽的HW数据接口时,即在数据上行方向上,由于驱动器及背板等因素可能会导致待传输的数据有一定时延,致使待传输数据位偏移,此时需对这些数据进行延时补偿后再触发数据发送单元13对数据进行发送。当然,如果下行数据出现失步,也需触发源数据接口数据失步调整模块124对失步数据进行调整。
源数据接口数据缓存模块122用于缓存源数据接口数据。目的数据接口数据读取模块123用于在源数据接口数据缓存模块122缓存数据过程中根据目的数据接口的时钟信号及帧同步信号读取已缓存的数据,并触发数据发送单元13发送读取的数据。考虑到HW数据接口间数据传输的方式,同时为了提高HW数据接口之间数据转换的效率,本发明的源数据接口数据缓存模块122具体采用双口RAM来实现,这样,在源HW数据接口数据缓存的过程中,目的数据接口数据读取模块123即读取已缓存的源数据接口数据并触发数据发送单元13发送。不必等到源数据接口数据存储完毕再触发目的数据接口数据读取模块123进行读取。对于支持高带宽的HW数据接口数据向中继板低速HW数据接口映射时,可实现完全的同步平滑转换。而在中继板低速HW数据接口数据向支持高带宽的HW数据接口映射时,上述的处理机制提高了转换效率。在对源HW数据接口数据缓存时,以源HW数据接口的时钟信号及该源HW数据接口所支持的数据帧时隙为单位进行存储,而目的数据接口数据读取模块123在读取所缓存的源HW数据接口数据时,以目的HW数据接口的时钟信号及该目的HW数据接口所支持的数据帧时隙为单位进行读取。这样,本发明即实现了HW数据接口间的数据平滑转换。
本发明TDM系统接口间数据平滑转换装置可支持各种中继板的不同速率的HW数据接口与支持高带宽的HW数据接口之间进行数据转换,实现了对现有投资设备的保护。
图3为本发明时分复用系统总线接口数据平滑转换装置结构实现示意图,如图3所示,本发明多块中继板以及支持高带宽的HW数据接口均通过背板总线连接于接口速率转换单元12,接口速率确定单元10和时钟及帧同步信号提供单元11也通过背板总线连接于接口速率转换单元12。时钟及帧同步信号提供单元11向中继板、接口速率转换单元12、接口速率确定单元10以及支持高带宽的HW数据接口提供时钟信号及帧同步信号。接口速率确定单元10通过板类型扫描控制总线连接于各中继板。中继板上的HW数据接口及支持高带宽的HW数据接口可提供数据的收发,从而构成本发明的数据发送单元13。大容量TDM交换芯片可提供本发明背板总线及中继板连接插槽,具有片内DPRAM资源的可编程器件可实现接口速率转换单元12,接口速率确定单元10由主控CPU实现,时钟及帧同步信号提供单元11也可由编程器件提供。
以下对本发明的TDM系统接口间数据平滑转换方法进行说明。
图4为本发明时分复用系统总线接口数据平滑转换方法的流程图,如图4所示,本发明TDM系统总线接口间数据平滑转换方法包括:
步骤401:确定接入时分复用系统的各HW数据接口的数据速率,根据确定的各HW数据接口速率为这些HW数据接口分别提供对应的时钟信号及帧同步信号。步骤401是本发明数据平滑转换方法的基础步骤。本领域普通技术人员应当理解,由于TDM系统中包括所提供的高带宽HW数据接口以及接入的中继板HW数据接口,因此确定其所支持的数据速率并为其提供相应的时钟信号及帧同步信号是容易实现的。由于接入TDM系统的中继板上的HW数据接口可能是动态变化的,因此需要周期性地扫描接入时分复用系统的HW数据接口,并确定当前HW数据接口所支持的数据速率。具体可参见前文对本发明数据平滑转换装置部分的描述。
步骤402:判断源数据接口速率是否等于目的数据接口速率,若等于则进入步骤403,否则进入步骤404。步骤402即确定当前有哪些HW数据接口需进行数据交互,并判断根据步骤401中所确定HW数据接口支持速率情况判断它们之间的速率是否匹配,当匹配时可直接透传这些待传输数据,而不匹配时需要对这些数据进行平滑转换。
步骤403:将源数据接口数据透传至目的数据接口并结束当前处理。在透传源数据接口数据时,需要对其进行失步与否的判断,在待透传源数据接口数据失步时对其进行同步调整。特别是在数据上行方向上,由于驱动器及背板等因素可能会导致待传输的数据有一定时延,致使待传输数据位偏移,此时需对这些数据进行延时补偿后再发送。具体可参见前文对本发明数据平滑转换装置部分的描述。
步骤404:缓存源数据接口数据,目的数据接口根据自身的时钟信号及帧同步信号在缓存过程中读取已缓存的数据并发送。缓存源数据接口数据可使用双口RAM,在源HW数据接口数据缓存的过程中,目的数据接口数据读取取已缓存的数据并发送。缓存时,以源HW数据接口的时钟信号及该源HW数据接口所支持的数据帧时隙为单位进行存储,读取时,以目的HW数据接口的时钟信号及该目的HW数据接口所支持的数据帧时隙为单位读取。具体实现方式可参见前文对本发明数据平滑转换装置部分的描述,这里不再赘述。
本发明时分复用系统中接口间数据平滑转换方法可支持各种中继板的不同速率的HW数据接口与支持高带宽的HW数据接口之间进行数据转换,实现了对现有投资设备的保护。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (6)
1、一种时分复用系统总线接口数据平滑转换的方法,其特征在于,确定接入时分复用系统各接口的数据速率,根据所确定速率为各接口提供相应的时钟信号及帧同步信号,该方法包括以下步骤:
A、判断源数据接口速率是否等于目的数据接口速率,若等于则进入步骤B,否则进入步骤C;
B、将源数据接口数据透传至所述目的数据接口并结束当前处理;
C、缓存源数据接口数据,所述目的数据接口根据自身的时钟信号及帧同步信号在缓存过程中读取已缓存的数据并发送。
2、根据权利要求1所述的时分复用系统总线接口数据平滑转换的方法,其特征在于,步骤B还包括:
待透传源数据接口数据失步时对其进行同步调整。
3、根据权利要求1或2所述的时分复用系统总线接口数据平滑转换的方法,其特征在于,确定各接口的数据速率包括:
周期性扫描接入时分复用系统的各接口,根据接口类型确定其所支持的数据速率。
4、一种时分复用系统总线接口数据平滑转换的装置,其特征在于,该装置包括:
接口速率确定单元,用于确定接入时分复用系统各接口的数据速率;
时钟及帧同步信号提供单元,用于根据所述接口速率确定单元所确定速率为各接口提供相应的时钟信号及帧同步信号;
接口速率转换单元,用于实现源数据接口及目的数据接口之间数据的转换;
数据发送单元,用于发送所述接口速率转换单元转换后的数据。
5、根据权利要求4所述的时分复用系统总线接口数据平滑转换的装置,其特征在于,所述接口速率转换单元包括:
数据交互接口速率判断模块,用于判断源数据接口速率是否等于目的数据接口速率,在等于时触发源数据接口数据透传模块,在不等于时触发源数据接口数据缓存模块;
源数据接口数据透传模块,用于将源数据接口数据透传至目的数据接口;
源数据接口数据缓存模块,用于缓存源数据接口数据;
目的数据接口数据读取模块,用于在所述源数据接口数据缓存模块缓存数据过程中根据目的数据接口的时钟信号及帧同步信号读取已缓存的数据,并触发所述数据发送单元。
6、根据权利要求4所述的时分复用系统总线接口数据平滑转换的装置,其特征在于,所述接口速率转换单元还包括:
源数据接口数据失步调整模块,用于在所述源数据接口数据透传模块欲透传的数据失步时对其进行同步调整。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101177600A CN101079686A (zh) | 2007-06-22 | 2007-06-22 | 时分复用系统总线接口数据平滑转换的方法与装置 |
PCT/CN2007/003476 WO2009000118A1 (fr) | 2007-06-22 | 2007-12-06 | Procédé et appareil pour un échange aisé des données d'une interface de bus dans un système de multiplexage par répartition temporelle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101177600A CN101079686A (zh) | 2007-06-22 | 2007-06-22 | 时分复用系统总线接口数据平滑转换的方法与装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101079686A true CN101079686A (zh) | 2007-11-28 |
Family
ID=38906941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101177600A Pending CN101079686A (zh) | 2007-06-22 | 2007-06-22 | 时分复用系统总线接口数据平滑转换的方法与装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101079686A (zh) |
WO (1) | WO2009000118A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009000118A1 (fr) * | 2007-06-22 | 2008-12-31 | Zte Corporation | Procédé et appareil pour un échange aisé des données d'une interface de bus dans un système de multiplexage par répartition temporelle |
WO2010057398A1 (zh) * | 2008-11-21 | 2010-05-27 | 中兴通讯股份有限公司 | 透传时钟的实现装置和方法 |
CN101442509B (zh) * | 2008-12-24 | 2011-07-20 | 锐迪科微电子(上海)有限公司 | 兼容型数据接口 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105384A (ja) * | 1992-09-21 | 1994-04-15 | Fujitsu Ltd | 電子交換機におけるlan管理システム |
CA2109534A1 (en) * | 1993-11-19 | 1995-05-20 | Mauricio Peres | Interface device |
CN1151626C (zh) * | 2000-11-29 | 2004-05-26 | 深圳市中兴通讯股份有限公司 | 帧定位查找及码流转换电路和方法 |
CN101079686A (zh) * | 2007-06-22 | 2007-11-28 | 中兴通讯股份有限公司 | 时分复用系统总线接口数据平滑转换的方法与装置 |
-
2007
- 2007-06-22 CN CNA2007101177600A patent/CN101079686A/zh active Pending
- 2007-12-06 WO PCT/CN2007/003476 patent/WO2009000118A1/zh active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009000118A1 (fr) * | 2007-06-22 | 2008-12-31 | Zte Corporation | Procédé et appareil pour un échange aisé des données d'une interface de bus dans un système de multiplexage par répartition temporelle |
WO2010057398A1 (zh) * | 2008-11-21 | 2010-05-27 | 中兴通讯股份有限公司 | 透传时钟的实现装置和方法 |
US8914662B2 (en) | 2008-11-21 | 2014-12-16 | Zte Corporation | Implementing transparent clock by correcting time information carried in data using residence time information |
CN101442509B (zh) * | 2008-12-24 | 2011-07-20 | 锐迪科微电子(上海)有限公司 | 兼容型数据接口 |
Also Published As
Publication number | Publication date |
---|---|
WO2009000118A1 (fr) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1165006C (zh) | 多端口ram存储装置 | |
CN1091989C (zh) | 动态发送信令的方法和网络中的节点和网络 | |
CN100426715C (zh) | 一种丢帧隐藏方法和装置 | |
DE69518980D1 (de) | Verbesserter auf priorität beruhender statistischer daten-sprache-faksimile-multiplexer | |
DK1826926T3 (da) | Implementeringsfremgangsmåde for et i et optisk transportnet sendt kortratetrafiksignal | |
CN1135778C (zh) | 时分多路复用总线同步信号集中器、数据传输系统和方法 | |
CN101043309A (zh) | 主备倒换的控制方法以及装置 | |
CN101079686A (zh) | 时分复用系统总线接口数据平滑转换的方法与装置 | |
CN101312530B (zh) | 平滑时分流媒体传输码率的方法及装置 | |
CN101052000A (zh) | 光突发交换网络中区分业务的实现方法 | |
US20030028661A1 (en) | Low-latency packet processor | |
CN1874238A (zh) | 一种远端接入通信系统及其控制方法 | |
CN1129274C (zh) | 限速ip传真方法及ip传真中实现网关限速的方法 | |
CN100336340C (zh) | 传输设备多通道网管装置及方法 | |
CN1761237A (zh) | 基于帧间插的以太网数据帧传输系统 | |
EP1589697A4 (en) | METHOD AND SYSTEM FOR RECEIVING AND SENDING DIFFERENT DATA FRAMES ON A DIGITAL TRANSMISSION NETWORK | |
CN101938452B (zh) | 一种通信装置 | |
CN1186909C (zh) | 一种多通道联合声码器及其实现方法 | |
CN1933450A (zh) | 板间通信方法及接口板 | |
CN101640796B (zh) | 一种基于fpga的帧结构处理方法 | |
CN1625150A (zh) | 一种在光突发交换中支持实时业务的方法 | |
CN1558636A (zh) | 业务流重路由中的源端宿端同步切换方法 | |
CN1384692A (zh) | 采用背板高速串行线传输多路电路数据的方法 | |
CN1764102A (zh) | 传输帧的设备和控制严格同步的帧传输的方法 | |
CN1627755A (zh) | 异步传输模式反向复用协议中延时调整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20071128 |