CN101079648A - 一种超再生接收装置 - Google Patents

Abstract

本发明公开一种超再生接收装置，其包括：将接受到的射频模拟信号隔离放大的隔离放大模块、与隔离放大模块联接的振荡器，其中：还包括与振荡器联接的数字解调模块，数字解调模块将射频模拟信号转换为数字信号后，对该数字信号解调输出。本发明先将振荡器的振荡时间数字化，通过计算振荡器在打开和关断的时间间隔中一共有几个振荡周期，再通过比较有射频信号和无射频信号时在打开和关断的时间间隔中其振荡周期次数的不同，对接收到的OOK信号进行解调，解决了传统的超再生接收装置在输入信号很小时，振荡器的起振时间和无输入信号时振荡器的起振时间相差很小时模拟滤波器和其后面的比较器将无法对其分辨的问题，使接收机的灵敏得到了很大的提高。

Description

一种超再生接收装置

技术领域

本发明涉及通信技术领域，更具体的说，涉及一种超再生接收装置。

背景技术

超再生接收装置主要应用于微功耗，短距离，低速的无线数据传输中。通常它接受的信号是100％的幅度调制信号也叫OOK调制(当然，也可以适用其它幅度调制，但以通断键控调制效果最好)。如图1所示，其传统的工作原理为：通过天线接受到的OOK信号通过隔离放大后对振荡器的起振时间产生影响。当天线接收到和振荡器振荡频率(这里为315M)一样的信号后，振荡器将相对比较快的起振，反之天线没有接收到相应的信号频率，则起振较慢。振荡器起振后，有电路的时钟信号控制电路关断使振荡器停振，经过一定的时间后，再重新打开振荡器，如此重复。超再生接收装置通过包络检测电路检测振荡器的振荡幅度，再通过低通滤波器和比较器把滤波器出来的小信号整形成数字信号，就可以把信号解调出来。

传统的超再生接收装置在输入信号很小时，由于模拟信号本身的限制，振荡器的起振时间和无输入信号时振荡器的起振时间相差很小时模拟滤波器和其后面的比较器将无法对其分辨，灵敏度低。并且，由于不定态的模拟信号时间周期很短，后续的噪声对滤波器的精度影响很大，解调的结果的出错率较高，精确度较差。

由于目前市面上的超再生接收装置都是用分立元件搭成的模块，其成本大，面积大。使用时，尤其是在与其它元件配合应用时不够方便。

发明内容

为克服上述缺陷，本发明所要解决的技术问题是提供一种体积较小、灵敏度较高的超再生接收装置。

本发明的目的是通过以下技术方案来实现的：

一种超再生接收装置，包括：将接受到的射频模拟信号隔离放大的隔离放大模块、与隔离放大模块联接的振荡器，其中：还包括与振荡器联接数字解调模块，所述的数字解调模块将射频模拟信号转换为数字信号后，对该数字信号解调输出。

所述的数字解调模块包括计数器和解调模块，其中，所述的计数器接受检测振荡器产生的振荡信号并对信号数字化计数，解调模块与计数器联接，得到计数器的计数结果后，解调输出。

所述的解调模块包括：比较寄存器和逻辑比较判决器，其中，所述的计数器输出值为第n次振荡器的振荡次数A；所述的比较寄存器中保存的是此次的第n-1次的振荡器的振荡次数C；所述的逻辑比较判决器中预设有判决域值T；其判决规则如下：

当-T≤(A-C)≤T时，信号没有跳变，解调输出out保持不变，同前一次的解调out信号相同；

当(A-C)＞T，若前一次解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若前一次解调输出信号out为逻辑1则不变；

当(A-C)＜-T，若前一次解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若前一次解调输出信号out为逻辑0则不变。

所述的解调模块包括：中转寄存器、比较寄存器和逻辑比较判决器，其中，所述的计数器输出值为第n次振荡器的振荡次数A；所述的中转寄存器中保存的值为此次的第n-1次的振荡器的振荡次数B；所述的比较寄存器中保存的是此次的第n-2次的振荡器的振荡次数C；所述的逻辑比较判决器中预设有足以解调出信号又能过滤掉噪声的判决域值T；其判决规则如下：

当-T≤[(A+B)-(B+C)]≤T时，信号没有跳变，解调输出out保持不变，同前一次的解调out信号相同；

当[(A+B)-(B+C)]＞T，若前一次解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若前一次解调输出信号out为逻辑1则不变；

当[(A+B)-(B+C)]＜-T，若前一次解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若前一次解调输出信号out为逻辑0则不变。

在所述的计数器在振荡器关断时，中转寄存器的值发送给比较寄存器；计数器停止计数，将计数结果发送给解调模块的中转寄存器后，清零。

所述的超再生接受装置还包括与振荡器相联接电流控制模块，所述的电流控制模块产生振荡器偏置电流，延长振荡器在没有所需射频信号输入时的起振时间。

所述的超再生接受装置还包括与振荡器相联接的可检测振荡器的振荡幅度的包络检测模块。

所述的超再生接收装置还包括数字滤波器，所述的数字滤波器与数字解调模块相联结，对数字解调模块解调出的信号进行数字滤波。

所述的超再生接收装置为超再生接收集成芯片。

所述的超再生接收集成芯片采用CMOS工艺制造。由于采用了数字解调模块进行解调，进一步的减小了超再生接收装置的体积，就可以通过CMOS工艺将此超再生接收装置集成在一块芯片上，形成集成的超再生接收机——超再生接收集成芯片，其外挂元件很少，使用方便。

本发明先将振荡器的振荡时间数字化，通过计算振荡器在打开和关断的时间间隔中一共有几个振荡周期，再通过比较有射频信号和无射频信号时在打开和关断的时间间隔中其振荡周期次数的不同，对接收到的OOK信号进行解调，解决了传统的超再生接收装置在输入信号很小时，振荡器的起振时间和无输入信号时振荡器的起振时间相差很小时模拟滤波器和其后面的比较器将无法对其分辨的问题，使接收机的灵敏得到了很大的提高。且由于先进行了数字化处理，较之时间周期很短的不定态模拟信号，后续的噪声对数字信号的干扰小了很多，解调的精确度更高，稳定性更好。另外，由于使用的是体积较小的数字解调模块对信号进行解调，减小了整个超再生接收装置的体积。

附图说明

图1传统的超再生接收装置的结构示意图；

图2是本发明实施例的超再生接收装置的结构示意图；

图3是本发明实施例的隔离放大器和振荡器模块的电路结构示意图；

图4是本发明实施例的电流控制模块的电路结构示意图；

图5是本发明实施例的包络检测模块的电路结构示意图；

图6是本发明实施例的数值解调模块的电路结构示意图；

图7双转单放大器模块的电路结构示意图。

具体实施方式

下面结合附图和较佳的实施例对本发明作进一步说明。

如图2所示，本发明所述的超再生接收装置包括：天线、隔离放大器、振荡器、包络检测模块、电流控制模块和数字解调模块；天线接收电磁波后，当有和振荡器谐振频率相同的射频信号(本设计采用的是315M振荡器)时隔离放大器将对其进行谐振放大。在对放大后的信号进行包络检测后，通过检测振荡频率，数字解调模块接受检测振荡器产生的振荡信号并对信号计数，将射频模拟信号转换为数字信号后，对该数字信号解调输出。

超再生接收装置的典型数据率为1K-50Kbits/s，一般对于一个位的数据，振荡器要有足够的起振次数，这里我们设计为8次。起振次数也可以少于8次，在一定的范围内，起振次数越多，信号0和1的起振时间的差别就越大，后续电路的检测精度越高(但也不能太多，太多振荡器就不能完全振荡就被关断，这里在一个数据位中振荡器起振8次是比较合适的)。起振次数的控制可以通过石英晶体振荡器产生的标准时钟分频产生时钟信号实现，以控制振荡器的打开和关断。

隔离放大器和振荡器的结构如图3所示，隔离放大器和振荡器共用的是一对电感。对于隔离放大器，这对电感相当于放大天线来的带内射频信号，减小振荡器的起振时间的宰带放大器的负载端，带外的信号将被衰减。对于振荡器，电感就是其振荡槽。因而当有所需的射频信号时，宰带的隔离放大就对其放大，此时振荡器从关断变为打开，振荡器是通过放大电路中的很小315M噪声信号而慢慢起振的。由于此时隔离放大器放大了天线来的315M的信号，这样振荡器将比天线中无315M信号时更快起振。这样，我们通过比较其起振时间的差别就可以解调出信号来。

电流控制模块的结构如图4所示，电流控制模块产生的振荡器偏置电流能使振荡器在没有所需射频信号输入时起振时间尽量比有信号时要长。当振荡器关断时，振荡器的偏置电流为0，振荡器停振。经过一段时间后时钟信号控制振荡器重新打开，此时由于偏置电路提供的电流无法满足振荡器的起振条件，所以振荡器无法起振；随着时间的推移，电流控制模块的电容C1不断充电，电压升高，偏置电流不断加大，振荡器的起振条件得到满足，电路中和谐振频率相同的噪声就会慢慢被放大，最终振荡器起振。电容C1的设置可以拉开震荡器起振的快慢的时间间隔，通过调节C1可以调节电流的上升斜率，进而调节振荡器的起振时间：C1越大，其充电的速度即斜率上升的越慢，则起振时间越长，灵敏度越高；C1越小，其充电的速度即斜率上升的越快，则起振时间越短，灵敏度越小。增大C1的容量可以降低接收到的数据为0的时候的振荡次数，相对的就提高接收机的灵敏度。电流控制模块中的时间延迟可以用几个反相器串联得到。

图5示出了包络检测模块的电路具体结构，包络检测模块检测振荡器的振荡幅度，输出一个对应了振荡器振荡幅度的差分信号，取其正端输入电流控制模块，其负端悬空。在振荡器停振前，和设定的参考电压进行比较，当小于参考电压时就对电容C2进行充电，反之对电容C2进行放电，充放电的时间是一个比较短的脉冲控制。脉冲变为0后电容C2上的电压被保持。充放电的脉冲结束后，振荡器关断。如此反复。

超再生电路的数字解调模块如图6所示：包括计数器、中转寄存器、比较寄存器和逻辑比较判决器，振荡器振荡后输出一对携带了打开和关断的时间段内振荡器振荡时间信息的差分正弦信号，由振荡器的输出端-M端和P端分别通过双转单放大器的正端输入端和负端输入端传送到数字解调模块。从振荡器来的信号通过双转单放大器(其电路的具体结构见图7)放大成方波，输入到计数器中对振荡器的振荡次数进行递增计数，将原模拟信号转化为数字信号。

在解调过程中，计数器输出值为第n次振荡器的振荡次数A；中转寄存器中保存的值为此次的第n-1次的振荡器的振荡次数B；比较寄存器中保存的是此次的第n-2次的振荡器的振荡次数C。中转寄存器和比较寄存器中的初始值为0。当振荡器关断时，计数器停止计数，然后把计数器的结果A和中转寄存器中的数值B，比较寄存器中的数值C在逻辑比较判决器中进行比较。

所述的逻辑比较判决器中预设有判决域值T；其判决规则如下：

当-T≤[(A+B)-(B+C)]≤T时，信号没有跳变，解调输出out保持不变，同前一次的解调out信号相同；

当[(A+B)-(B+C)]＞T，若前一次解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若前一次解调输出信号out为逻辑1则不变；

当[(A+B)-(B+C)]＜-T，若前一次解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若前一次解调输出信号out为逻辑0则不变。

out信号就是数字解调模块的解调输出信号，也就是整个电路的最终输出(请参看图6)，数字解调是一个连续的工作过程，当系统启动时，解调输出out会被初始化置0，之后每一次解调时都会查看前一次的解调out信号，通过其计算本次解调信号，并把其保存到寄存器中，如此循环。

在上面的比较处理结束后，把中转寄存器的值B存到比较寄存器中成为C，计数器的结果A存到中转寄存器中成为B，然后将计数器清零，为下次计数做准备，如此反复。

由于B、C初始的值为0，使得一开始计数的几次值是错误的，将开始几位的值抛弃，并不影响后续传输的数值的正确性。相当于，比较寄存器中保存的C是所传输的数据的第n位，中转寄存器中保存的B是所传输的数据的第n+1位，计数器直接记得的结果A是所传输的数据的第n+2位。在逻辑比较判决器进行判决的时候，比较寄存器中保存的第n位的振荡次数C减去计数器中第n+2位的振荡次数A。

当然，解调模块也可以设计为邻位比较，即比较第n次振荡器的振荡次数和第n-1次的振荡器的振荡次数：所述的解调模块包括：比较寄存器和逻辑比较判决器，计数器输出值为第n次振荡器的振荡次数A；比较寄存器中保存的是第n-1次的振荡器的振荡次数C；逻辑比较判决器中预设有判决域值T；其判决规则如下：

当-T≤(A-C)≤T时，信号没有跳变，解调输出out保持不变；

当(A-C)＞T，若此时的解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若此时的解调输出信号out为逻辑1则不变；

当(A-C)＜-T，若此时的解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若此时的解调输出信号out为逻辑0则不变。

隔位比较的设计可以避免一些传输上的错误：由于振荡器的打开和关断和射频信号无关，那么如果在t1时间无射频信号，此时振荡器打开，在t2时刻，突然有了射频信号，t3时刻振荡器关断，则此时振荡器的振荡时间T将会处在T0＜T＜T1(T0和T1分别是有射频信号和无射频信号的振荡时间)，此时，若是邻位比较，那么当T-T0小于域值，T1-T也小于域值时，数字电路就认为信号无变化，输出也就不变化；而实际上是要跳变的，就会出现错误。隔位比较则可消除这种情况的影响，以免产生一些传输错误。

当然，我们完全可以直接再设置一个第二中转寄存器以保存第n-1位的振荡次数S，通过计算隔了两位的S-A的数值与判决域值T比较，判断当前的输出信号。

所述的域值T的设置要求足以解调出信号又能过滤掉噪声：域值T越小，精度越高，却有可能检测不到信号；域值T越大，其检测的精度就越差。若振荡器的信号强度小，振荡器的起振比较慢，与无信号时的振荡器的起振次数相差较小时，域值的设置也就要相应的变小，否则可能分辨不出0或1。

为了更进一步提高灵敏度，可在解调信号输出后加入一个常用的数字滤波器，进一步滤波。

本发明先将振荡器的振荡时间数字化，通过计算振荡器在打开和关断的时间间隔中一共有几个振荡周期，再通过比较有射频信号和无射频信号时在打开和关断的时间间隔中其振荡周期次数的不同，对接收到的OOK信号进行解调，得到我们所要的解调信号。解决了传统的超再生接收装置在输入信号很小时，振荡器的起振时间和无输入信号时振荡器的起振时间相差很小时模拟滤波器和其后面的比较器将无法对其分辨的问题，使接收机的灵敏得到了很大的提高。且由于先进行了数字化处理，较之时间周期很短的不定态模拟信号，后续的噪声对数字信号的干扰小了很多，解调的精确度更高，稳定性更好。

另外，由于采用了数字解调模块进行解调，进一步的减小了超再生接收装置的体积，就可以通过CMOS工艺将此超再生接收装置集成在一块芯片上，形成集成的超再生接收机——超再生接收集成芯片，其外挂元件很少，使用方便。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1、一种超再生接收装置，包括：将接受到的射频模拟信号隔离放大的隔离放大模块、与隔离放大模块联接的振荡器，其特征在于：还包括与振荡器联接的数字解调模块，所述数字解调模块将射频模拟信号转换为数字信号后，对该数字信号解调输出。

2、如权利要求1所述的一种超再生接收装置，其特征在于：所述的数字解调模块包括计数器和解调模块，其中，所述的计数器接受检测振荡器产生的振荡信号并对信号数字化计数，解调模块与计数器联接，得到计数器的计数结果后，解调输出。

3、如权利要求2所述的一种超再生接收装置，其特征在于：所述的解调模块包括：比较寄存器和逻辑比较判决器，其中，所述的计数器输出值为第n次振荡器的振荡次数A；所述的比较寄存器中保存的是第n-1次的振荡器的振荡次数C；所述的逻辑比较判决器中预设有判决域值T；其判决规则如下：

当-T≤(A-C)≤T时，信号没有跳变，解调输出out保持不变，同前一次的解调out信号相同；

当(A-C)＞T，若前一次解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若前一次解调输出信号out为逻辑1则不变；

当(A-C)＜-T，若前一次解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若前一次解调输出信号out为逻辑0则不变。

4、如权利要求2所述的一种超再生接收装置，其特征在于：所述的解调模块包括：中转寄存器、比较寄存器和逻辑比较判决器，其中，所述的计数器输出值为第n次振荡器的振荡次数A；所述的中转寄存器中保存的值为第n-1次的振荡器的振荡次数B；所述的比较寄存器中保存的是第n-2次的振荡器的振荡次数C；所述的逻辑比较判决器中预设有足以解调出信号又能过滤掉噪声的判决域值T；其判决规则如下：

当-T≤[(A+B)-(B+C)]≤T时，信号没有跳变，解调输出out保持不变，同前一次的解调out信号相同；

当[(A+B)-(B+C)]＞T，若前一次解调输出信号out为逻辑0，则解调输出out要反转，变为逻辑1；反之若前一次解调输出信号out为逻辑1则不变；

当[(A+B)-(B+C)]＜-T，若前一次解调输出信号out为逻辑1，则解调输出out要反转，变为逻辑0，反之若前一次解调输出信号out为逻辑0则不变。

5、如权利要求4所述的一种超再生接收装置，其特征在于：在所述的计数器在振荡器关断时，中转寄存器的值发送给比较寄存器；计数器停止计数，将计数结果发送给解调模块的中转寄存器后，清零。

6、如权利要求1所述的一种超再生接收装置，其特征在于：所述的超再生接受装置还包括与振荡器相联接电流控制模块，所述的电流控制模块产生振荡器偏置电流，延长振荡器在没有所需射频信号输入时的起振时间。

7、如权利要求1所述的一种超再生接收装置，其特征在于：所述的超再生接受装置还包括与振荡器相联接的可检测振荡器的振荡幅度的包络检测模块。

8、如权利要求1所述的一种超再生接收装置，其特征在于：所述的超再生接收装置还包括数字滤波器，所述的数字滤波器与数字解调模块相联结，对数字解调模块解调出的信号进行数字滤波。

9、如权利要求1所述的一种超再生接收装置，其特征在于：所述的超再生接收装置为超再生接收集成芯片。

10、如权利要求9所述的一种超再生接收装置，其特征在于：所述的超再生接收集成芯片采用CMOS工艺制造。

Images