CN101075742A - 电网谐波与闪变综合抑制装置 - Google Patents

Abstract

本发明公开了一种电网谐波与闪变综合抑制装置，包括主电路和控制电路，控制电路分别通过电压传感器、电流传感器获得电网的电压信号、电流信号，控制电路分别通过电压传感器、电流传感器获得主电路的直流电压信号、输出电流信号、输入电流信号，控制电路的控制驱动信号端口连接于主电路的控制驱动端，上述控制电路还用于将采样得到的电网三相电流ia、ib、ic数据通过变换得到等效电导Gp(t)、Gq(t)，然后得到等效电导的交流分量Gph、Gqh，利用等效电导交流分量和谐波及无功电流的线性关系，经过线性变换可以得到需要抑制或补偿的电流分量iαh、iβh、i0h。

Description

电网谐波与闪变综合抑制装置

技术领域

本发明涉及一种基于IGBT器件的电网谐波与闪变综合抑制装置，属于电能质量方面谐波补偿技术领域。

背景技术

20世纪80年代以来，随着电力电子技术的发展，非线性电力电子器件和装置在现代工业中得到了广泛应用，同时，为了解决电力系统自身发展存在的问题，直流输电和FACTS技术不断投入实际工程应用，调速电机以及无功功率补偿电容器也大量投入运营。这些设备的运行使得电网中电压和电流波形畸变越来越严重，谐波水平不断上升。另外，冲击性、波动性负荷，例如电弧炉、大型轧钢机、电力机车等，运行中不仅会产生大量的高次谐波，而且还会产生电压波动、闪变、三相不平衡等电能质量问题。但另一方面，随着各种复杂的、精密的、对电能质量敏感的用电设备不断普及，人们对电能质量的要求越来越高，因此电力系统必须要能够对电网谐波与闪变进行抑制。

过去，国内外大量使用无源滤波装置(Passive Filter)来解决谐波方面的问题。传统的无源LC滤波器可以减少谐波，改善交流负载的功率因数，但存在着明显的不足与缺陷；设计的无源滤波器通常选定特定频率，只能滤除指定次谐波；存在与电网发生谐振的可能性；对电网阻抗和频率变化也十分敏感。另外，也存在着体积大、损耗大等问题。由于无源滤波具有以上缺点，随着电力电子技术的不断发展，人们将滤波研究方向逐步转向有源滤波。随着计算机技术的发展、控制水平的提高，以及对电力电子装置研究的深入，提高电能质量装置的发展方向集中在控制灵活、性能优异的电力电子装置上，本着节约资源和投资的原则，一机多能又成为电力电子装置的未来发展方向。

发明内容

本发明提出了一种可以抑制闪变、消除谐振发生危险并能保证快速检测、提高精度的电网谐波与闪变综合抑制装置，本发明具有高度可控性和快速响应性的优点，可靠性和稳定性高。

本发明采用如下技术方案：

一种电网谐波与闪变综合抑制装置，包括主电路和控制电路，控制电路分别通过电压传感器、电流传感器获得电网的电压信号、电流信号，控制电路分别通过电压传感器、电流传感器获得主电路的直流电压信号、输出电流信号、输入电流信号，控制电路的控制驱动信号端口连接于主电路的控制驱动端，上述控制电路还用于将采样得到的电网三相电流ia、ib、ic数据通过变换得到等效电导Gp(t)、Gq(t)，然后得到等效电导的交流分量Gph、Gqh，利用等效电导交流分量和谐波及无功电流的线性关系，经过线性变换可以得到需要抑制或补偿的电流分量iαh、iβh、i0h。

主电路在控制电路的控制信号的控制下，通过整流电路对电网的交流电进行整流为电容提供直流电压，同时在控制信号的控制下通过逆变电路将直流电逆变成不同频率的交流电，以抵消由于非线性负载工作时产生的电网谐波，并且可以补偿负载的无功功率，从而调节功率因数并且抑制电压闪变。电压传感器和电流传感器检测线路和电容上的电压、检测整流和逆变电路四个桥臂、配电网络上的电流，并将检测结果传输至控制电路。控制电路得到来自传感器的控制信号进行判断、计算，采用合适的检测与控制算法对主电路中的逆变电路和整流电路进行准确、实时的控制，从而对配电网系统中的电网谐波和闪变进行综合抑制。

与现有技术相比，本发明的主电路具有如下优点：

●由于该装置可以检测配电网系统的谐波和无功电流，因此本装置不仅能补偿各次谐波，还可以补偿无功从而抑制闪变，有一机多能的特点，在性价比上较为合理；

●由于本装置属于采用电力电子器件的有源滤波装置，所以本装置的滤波特性不受系统阻抗等的影响，可消除与系统阻抗发生谐振的危险；

●由于本装置采用新型的检测算法，因此本装置具有自适应功能，可自动跟踪补偿变化着的谐波，即具有高度可控性和快速响应性等优点。

●该装置针对谐波和无功的特点设计了一种新型的检测算法，可以减少近1/3的运算量，保证了检测的快速，同时也提高了精度，为对谐波和无功的实时的综合抑制提供了基础。

●本装置采用冗余对称设计，逆变电路也可以实现整流功能，同时整流电路也可以实现逆变功能。正常工作时分别进行整流与逆变，当某个部分发生故障时可以将该部分电路停止，而采用其对称部分同时进行整流和逆变，以实现电网谐波和闪变进行综合抑制，这样可以大大提高系统的可靠性和稳定性。

附图说明

图1为新型电网谐波与闪变综合抑制装置中主电路部分的连接示意图，其中1-1部分为逆变电路，1-2为直流侧电容，1-3部分为整流电路，1-4和1-5为投切开关与电感电路。

图2为新型电网谐波与闪变综合抑制装置中控制电路的系统组成示意，其中2-1电压/电流传感器及A/D采样部分，图中211为霍尔电压、电流传感器，212，213，214，215为四片A/D芯片AD7865；2-2部分为CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)及开关量输入、输出部分，图中221为CPLD芯片XC95144；2-3部分为控制电路的人机接口部分，图中231为双口RAM数据存储芯片IDT70V08，232为液晶显示屏，233为液晶显示控制芯片SED1335，234为51单片机芯片W77E58，235为键盘；图中2-4部分为控制电路的数据通讯部分，图中241为以太网收发芯片LXT971，242为串口通信RS485芯片，243为串口通信RS232芯片；2-5部分为外部存储器扩展部分，图中251、252为两片同步动态随机存储芯片IS42SI16400A，253、254为两片FLASH存储芯片SST39VF160；2-6部分为控制电路的FPGA(Field-Programmable Gate Array，现场可编程门阵列)部分，图中261为FPGA芯片，采用EP1C6Q240C8芯片；2-7部分为控制电路的主控制芯片电路部分，图中271为主控芯片，采用ARM9系列的AT91RM9200芯片。

图3新型电网谐波与闪变综合抑制装置的结构图。其中1为系统的主电路部分，1-1部分为逆变电路，1-2为直流侧电容，1-3部分为整流电路，1-4和1-5为投切开关与电感。2为系统的控制电路。3为交流电源系统，4为非线性负载，PT1、PT2为电压传感器，CT1、CT2为电流传感器。

图4新型谐波电流及无功电流检测方法原理图，图中A部分是计算等效电导的变换，图中B部分是数字低通滤波器部分，图中C部分是计算补偿电流的变换部分。

图5是本发明的A/D采样电路图。

图6是本发明的CPLD电路图。

图7是本发明的外部存储器扩展电路图。

图8是本发明的FPGA器件与ARM芯片的连接图。

图9是本发明的ARM微处理器电路图。

具体实施方式

一种电网谐波与闪变综合抑制装置，包括主电路1和控制电路2，控制电路2分别通过电压传感器PT1、电流传感器CT3获得电网的电压信号、电流信号，控制电路2分别通过电压传感器PT2、电流传感器CT1、CT2获得主电路1的直流电压信号、输出电流信号、输入电流信号，控制电路2的控制驱动信号端口连接于主电路1的控制驱动端，上述控制电路2还用于将采样得到的电网三相电流ia、ib、ic数据通过变换得到等效电导Gp(t)、Gq(t)，然后得到等效电导的交流分量Gph、Gqh，利用等效电导交流分量和谐波及无功电流的线性关系，经过线性变换可以得到需要抑制或补偿的电流分量iαh、iβh、i0h。

所述的电网谐波与闪变综合抑制装置的主电路1，包括电容1-2，第一电感L与开关电路及第二电感L与开关电路1-4、1-5，第一和/或第二电感L与开关电路包括四路由串联的电感L与开关电路构成的支路，在第一电感L与开关电路1-4与电容1-2，之间设有逆变电路1-1，并且，逆变电路1-1的sa、sb、sc、sn交流输入端分别与四路第一电感L与开关电路1-4支路的sa、sb、sc、sn端连接，逆变电路1-1的直流端与电容1-2的DC+、DC-直流端连接；在第二电感L与开关电路1-5与电容1-2之间设有整流电路1-3，并且，整流电路1-3的整流电路1-3的直流端与与电容1-2的DC+、DC-直流端连接，整流电路的1-3的la、lb、lc、ln交流端分别与四路第二电感L与开关电路1-5支路的la、lb、lc、ln端连接。

所述的电网谐波与闪变综合抑制装置中逆变电路1-1包括4路桥臂，桥臂的两端分别相互连接且该两端分别为逆变电路1-1的直流端，每路桥臂2个串联的电力电子开关组成，4路桥臂的中点分别为逆变电路1-1的sa、sb、sc、sn交流输入端，上述电力电子开关由绝缘栅双极晶体管及与绝缘栅双极晶体管反相并联的二极管组成。

所述的电网谐波与闪变综合抑制装置中整流电路1-3包括4路桥臂，桥臂的两端分别相互连接且该两端分别为整流电路1-3的直流端，每路桥臂2个串联的电力电子开关组成，4路桥臂的中点分别为整流电路1-3的la、lb、lc、1n交流端，上述电力电子开关由绝缘栅双极晶体管及与绝缘栅双极晶体管反相并联的二极管组成。

所述的电网谐波与闪变综合抑制装置中控制装置2包括采样电路2-1、逻辑信号处理及开关量输入、输出电路2-2、可编程逻辑电路2-6及主控电路2-7，采样电路2-1用于对系统和负载的电压、电流进行采样，采样电路2-1的数字信号输出端与主控电路的主控制芯片271的数据总线连接，主控电路2-7的控制信号输出端及开关量信号输出端与逻辑信号处理及开关量输入、输出电路2-2的控制信号输入端及开关量信号输入端连接，逻辑信号处理及开关量输入、输出电路2-2的控制信号输出端与采样电路2-1的控制信号输入端连接，逻辑信号处理及开关量输入、输出电路2-2用于从主控电路2-7得到逻辑处理信号并合成相应的控制信号和开关量输出信号，控制信号输出至采样电路2-1，开关量输出信号接至开关量输出端子用于控制电网谐波与闪变综合抑制设备，主控电路2-7的地址总线、数据总线、复位信号线以及中断信号线，使能信号线、片选信号线、读信号线、写信号线分别与可编程逻辑电路电路2-6的FPGA芯片为EP1C6Q240C8芯片261的地址总线、数据总线、复位信号线以及中断信号线、使能信号线、片选信号线、读信号线、写信号连接线。

所述的电网谐波与闪变综合抑制装置，在主控电路2-7上设有外部存储器扩展电路2-5，外部存储器扩展电路2-5的地址线、数据信号总线及控制信号总线分别与主控电路2-7的地址线、数据总线及控制信号总线相连接。

下面参照附图，对本发明的具体实施方案作一详细说明：

参照图3，电网谐波与闪变综合抑制装置由主电路1、控制电路2、电压传感器PT1、PT2和电流传感器CT1、CT2、CT3组成。其中主电路由绝缘栅双极晶体管T1～T8组成的逆变电路1-1、电容1-2、绝缘栅双极晶体管T9～T16组成的整流电路1-3、电感L与开关电路1-4、1-5组成。其中专门设计了新型谐波电流及无功电流检测方法，该算法由计算等效电导的变换部分，即图2-A部分，数字低通滤波器部分，即图2-B部分，计算补偿电流的变换部分，即图2-C部分组成。通过该算法实现对补偿的电流分量进行快速、准确的计算，为实现谐波与闪变的综合抑制提供基础。

参照图1、图3，该主电路1由五个部分组成，其中交流电源的SA、SB、SC、SN端连接到电感L和开关电路1-4，经过电感L和开关电路1-4然后连接到逆变电路1-1的交流输入端sa、sb、sc、sn，逆变电路的直流端连接到电容1-2的直流端DC+、DC-，同时电容1-2的直流端DC+、DC-也连接到整流电路1-3的直流端，整流电路的1-3的交流端la、lb、lc、ln连接到电感L和开关电路1-5，然后通过电感L和开关电路1-5连接到负载侧的交流端LA、LB、LC、LN。

参照图2、图5～9，控制电路2中的电压/电流传感器及A/D采样电路2-1通过电压、电流传感器211得到需要测量的电压、电流信号分别送至4个A/D采样电路212、213、214、215的脚13、脚15、脚18、脚20进行转换，转换的结果通过每个A/D采样电路的数字量输出引脚DB0-DB13脚27～脚34和脚38～脚43接到主控制芯片271的数据总线脚179～脚198，主控制芯片利用这些测量值进行处理；该控制电路中的CPLD及开关量输入、输出电路2-2通过其CPLD芯片221的数据接口脚139、脚140及脚142～脚155和控制接口脚12、脚22、脚24、脚26、脚28，脚130、脚133、脚138从主控制芯片271得到相关的处理信号后在CPLD芯片221中合成相应的控制信号和开关量输出信号。其中关于A/D芯片的控制信号通过CPLD芯片的IRQ0脚11输出至4个A/D芯片的控制端，其中开关量输出信号脚48、49、50、脚52～60，脚62～65，脚82～93，脚95～98，脚103～109，脚111～119接至开关量输出端子用于控制电网谐波与闪变综合抑制设备；该控制电路中的人机接口电路采用一个51单片机W77E58芯片234通过采用双口RAM芯片231的连接到主控制芯片271的数据总线上，液晶显示控制芯片233从W77E58芯片234获得需要显示的数据及控制信号后控制液晶显示屏232进行显示，键盘235通过W77E58芯片234将键入的数据送到主控制芯片271；该控制电路中的通讯电路采用以太网收发芯片LXT971241，串口通信RS485芯片242，串口通信RS232芯片243分别与主控制芯片271的数据通讯接口连接以实现以太网、RS485和RS232三种通讯方式；该控制电路中的外部存储器扩展电路的两片同步动态随机存储芯片IS42SI16400A251、252和两片FLASH存储芯片253、254的地址脚20～脚26，脚30～35、数据信号及控制信号分别与主控制芯片71的地址、数据总线及控制信号相连接；该控制电路中的FPGA电路的FPGA芯片261的地址总线AB[0..23]、数据总线(DB[0..15]、复位信号(nRST)以及中断信号线(INT)，使能信号(nOE)、片选信号(nCS)、读信号(nRD)、写信号(nWE)分别与主控制芯片721的地址总线AB[0..23])、数据总线(DB[0..15]、复位信号(nRST)以及中断信号线(INT)，使能信号(nOE)、片选信号(nCS)、读信号(nRD)、写信号(nWE)相连接。

装置开始工作时，先判断整流部分和逆变部分电路的工作情况，如果两部分均正常工作，则闭合投切开关SW2、SW1，整流电路通过电感L5～L8与交流电路相连在控制电路控制下进行可控整流得到的直流电压对电容进行充电，为逆变提供直流支撑，同时电容还起到滤除直流电压的脉动成分。控制电路通过传感器以及采样电路得到的电压、电流数值通过专门设计的检测算法计算出需要补偿的电流分量，控制电路采用合适的控制策略，逆变电路将电容上直流电压进行逆变得到不同频率的交流电压，通过电感L1～L4耦合至线路，从而提供负载的无功电流和抵消谐波。在该工作过程中，逆变和整流电路中的二极管D1～D16起到保护绝缘栅双极晶体管T1～T16的作用。在系统工作时每隔一段时间对逆变电路和整流电路进行检测，当发现其中某个部分发生故障时，则关闭该部分电路，同时打开该部分的投切开关。此时相对应的另外一个部分则利用该部分主电路中的绝缘栅双极晶体管和二极管同时进行整流和逆变的相应动作，从而实现抑制电网谐波和闪变的功能，并且提高了系统的稳定性和可靠性。

主电路各部分说明

1、网侧滤波电感L1～L4：逆变电路采用通过电抗器接入的方式时，相当于将综合抑制装置的输出电压经过电抗器并入系统，补偿电流即为系统电压和综合抑制装置输出电压的差值通过电抗器时所产生的电流。电感是保证装置正常运行的必要条件。电感值的大小对系统影响很大，选取适当的电感值可以达到抑制高次谐波的目的，但是如果过大将导致系统的动态响应速度变慢，而过小将导致装置在投入运行时产生的瞬时电流不能得到有效抑制。经过计算根据不同的场合选择1.5～4mH，25～100A的电感。

2、直流侧滤波电容：电压型逆变器的标志。其作用是滤除直流电压脉动成分，保证在正常工作时其直流电压维持不变，保证装置正常工作。直流侧电容容量在允许的范围内越大越好，容量越大，抑制电容电压波动的能力越强。电容的选择还要考虑电容的耐压问题，经过计算选择1200V、4700μF的电容。

3、整流电路1-3：该部分电路由绝缘栅双极晶体管T9～T16及与绝缘栅双极晶体管反相并联的二极管D9～D16组成；对该部分电路通过系统的控制电路部分2采用脉宽调制(PWM，Pulse-Width Modulation)方法进行控制，可以使得各相输入电流近似为正弦波且和系统的电压相位相同，功率因数近似为1，通过PWM整流电路为直流侧滤波电容 提供一个稳定的直流电压，为进行谐波与闪变的综合抑制提供直流电压支撑。

4、逆变电路1-1：该部分电路由绝缘栅双极晶体管T1～T8及与绝缘栅双极晶体管反相并联的二极管D1～D8组成；该部分电路在系统的控制电路部分2的控制下，采用谐波与闪变综合抑制控制策略，针对由于非线性负载的接入而引入的谐波产生相对应的补偿电流与其进行抵消，从而抑制了谐波。同时，该部分电路亦能提供配电系统运行时所需要的无功功率，通过补偿无功功率起到了稳定配电系统的供电电压的作用，从而可以抑制闪变的发生。事实上该部分逆变电路和上述整流电路的电路拓扑结构完全相同，并且逆变电路和上述整流电路都可以在系统控制电路的控制下独立地完成整流和逆变的相应动作，之所以采用两个相同的结构主要原因有：1)为了能够对直流侧滤波电容两端的电压能够进行准确、及时的控制，提高控制精度，从而实现谐波和闪变抑制能力的优化；2)为了实现装置的冗余运行，逆变电路也可以实现整流功能，同时整流电路也可以实现逆变功能。正常工作时分别进行整流与逆变，当某个部分发生故障时可以将该部分电路停止，而采用其对称部分同时进行整流和逆变，以实现电网谐波和闪变进行综合抑制，这样可以大大提高系统的可靠性和稳定性。

5、负载侧滤波电感L5～L8及开关电路1-4、1-5：整流电路采用通过电抗器接入的方式，在整流电路工作时，由于开关器件绝缘栅双极晶体管T9～T16的动作使得各相电流中含有频率很高的高次谐波。负载侧滤波电感起到在整流电路工作时滤除各相电流中的高次谐波，这样就可以使各相输入电流的脉动成分大大减少。与网侧滤波电感相同，负载侧滤波电感的值也取为1.5～4mH，25～100A。为了控制本装置的使用，在主电路中设计有开关SW1和SW2。

检测算法的设计

为了实现对电网谐波与闪变的综合抑制，该装置必须要能够对电网中的电流、电压信号进行实时的检测，计算出电流中的谐波及无功部分，从而通过控制电力电子器件实现对谐波电流和无功电流的综合抑制。

传统的方法是基于瞬时无功功率理论的方法，三相负载电流ia、ib、ic经过坐标变换到α、β、0相，再根据sinωt、cosωt计算出ip、iq，ip、iq分别减去它们的直流分量 得到iph、iqh再变换到α、β、0坐标系得到负载电流的谐波和无功分量。另外一种传统方法是采用FBD方法，将a、b、c相电流ia、ib、ic和电压作用得到等效电导Gp(t)、Gq(t)，Gp(t)、Gq(t)分别减去它们的直流分量Gp、Gq得到Gph、Gqh再与各相电压作用得到a、b、c相谐波和无功电流i_ah、i_bh、i_ch，由于控制部分需要的变量是α、β、0相的电流值，因此要进行a、b、c相到α、β、0相坐标变换。以上描述的两种传统方法为了实现信号的检测均要进行三次变换，计算也相对比较繁琐，影响了无功、谐波电流成分的检测速度，也影响了对电网谐波与闪变的综合抑制。

因此，该装置中专门设计了一种新型的检测方法。该方法将ip、iq法和FBD法结合，算法的前半部分用FBD法，三相电流ia、ib、ic和参考电压作用得到等效电导Gp(t)、Gq(t)，Gp(t)、Gq(t)减去它们的直流分量Gp、Gq得到Gph、Gqh，然后根据Gp和ip的线性比例关系，后半部分采用ip、iq法，坐标变换得到α、β、0相参考值i_αh、i_βh、i_0h。该方法较单独的ip、iq法和FBD法均省掉近三分之一的运算步骤，降低了软件开销，实时性好。

原理图如图2所示，其中的各部分的描述如下：

●当补偿谐波时需计算Gp(t)和Gq(t)：

$G_p\left(t\right)=\frac{P_{\mathrm{\Σ}}}{{\left|\right|v_{\mathrm{\Σ}}\left|\right|}^2}=\stackrel{\‾}{\frac{u_a{i}_a+u_b{i}_b+u_c{i}_c}{u_a^2+u_b^2+u_c^2}}$

$G_q\left(t\right)=\frac{P_{\mathrm{\Σ}}}{{\left|\right|v_{\mathrm{\Σ}}\left|\right|}^2}=\stackrel{\‾}{\frac{u_a^{*}{i}_a+u_b^{*}{i}_b+u_c^{*}{i}_c}{{\left(u_a^{*}\right)}^2+{\left(u_b^{*}\right)}^2+{\left(u_c^{*}\right)}^2}}$

其中u_a、u_b、u_c是三相电压，u_a ^*、u_b ^*、u_c ^*分别是三相电压的共轭电压，i_a、i_b、i_c是三相电流。

当补偿谐波和无功时只需计算Gp(t)：

$G_p\left(t\right)=\frac{P_{\mathrm{\Σ}}}{{\left|\right|v_{\mathrm{\Σ}}\left|\right|}^2}=\stackrel{\‾}{\frac{u_a{i}_a+u_b{i}_b+u_c{i}_c}{u_a^2+u_b^2+u_c^2}}$

●图中LPF为IIR型数字低通滤波器，采样频率为12800Hz，截至频率为40Hz。

●图中矩阵C^-1表达式为：

$C^{-1}=\left[\begin{array}{cc}\sin \mathrm{\ωt}& -\cos \mathrm{\ωt}\\ -\cos \mathrm{\ωt}& -\sin \mathrm{\ωt}\end{array}\right]$

这样经过2次变换后就通过三相负载电流ia、ib、ic迅速的得到谐波及无功部分分量，从而为实现对谐波电流和无功电流的综合抑制提供基础。

控制电路各部分说明

电压、电流传感器及A/D采样电路(参照图5)

装置中电压传感器采用南京中旭电子科技有限公司的HNV025T霍尔电压传感器。该传感器原边与副边匝数比为2500∶1000，这样通过测量该传感器M脚上测量电阻Rm上的电压就可以通过乘以转换系数得到原边上的电压。

装置中电流传感器采用南京中旭电子科技有限公司的HNC050LA霍尔电流传感器。该传感器原边额定测量电流为50A(AC/DC)副边输出电流为50mA(AC/DC)。这样通过测量该传感器的测量端接的测量电阻的端电压就可以得出原边上的电流的值。

装置设计了最多16通道的模拟量输入，采用4片高速、低功耗的AD7865采样芯片，该芯片是一种4通道14位模数转换器，单电源5V供电，具有mW级的极低功耗，输入范围为-5V～+5V，4通道采样速率为100kSPS。AD7965芯片内部带有4组跟随/保持放大器，可对4路输入信号进行同步采样和转换，模数转换时间为2.4us。该部分电路如图2所示。

AD7865采样芯片脚1产生转换结束信号busy，接入CPLD芯片。脚3，4，5分别接转换开始信号CONVST，片选信号CS，读使能信号RD。脚20，21接模拟量0输入，脚18，19接模拟量1输入，脚15，16接模拟量2输入，脚13，14接模拟量3输入。数字量输出引脚DB0-DB13接到主控制芯片的数据总线。

装置对模拟量采样的同步性有较高要求，一方面各路模拟量的采样时刻要求同步，另一方面采样周期的起始点和采样频率要根据系统电压波形进行调整。采样同步可以通过主控制芯片的硬件定时器才实现，利用一组定时器的波形输出功能产生可调的触发脉冲作为4片AD7865的统一转换触发信号。另一组定时器通过捕获模式对系统电压交流信号进行过零检测和频率测量，然后根据系统电压波形的变化调整AD采样的触发脉冲，修正采样频率，从而实现高精度，高同步性的模拟量采样。当4片AD7865芯片全部转换完毕后，利用采样芯片的busy信号触发主控制芯片的快速中断，主控制芯片依次从采样芯片中读取采样值。

逻辑信号处理及开关量输入、输出电路(参照图6)

主控制芯片通过CPLD电路产生对一些外设的片选信号，扩展I/O实现开关量的输入和输出，并完成一些相应的逻辑功能。可编程逻辑控制器采用Xilinx公司的XC95144 CPLD芯片。该芯片具有144个宏单元，3200个可用门，并且有133个I/O引脚。具有3.5V或5V的I/O能力，可以方便地进行编程以实现一定的逻辑输入和输出。该部分电路如图3所示。

CPLD电路的主要功能：

●M120引脚为外部12MHz信号(有源晶振)输入，内部经过CB4CE(4位二进制计数器)和D4 16E(4 16译码器)组成5分频电路从M24引脚输出2.4MHz信号，再经过CB2CE(2位二进制计数器)2分频得到1.2MHz信号.

●(2)地址线AB21、AB22、AB23引脚经过D3_8E(3_8译码器)后得到对应P(15:0)，PP(31:16)，PPP(47:32)，NCS_AD1，NCS_AD2，NCS_AD3，NCS_AD4共7个输出模块的片选信号，再结合NCS3，WRL，RD信号实现对7个模块的选通功能。P(15:0)，PP(31:16)，PPP(47:32)分别对应着PA，PC，PB这3个开入开出口。

●(3)AD1_BUSY，AD2_BUST，AD3_BUSY，AD4_BUSY分别对应4个AD7865芯片的转换完成信号，分别经过FDC(D触发器)再经过4与门得到一个总的触发信号IRQ0输出。其中PC5是FDC触发器的清零信号。

人机接口电路及通讯电路

人机接口电路中使用SED1335作为液晶显示器LCD的控制器，由于LCD的读写速度很慢，并且任务频繁，为了不影响装置的主要功能，装置中使用了一个51单片机W77E58专门负责LCD和键盘的控制工作，W77E58与主控制芯片之间采用双口RAM芯片IDT70V08交换数据。

装置主要采用以太网通讯方式，主控制芯片内部带有以太网媒体访问控制(MAC)层控制器，采用直接存储器存取(DMA)和先进先出(FIFO)的工作方式，数据的收发不占处理器资源，通过媒体独立接口(MII)连接物理层(PHY)双绞线或光纤收发器，实现10Mbit·S-1/100Mbit·S-1自适应的以太网。使用LXT971芯片作为快速以太网物理层自适应收发器。由于LXT971支持IEEE802.3标准，提供MII(media independent interface)接口，可以支持MAC，而主控制芯片内部正好集成有以太网媒体存取控制器，所以LXT971可以和主控制芯片实现无缝连接。

本装置使用的RS232发送/接收芯片是MAX232，MAX232是一种双组驱动器/接收器。片内含有一个电容性电平发生器以便在单电源+5V供电时提供EIA-TIA-232-E电平，每个接收器将EIA-TIA-232-E电平转化为5V TTL/CMOS电平。每个驱动器将5V TTL/CMOS电平转化为EIA-TIA-232-E电平。本装置还采用了MAXIM公司生产的RS485收发器芯片MAX485。它内部集成了接收器和发送器、DC/DC变换器，只需要在逻辑侧提供单一+5V电源就可以通过内部DC/DC变换器为接口两侧提供电源；通信方式为半双工，传输速率可达250KBPS，并设有传输速率限制电路，可以实现数据的无差错传输。

外部存储器扩展电路(参照图7)

外部存储器扩展电路选用速度快，容量大，价格低廉的同步动态随机存取存储器SDRAM和FLASH存储器。其中采用2片64Mbit SDRAM(IS42SI16400A)构成32位高速(133MHz)数据总线，用于存放装置运行时的程序代码和各种数据。为了提高程序运行的速度和流水线的命中率，装置启动后，所有程序拷贝到SDRAM中运行。

SDRAM芯片的引脚23-34为地址线引脚A0-A9，接到主控制芯片的地址线A2-A11，脚22的A10信号接到主控制芯片的SDA10引脚，脚35的A11信号接到主控制芯片的A13引脚。脚37，38的CKE，CLK信号接到主控制芯片的SDCKE，SDCK引脚，脚16，17，18，19的WE，CAS，RAS，CS信号接到主控制芯片的SDWE，CAS，RAS，SDCS引脚。第一个SDRAM芯片的数据引脚DQ0-DQ15接到主控制芯片数据总线的低16位，对应D0-D15，而第二个SDRAM芯片的数据引脚DQ0-DQ15接到主控制芯片数据总线的高16位，对应D16-D31。该部分电路如图4所示。

FLASH存储器采用2片16Mbit FLASH(SST39VF160)，一片用于固化应用程序代码，另一片用来存放各种需要保存的事件信息和历史数据。FALSH芯片的地址信号A0-A20接到主控制芯片的地址总线信号A1-A21，数据信号DQ0-DQ15接到主控制芯片的数据总线信号D0-D15。两个FLASH芯片的片选信号CS分别接到主控制芯片的片选信号NCS0和NCS2。该部分电路如图5所示。

FPGA电路(参照图7)

FPGA选用Altera的Cyclone系列的EP1C6Q240C8，EPIC6Q240C8型FPGA含有5980个LEs(Logic Elements)、185个可用I/O引脚，片内经过PLL(PhaseLocked Loop)倍频后主频可达500MHz到1GHz。

FPGA芯片和主控制芯片之间通过并行总线连接，该总线可以包括主控制芯片的地址总线AB[0..23])、数据总线(DB[0..15]、控制总线、复位信号(nRST)以及中断信号线(INT)，其中控制总线包括使能信号(nOE)、片选信号(nCS)、读信号(nRD)、写信号(nWE)，这样做的好处是，将FPGA芯片存储器化，即主控制芯片可通过对特定地址的访问来控制FPGA芯片工作，并且可通过共同的复位信号将主控制芯片与FPGA芯片同时复位，尽量避免总线竞争和冒险现象的出现。FPGA芯片可通过总线向主控制芯片发出中断请求，等待主控制芯片对特定事件的处理。该部分电路连接如图6所示。

主控制芯片电路(参照图8、9)

微控制器采用ATMEL公司的基于ARM920T的32位微控制器AT91RM9200。该微控制器工作于180MHz时性能高达200MIPS，带有存储器管理单元；内有16K字节的数据缓存，16K字节的指令缓存，16K字节的SRAM，128K字节的ROM；外部总线接口支持SDRAM，静态存储器，Burst Flash，SmrtMedia等多种存储器；4个可编程的外部时钟信号，包括周期性中断、看门狗及第二计数器的系统定时器；有8个优先级的高级中断控制器，独立的可屏蔽中断源，伪中断保护；122个可编程I/O口线的四个32位PIO控制器，各线均有输入变化及开漏能力；其丰富的硬件资源可以很好的满足本装置的性能要求。此外，AT91RM9200支持C/C++和汇编的混合编程，提供丰富的开发资源，包括C语言编译器、汇编/链接器、C源代码调试器、JTAG仿真器和第三方提供的软件模块和开发支持。该部分电路如图7所示。

主控制芯片电路的信号主要由以下几部分组成：

●32位数据总线D0～D31，26位地址总线A0～A25，片选信号NCS0，NCS2-NCS6，SDRAM的控制信号SDCS，SDA10，CAS，RAS，SDCKE，SDCK，SDWE，利用这些信号来完成对外部设备的控制和访问。

●电源引脚VDDIOM，VDDIOP，VDDPLL，VDDCORE，VDDOSC，地引脚GND，GNDPLL，GNDOSC.晶振时钟引脚XIN，XOUT，XIN32，XOUT32，ICE和JATG引脚TCK，TDI，TDO，TMS，NTRST，JTAGSEL。

●串行通讯口USART引脚SCK0-SCK3，TXD0-TXD3，RXD0-RXD3，RTS0-RTS3，CTS0-CTS3，DSR1，DTR1，DCD1。

●以太网MAC引脚EREFCK，ETXCK，ERXCK，ETXEN，ETX0-ETX3，ETXER，ERXDV，ECRSDV。

Claims (6)

1、一种电网谐波与闪变综合抑制装置，其特征在于：包括主电路(1)和控制电路(2)，控制电路(2)分别通过电压传感器(PT1)、电流传感器(CT3)获得电网的电压信号、电流信号，控制电路(2)分别通过电压传感器(PT2)、电流传感器(CT1、CT2)获得主电路(1)的直流电压信号、输出电流信号、输入电流信号，控制电路(2)的控制驱动信号端口连接于主电路(1)的控制驱动端，上述控制电路(2)还用于将采样得到的电网三相电流ia、ib、ic数据通过变换得到等效电导Gp(t)、Gq(t)，然后得到等效电导的交流分量Gph、Gqh，利用等效电导交流分量和谐波及无功电流的线性关系，经过线性变换可以得到需要抑制或补偿的电流分量iαh、iβh、i0h。

2.根据权利要求1所述的电网谐波与闪变综合抑制装置，其特征在于主电路(1)，包括电容C1(1-2)、第一电感L与开关电路及第二电感L与开关电路(1-4、1-5)，第一和/或第二电感L与开关电路包括四路由串联的电感L与开关电路构成的支路，在第一电感L与开关电路(1-4)与电容C1(1-2)之间设有逆变电路(1-1)，并且，逆变电路(1-1)的sa、sb、sc、sn交流输入端分别与四路第一电感L与开关电路(1-4)支路的sa、sb、sc、sn端连接，逆变电路(1-1)的直流端与电容C1(1-2)的DC+、DC-直流端连接；在第二电感L与开关电路(1-5)与电容C1(1-2)之间设有整流电路(1-3)，并且，整流电路(1-3)的整流电路(1-3)的直流端与与电容C1(1-2)的DC+、DC-直流端连接，整流电路的(1-3)的1a、1b、1c、1n交流端分别与四路第二电感L与开关电路(1-5)支路的1a、1b、1c、1n端连接。

3、根据权利要求2所述的电网谐波与闪变综合抑制装置，其特征在于逆变电路(1-1)包括4路桥臂，桥臂的两端分别相互连接且该两端分别为逆变电路(1-1)的直流端，每路桥臂2个串联的电力电子开关组成，4路桥臂的中点分别为逆变电路(1-1)的sa、sb、sc、sn交流输入端，上述电力电子开关由绝缘栅双极晶体管及与绝缘栅双极晶体管反相并联的二极管组成。

4、根据权利要求2或3所述的电网谐波与闪变综合抑制装置，其特征在于整流电路(1-3)包括4路桥臂，桥臂的两端分别相互连接且该两端分别为整流电路(1-3)的直流端，每路桥臂2个串联的电力电子开关组成，4路桥臂的中点分别为整流电路(1-3)的1a、1b、1c、1n交流端，上述电力电子开关由绝缘栅双极晶体管及与绝缘栅双极晶体管反相并联的二极管组成。

5、根据权利要求1所述的电网谐波与闪变综合抑制装置，其特征在于控制装置(2)包括采样电路(2-1)、逻辑信号处理及开关量输入、输出电路(2-2)、可编程逻辑电路(2-6)及主控电路(2-7)，采样电路(2-1)用于对系统和负载的电压、电流进行采样，采样电路(2-1)的数字信号输出端与主控电路的主控制芯片(271)的数据总线连接，主控电路(2-7)的控制信号输出端及开关量信号输出端与逻辑信号处理及开关量输入、输出电路(2-2)的控制信号输入端及开关量信号输入端连接，逻辑信号处理及开关量输入、输出电路(2-2)的控制信号输出端与采样电路(2-1)的控制信号输入端连接，逻辑信号处理及开关量输入、输出电路(2-2)用于从主控电路(2-7)得到逻辑处理信号并合成相应的控制信号和开关量输出信号，控制信号输出至采样电路(2-1)，开关量输出信号接至开关量输出端子用于控制电网谐波与闪变综合抑制设备，主控电路(2-7)的地址总线、数据总线、复位信号线以及中断信号线，使能信号线、片选信号线、读信号线、写信号线分别与可编程逻辑电路电路(2-6)的FPGA芯片EP1C6Q240C8(261)的地址总线、数据总线、复位信号线以及中断信号线、使能信号线、片选信号线、读信号线、写信号连接线。

6、根据权利要求5所述的电网谐波与闪变综合抑制装置，其特征在于在主控电路(2-7)上设有外部存储器扩展电路(2-5)，外部存储器扩展电路(2-5)的地址线、数据信号总线及控制信号总线分别与主控电路(2-7)的地址线、数据总线及控制信号总线相连接。

Images