CN101063961A

CN101063961A - 刻录系统及其方法

Info

Publication number: CN101063961A
Application number: CN 200610074948
Authority: CN
Inventors: 张天超; 郑全阶; 陈玄同; 刘文涵
Original assignee: Inventec Corp
Current assignee: Inventec Corp
Priority date: 2006-04-25
Filing date: 2006-04-25
Publication date: 2007-10-31

Abstract

一种刻录系统及其方法，包含：主机，储存有待刻录数据；数个待刻录的芯片；刻录装置，用于进行刻录和计算向每一待刻录芯片每次传输待刻录数据所用的时间；多路开关，由刻录装置控制其开合，并与数个待刻录的芯片分别电性连接；其中每次刻录装置控制多路开关选通一待刻录芯片传输待刻录数据并当待刻录芯片处于等待数据写入的状态时，由控制多路开关选通另一待刻录芯片进行待刻录数据的传输。本发明的刻录系统利用多路开关对不同芯片的选通，真正实现了多芯片并行刻录，节省了刻录时间，提高了刻录效率。

Description

刻录系统及其方法

技术领域

本发明涉及一种刻录系统及其方法，尤其涉及一种对多个芯片并行刻录的一对多式刻录系统及其方法。

背景技术

业界通用的电子式可抹写程序化只读存储器(EEPROM)刻录设备通常是一对一的进行刻录，刻录设备只能连接一个目标芯片，每次刻录完一个芯片后，由操作人员更换目标芯片，重新开始一次新的刻录过程。IIC(Inter IC，简称IIC)接口协议规定了芯片之间数据通讯的方法，在具体实践中，对于EEPROM芯片(93和24系列)，在每次写入数据后要等待一定时间，如此芯片才能真正将数据写入。如图1所示，时间T1是向芯片传输数据所耗费的时间，传输数据包括起始位、地址、数据和停止位，这些数据传送到芯片后，并没有真正写入，而是暂时放在缓冲区中，当芯片收到停止位后开始将这些数据写入，时间T2是等待这段数据写入的时间。因此，假设一片芯片刻录时间为Tic，更换新的芯片所需的时间为Tc，对于只能连结一片目标芯片的刻录设备，刻录一片芯片所需的时间为：

T＝Tic+Tc＝(T1+T2)+Tc

目前发展较快的是一对多式的刻录设备，如图2所示，刻录装置3利用内部芯片接口6实现对多个目标芯片5的刻录，这种刻录设备在一条总线上连接了多个目标芯片，每一个芯片独占一个(或者多个)地址，这样可以实现每次刻录多片芯片，但是对这些芯片的刻录作业是按顺序进行的，这是因为当一条IIC总线上有多个设备地址时，IIC主设备在同一时刻只能对某一个地址进行作业，所以当刻录设备对一个地址作业时，在这个地址作业未结束之前，其它地址空间只能处于等待状态。就是说这种刻录本质上也是分时进行的。对于这种可实现一台设备对多块芯片进行刻录的刻录设备，每块芯片的刻录时间为：

T＝(Tic×m+Tc)/m＝Tic+Tc/m＝(T1+T2)+Tc/m

其中m为刻录设备连接的目标芯片的数量。

通过上述两个等式可以看到，一对多式的刻录设备相对于一对一式的刻录设备而言，只节省了更换芯片的时间，对于从实际意义上提高刻录效率并未作出大的贡献。

因此，为了节省刻录时间，需要一种更有效率的刻录系统。

发明内容

为了解决上述现有技术中的问题与缺陷，本发明的目的在于，提供一种刻录系统及其方法，用于节省刻录时间。

本发明所提供的一种刻录系统，包含：主机，储存有待刻录数据；数个待刻录的芯片；刻录装置，用于进行刻录和计算向每一待刻录芯片每次传输待刻录数据所用的时间；多路开关，由刻录装置控制其开合，并与数个待刻录的芯片分别电性连接；其中每次刻录装置控制多路开关选通一待刻录芯片传输待刻录数据并当待刻录芯片处于等待数据写入的状态时，由控制多路开关选通另一待刻录芯片进行待刻录数据的传输。

本发明所提供的一种刻录方法，包含以下步骤：获得每次传输待刻录数据所用的时间；通过一多路开关选通一未进行本次循环待刻录数据传输的芯片；向其传输待刻录数据；在向此芯片传输待刻录数据所用的时间结束时判断是否还有仍未进行本次循环待刻录数据传输的芯片，如果是则对其传输待刻录数据，如果否则判断是否有芯片刻录完成，当所有芯片对所有循环的数据全部刻录完成后，对刻录完成的芯片进行校验。

综上所述，本发明的优点在于利用多路开关对不同芯片的选通，真正实现了多芯片并行刻录，节省了刻录时间，提高了刻录效率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术刻录一片芯片所需刻录时间的示意图；

图2为现有技术的刻录系统的结构图；

图3为本发明刻录系统的结构图；

图4为本发明的刻录系统并行刻录多片芯片所需刻录时间的示意图；

图5为本发明的刻录方法的方法流程图。

其中，附图标记

1、10 主机

3、30 刻录装置

5、50 目标芯片

6、31 内部芯片接口

11 控制模块

33 微处理器

45 总线

70 多路开关

T1 数据传输时间

T2 等待数据写入时间

步骤100安装m片芯片

步骤101初始化刻录系统

步骤103检测待刻录的芯片的类型

步骤105计算数据传输需要的时间T1和等待数据写入需要的时间T2

步骤107选通一片未进行本次循环待刻录数据传输的芯片刻录

步骤109判断是否还有仍未进行本次循环待刻录数据传输的芯片

步骤111判断是否mT1＜T2

步骤113等待一芯片刻录完成

步骤115判断是否还有数据需要刻录

步骤117校验

具体实施方式

以下，将结合附图对本发明的较佳实施方式作详细说明。

请参考图3，图中表示了本发明的刻录系统，其包含依次连接的主机10、刻录装置30、多路开关70和数个目标芯片50。

其中，主机10通过通讯接口(可以是串行端口、并列端口、网络等)发送命令和刻录数据给刻录装置30，用于命令刻录装置30进行以下动作：获取目标芯片50的信息(有几片目标芯片以及是否成功刻录)并返回相应的信息给主机10、提供待刻录的数据、对目标芯片50进行刻录、每次传输刻录数据后查询是否还有仍未进行本次循环待刻录数据传输的目标芯片50以及进行刻录后的校验等，这些命令都由主机10内部的控制模块11发出，控制模块11还可将上述信息都显示给使用者供其确认。

刻录装置30的微处理器(ARM)33用于解析主机10发送的命令和数据，其储存有目标芯片50的型号等信息以便依照获得的目标芯片50的信息以比对芯片是否匹配，微处理器33还用于通过总线45控制多路开关70以选通某一个目标芯片50，以及通过内部芯片接口31传输相应的数据和命令到目标芯片50中，此外还在每次数据传输后查询是否存在仍未进行本次循环待刻录数据传输的目标芯片50，而且在刻录完成后对各个芯片进行校验，并将校验结果回馈给主机10。下文将对刻录装置30进行更详细的描述。

为了实现多芯片的并行刻录，在本发明的刻录系统中多路开关70是相当重要的。多路开关70是分时工作的组件，在某一时刻只能有一个通路连通，而其它通路则是截止的，这样，对于刻录装置30而言，某一时刻只有一个目标芯片50与之连接。因此，所有的目标芯片50都可以采用相同的地址，刻录装置30则通过多路开关70选通不同的目标芯片50。数个目标芯片50安装在专用的卡具上。

控制多路开关的刻录装置30也在本发明中起到了至关重要的作用，刻录装置30由总线45控制多路开关70以及时导通下一片芯片，因此需要明确每次数据传输的时间。以刻录EEPROM芯片为例，其通常支持400kbps速率，以按照每次传输8bytes计算，忽略地址信息和控制信息，则数据传输的时间T1＝8×8/400k＝0.16ms；而通常情况下，等待数据写入的时间T2＝10ms。由此可见，等待数据写入的时间远远大于数据传输的时间。因此，如图4所示，刻录装置30在向一个目标芯片50传输完数据(传输时间为T1)后的等待时间T2内可选通另一个目标芯片50，进行数据传输，并以此类推。因此，需要依照提前计算出每次传输数据的时间T1，并在第一片芯片的数据传输时间T1结束后立即查询是否有仍未进行本次循环待刻录数据传输的芯片，并通知多路开关70导通下一片未处于刻录状态的芯片以进行数据传输，微处理器33即起到了这个作用。

微处理器33依照主机10的命令获得每片目标芯片50的相关信息，计算出每次传输数据的时间T1和等待数据写入的时间T2，这样可以在每片目标芯片50进行完数据传输的时间点到达后，立即通过内部芯片接口31查询哪些芯片仍未进行本次循环待刻录数据传输，并顺序选取一片未处于刻录状态的芯片进行相同数据的传输，如图4所示，对目标芯片传输数据是在对所有目标芯片50进行完相同数据的一个循环的传输后再重新从第一片目标芯片开始进行下一个循环的数据传输，因此需要计算向所有芯片传输数据的时间mT1是否与第一片目标芯片等待数据写入的时间T2相当，如果小于，说明第一片目标芯片尚未完全写入，则需等待这一循环的刻录结束，如果大于或等于，说明至少第一片目标芯片已经完成数据写入，那么可以直接进入下一个的循环的数据传输。微处理器33还在确定所有待刻录的数据都已经被刻录到所有芯片后，对刻录完成的芯片进行校验。

因此，如果并行刻录m片目标芯片，每片目标芯片刻录需要N(理论上N≥1)个循环(每个循环耗时为T1+T2)，忽略地址信息和控制信息，可以得到刻录每片目标芯片所用的平均时间T为(当T2大于m倍T1时)：

T = \frac{N (T 1 + T 2) + (T 2 - (T 2 - (m - 1) T 1))}{mN} = \frac{T 1 + T 2}{m} + \frac{mT 1 - T 1}{mN},

通常情况下N的值会比较大，所以可以忽略

而得到

T = \frac{T 1 + T 2}{m} .

因此，如图4所示，也可获知多路开关70上最多可挂载的目标芯片数M＝T2/T1+1，即多路开关70上挂载T2/T1+1片目标芯片同时刻录时将最有效的利用内部芯片接口31的频宽，效率可以近似提升T2/T1+1倍。以刻录四片目标芯片为例，即当m＝4时T＝(T1+T2)/4＝(0.16+10)/4＝2.54ms，与现有技术刻录4片同样的芯片每片需要10.16ms秒相比，效率有4倍的提升。

本发明的刻录系统解决了现有技术IIC地址空间受限且等待某一个地址空间的芯片刻录的过程中不能操作其它芯片的问题。最重要的是，通过多路开关对不同芯片的选择，真正实现了多芯片并行刻录的目的。多路开关可以采用市场通用的总线开关，也可以采用复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)或现场可编程门矩阵(Field ProgrammableGate Array，FPGA)来实现。本发明的刻录系统采用IIC通讯协议的刻录系统，适用于刻录EEPROM芯片，每片目标芯片具有相同的地址。

现在请参考图5，此图为本发明一种刻录方法的方法流程图，如图所示，本发明的刻录方法包含以下步骤：

依照实际需要选取m片芯片安装到芯片卡具上(步骤100)；

初始化刻录系统(步骤101)，此时刻录系统中的刻录装置处于就绪状态，可随时等待主机发送相应的刻录命令，并可通过外显形式通知使用者刻录装置状态为正常；

检测待刻录的目标芯片的类型(步骤103)，主机选取对应的芯片型号，并与刻录装置通讯以检测目标芯片是否匹配，以及有几片目标芯片，刻录装置获取目标芯片的信息后返回相应的信息给主机，主机通过外显的形式显示给使用者，在检测芯片类型和数量的过程中，需要刻录装置通过总线控制多路开关对所有的通路依次选通，这是个遍历的过程；

计算刻录过程中数据传输需要的时间和等待数据写入需要的时间(步骤105)，收到芯片类型匹配的通知后，刻录设备根据实际芯片的类型和数量，计算数据传输需要的时间，以及等待数据写入需要的时间；

选通一片未进行本次循环待刻录数据传输的目标芯片进行刻录(步骤107)，主机发送刻录命令和刻录数据给刻录装置，刻录装置解析这些命令和数据，并执行相应的操作，待数据传输完毕后，这片芯片进入等待数据写入的状态，其中主机可由使用者人为控制也可设为自动；

刻录装置判断是否还有仍未进行本次循环待刻录数据传输的目标芯片(步骤109)，主机发送查询命令给刻录装置，刻录装置接收到主机的命令后检测所有目标芯片以查询出是否有还未进行本次循环数据传输的目标芯片，如果有执行步骤107，如果没有执行步骤111；判断向所有目标芯片传输数据的时间之和是否小于刻录目标芯片的过程中等待数据写入的时间(步骤111)，具体计算请参照上文公式(即判断是否mT1＜T2)，如果是执行步骤113，如果否则执行步骤115；

等待一目标芯片刻录完成(步骤113)；

判断是否还有数据需要刻录(步骤115)，即：检测是否还有剩余数据要进行刻录，如果有则对一片已经完成上一轮刻录但还未进行剩余数据传输的目标芯片进行下一个循环的数据传输，即执行步骤107，如果没有则代表所有待刻录的数据都已经刻录完成，即已进行完N个循环的数据传输，则执行步骤117；

待所有数据都已经刻录到所有芯片后，对各个已经刻录完成的目标芯片分别进行校验(步骤117)；校验全部完成后，本发明的刻录方法的步骤流程结束。

以下，以使用者并行刻录四片EEPROM-24C32芯片为例说明本发明的刻录方法。这四片芯片都支持400kbps速率，并且每次可以传输数据8bytes，总容量为32Kbit，其操作步骤如下：

取3片芯片安装到芯片卡具上，此时有一个卡具未放置芯片；激活主机和刻录装置；激活主机端的控制模块，控制模块和刻录装置通讯，并初始化刻录装置，最后给出刻录装置的状态为正常；选取对应的芯片型号，主机自动与刻录装置通讯，检测芯片是否匹配，以及有几片芯片；刻录装置返回相应的信息给主机，主机显示给使用者；使用者确认信息正确后，点击开始刻录，主机从控制模块中读取数据，并控制刻录装置开始芯片刻录工作；刻录装置得到刻录命令和刻录数据后，按照之前提到的流程对3片芯片同时刻录；刻录完成后自动对各个芯片进行校验，这之中刻录装置会回馈进度信息给主机的控制模块；控制模块显示刻录进度信息和成功与否信息；刻录成功完成后，使用者可以将芯片取出，放入其它待刻录芯片，重复进行刻录。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1、一种刻录系统，用于并行刻录数个待刻录的芯片，其特征在于，包含：

一主机，储存有待刻录数据；

一刻录装置，由该主机控制，用于进行刻录和计算向每一待刻录芯片每次传输该待刻录数据所用的传输时间；以及

一多路开关，由该刻录装置控制其开合，并与该数个待刻录的芯片分别电性连接；

其中该刻录装置控制该多路开关选通一待刻录芯片传输该待刻录数据，并当该待刻录芯片处于等待数据写入的状态时，控制该多路开关选通另一待刻录芯片进行待刻录数据的传输。

2、根据权利要求1所述的刻录系统，其特征在于，该刻录装置还包含一微处理器，用于在每次该传输时间结束后查询是否还有仍未进行本次循环待刻录数据传输的芯片。

3、根据权利要求2所述的刻录系统，其特征在于，该微处理器还用于对刻录完成的芯片进行校验。

4、根据权利要求2所述的刻录系统，其特征在于，该微处理还用于计算每次传输该待刻录数据后等待该待刻录数据写入芯片的等待时间。

5、根据权利要求2所述的刻录系统，其特征在于，该微处理器还用于查询是否还有未刻录的数据，若有，则对刚刚结束上一循环数据刻录的该芯片进行该待刻录数据的传输和刻录。

6、根据权利要求4所述的刻录系统，其特征在于，所述数个待刻录的芯片的个数小于或等于该等待时间与该传输时间的比值再加一。

7、根据权利要求2所述的刻录系统，其特征在于，该主机还包含一控制模块，储存有该待刻录芯片的数据，以提供给该微处理器，并向该刻录装置发送控制命令。

8、根据权利要求1所述的刻录系统，其特征在于，所述数个待刻录的芯片均具有相同的地址。

9、一种刻录方法，用于并行刻录数个待刻录的芯片，其特征在于，该方法包含以下步骤：

步骤(a)、获得向每一芯片每次传输待刻录数据所用的传输时间；

步骤(b)、通过一多路开关选通一仍未进行本次循环该待刻录数据传输的芯片；

步骤(c)、向该待刻录芯片传输该待刻录数据；

步骤(d)、在该传输时间结束后判断是否还有仍未进行本次循环该待刻录数据传输的芯片，如果是执行步骤(b)，如果否执行步骤(e)；

步骤(e)、判断是否所有芯片都完成所有数据的刻录，如果是执行步骤(f)，如果否则等待未完成刻录的芯片全部刻录完成；以及

步骤(f)、校验该完成数据写入的芯片。

10、根据权利要求9所述的刻录方法，其特征在于，在步骤(a)之前还包含检测该待刻录芯片的类型的步骤。

11、根据权利要求10所述的刻录方法，其特征在于，在步骤(a)中还包含依照该待刻录芯片的类型获取该传输时间，并获得每次传输该待刻录数据后等待该待刻录数据写入该芯片的等待时间的步骤。

12、根据权利要求11所述的刻录方法，其特征在于，所述数个待刻录的芯片的个数小于或等于该等待时间与该传输时间的比值再加一。

13、根据权利要求9所述的刻录方法，其特征在于，在步骤(f)中还包含在校验之前判断是否还有数据需要刻录的步骤，如果是则对该完成本次循环该待刻录数据写入且仍等待刻录的芯片执行步骤(b)，如果否则进行校验的步骤。

14、根据权利要求9所述的刻录方法，其特征在于，所述数个待刻录的芯片均具有相同的地址。