CN101057408A - 双模△∑模数转换器系统和方法 - Google Patents

双模△∑模数转换器系统和方法 Download PDF

Info

Publication number
CN101057408A
CN101057408A CNA2005800387348A CN200580038734A CN101057408A CN 101057408 A CN101057408 A CN 101057408A CN A2005800387348 A CNA2005800387348 A CN A2005800387348A CN 200580038734 A CN200580038734 A CN 200580038734A CN 101057408 A CN101057408 A CN 101057408A
Authority
CN
China
Prior art keywords
resonator circuit
frequency resonator
operator scheme
converter system
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800387348A
Other languages
English (en)
Other versions
CN100561876C (zh
Inventor
J·吉洛
P·小弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101057408A publication Critical patent/CN101057408A/zh
Application granted granted Critical
Publication of CN100561876C publication Critical patent/CN100561876C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

公开了一种双模Δ∑模数转换器系统，它使用前馈调制器，并包括低频谐振器电路和高频谐振器电路，且包括从高频谐振器电路中的最后一个积分器到加法器的前馈路径。该数字转换器系统包括用于允许在第一操作模式中采用高频谐振器电路和低频谐振器电路的选择单元。该系统也允许在第二操作模式中禁用高频谐振器电路和从高频谐振器电路中的最后一个积分器到加法器的前馈路径。

Description

双模△∑模数转换器系统和方法
优先权
本申请要求于2004年11月12日提交的美国临时专利申请No.60/627,578的优先权。
发明背景
本发明一般涉及模数转换器，尤其涉及Δ∑模数转换器。
模数转换器用于在广泛的应用中将模拟信号转换成数字信号，这些应用包括仪器化以及诸如调制解调器和无线通信的通信。常规模数转换器一般包括Nyquist速率转换器和过采样转换器。Nyquist速率转换器一般被设计成提供某一输出速率并对每个输出样本提供单个转换操作。过采样转换器一般对给定模拟输入信号过采样。一种类型的过采样转换器是诸如美国专利No.6,414,615所公开的Δ∑转换器。
然而众多通信系统被设计成能够以两种或多种操作模式(诸如用于无线通信系统的GSM、WCDMA和TD-SCDMA等)处理通信操作。通常期望对所需操作模式中的每一种均使用同一硬件。然而，模数转换器一般或者被设计成仅支持一种操作模式、要求在硬件中重复模数转换功能，或者包括重复的硬件。例如，尽管TD-SCDMA和WCDMA均为用于第三代(3G)终端的空中接口，但TD-SCDMA下行链路要求2.56Msps(每秒2.56兆个样本)模数转换以及相对较高的信噪比，而WCDMA要求7.68Msps模数转换以及相对较低的信噪比。
这两个标准之间的差异部分地与信号的带宽以及模数转换器的性能有关。WCDMA(宽带码分多址)使用占用5MHz RF或2.5MHz基带的信号。TD-SCDMA(时分同步码分多址)的RF信号占用带宽1.6MHz，或者其基带信号占用800kHz。因此为了支持WCDMA，需要具有更高速度的转换器。对TD-SCDMA，需要8转换到10位的性能。因此，折衷方案是WCDMA需要用较少位的较快转换器，而TD-SCDMA允许用更多位的较慢转换器。从而，问题在于如何能具有可按照两种方式配置、且对这两种作业均适当高效的转换器。尽管一种解决方案是设计给出8转换到10位性能的快速转换器，但这将是低效且花费更高的，并需要更多的硅面积。
T.Burger和Q.Huang在IEEE Journal of Solid-State Circuits卷36第12号(2001年12月)的A 13.5-mW 185-Msample/s Δ∑ Modulator for UMTS/GSM Dual-StandardIF Reception中公开了另一常规双模调制器。其中公开的系统规定通过禁用从第三积分器到第二积分器的反馈路径来禁用谐振器。然而所有积分器和前馈路径保持活动，且申请人发现当高频谐振器反馈路径被禁用、且所有积分器和前馈路径保持活动时，Δ∑调制器可能不是足够稳定的。
因此，需要制造起来高效且经济、还支持两种操作模式的模数转换器系统。
发明概述
公开了一种双模Δ∑模数转换器系统和方法，它使用前馈调制器且包括低频谐振器电路和高频谐振器电路，并包括从高频谐振器电路中的最后一个积分器到加法器的前馈路径。该数字转换器系统包括用于允许在第一操作模式中采用高频谐振器电路和低频谐振器电路的选择单元。该系统也允许在第二操作模式中禁用该高频谐振器电路以及从高频谐振器电路的最后一个积分器到加法器的前馈路径。
附图简述
参考附图可进一步理解以下描述，在附图中：
图1示出根据本发明一实施例的系统中的双模下行链路路径的接收路径实现的说明性示意图；
图2示出如第一操作模式中所使用的根据本发明一实施例的模数转换器系统的说明性示意图；
图3示出如第二操作模式中所使用的图2的模数转换器系统的说明性示意图；
图4A和4B示出第一操作模式中根据本发明一实施例的系统中的噪声传递函数的说明性示意图；以及
图5A和5B示出第二操作模式中根据本发明一实施例的系统中的噪声传递函数的说明性示意图。
附图仅为说明性目的示出。
示出实施例的详细描述
本发明提供可被配置成有效操作为用于WCDMA应用的四阶模数转换器、且可被配置成有效操作为用于TD-SCDMA应用的三阶模数转换器的单Δ∑模数体系结构。
如图1中所示，可在其中使用根据本发明一实施例的模数转换器的通信系统包括接收器单元10、模拟基带单元12和数字基带单元14。接收器单元10包括被耦合至模拟基带单元12的Δ∑调制器单元18的低通滤波器16。模拟基带单元12也包括均被耦合至调制器18以及多路分配器24的TD-SCDMA数字滤波器和12倍欠采样单元20以及WCDMA数字滤波器和4倍欠采样单元22。模拟基带单元12的多路分配器24被耦合至数字基带单元14的接收路径接收器26。
在WCDMA操作期间，系统(以每秒3.84百万芯片(MegaChip))采用频分多路(FDD)方法，由此上行链路和下行链路传输使用两个单独的射频。在FDD模式中，每一上行链路和下行链路使用不同的频带。对系统分配了具有指定间隔的一对频带。在TD-SCDMA操作期间，系统(以每秒1.28百万芯片)采用时分多路(TDD)方法，由此上行链路和下行链路传输通过使用同步化的时间间隔在同一射频上实现。在TDD方法中，物理通道中的时间槽被分成发送和接收部分。因此，上行链路和下行链路上的信息被交替传输。
如图2中所示，根据本发明一实施例的系统对Δ∑转换器采用前馈体系结构。具体地，该电路包括低频谐振器40和高频谐振器74。低频谐振器40包括两个积分器块(z/(z-1))56和66、反馈信号路径(-g1)54和两条前馈信号路径(a1和a2)60和68。高频谐振器74包括两个积分器块(z/(z-1))78和90、反馈信号路径(-g2)82以及两条前馈信号路径(a3和a4)80和92。输入在u[n]处通过信号路径42和96(分别为b1和b5)接收。第一积分器56从u[n]、经由DAC 52从输出v[n]、以及从低频谐振器反馈信号路径(-g1)54接收输入。第二积分器66通过信号路径(c2)58从第一积分器56接收输入。第三积分器78通过信号路径(c3)70从第二积分器66接收输入，并从高频谐振器反馈信号路径(g2)82接收输入。第四积分器90通过信号路径(c4)84从第三积分器接收输入。全部这四个积分器的输出通过信号路径(a1)60、a2(68)、a3(80)以及a4(92)被提供给加法器94。加法器94的输出被提供给量化器98。该量化器产生输出信号v[n]。
当开关77、79和93如图2中所示地连接时，电路以WCDMA模式操作。当开关断开时，电路如图3中所示以TD-CDMA模式操作。因此，该电路包括四个积分器块(z/z-1)，且每一积分器的输出转到下一积分器。因此，从那里到加法块之间存在直接路径。这是用于实现Δ∑转换器的一种体系结构。在该体系结构内已设计了支持宽带WCDMA的路径和允许一级被切断以支持TD-SCDMA的路径。WCDMA中的两个谐振器设定了传递函数中零点的位置。选择这些零点的位置以便提供对这两条路径公用的低频谐振器，并使得高频谐振器仅在WCDMA的情况中而不在TD-SCDMA的情况中使用。
噪声传递函数在图4A和4B的100处示出，其中如图所示在102和104存在零点。当高频谐振器和从第四积分器90到加法器94的前馈路径从系统中分离时，一个零点不再处于系统中，因为它变成为三阶系统，且如图5A和5B的112处所示其它零点移动至0kHz，并如114所示保留800kHz处的零点。对WCDMA，在该转换函数中抑制的带宽更宽。阻带也延展约2MHz，但获得大约35dB的衰减。这可被重新配置成具有约800kHz但带有50dB衰减的较窄带宽。这直接转换成TD-SCDMA的较高准确度但带宽较低。这也为WCDMA提供较低准确度但带宽较高。图4A、4B以及5A、5B示出一半输出采样率的全部传递函数(100和110)，且图4B和5B示出图4A和5A中所示的传递函数的放大部分。
开关77、79和93处的开关可被实现为开关电容器输入。为对此禁用，信号可与0信号多路复用。未使用的积分器也可被切断以节省功率。
本领域技术人员可以理解，可对以上公开的实施例进行各种修改和变化，而不背离本发明的精神和范围。

Claims (10)

1.一种使用前馈调制器且包括低频谐振器电路和高频谐振器电路的双模Δ∑模数转换器系统，所述高频谐振器电路带有从所述高频谐振器电路的最后一个积分器到加法器的前馈路径，所述数字转换器系统包括选择装置，用于允许在第一操作模式中采用所述高频谐振器电路和所述低频谐振器电路，并用于允许在第二操作模式中禁用包括所述从高频谐振器电路的最后一个积分器到加法器的前馈路径在内的所述高频谐振器电路。
2.如权利要求1所述的转换器系统，其特征在于，所述转换器系统包括多个积分器单元。
3.如权利要求1所述的转换器系统，其特征在于，所述低频谐振器电路在所述前馈体系结构中位于所述高频谐振器电路之前。
4.如权利要求1所述的转换器系统，其特征在于，所述系统在所述第二操作模式中提供较窄的带宽但较强的量化噪声抑制。
5.如权利要求1所述的转换器系统，其特征在于，所述第一操作模式用于WCDMA操作，而所述第二操作模式用于TD-SCDMA操作。
6.一种使用前馈调制器以及低频谐振器电路和高频谐振器电路提供双模Δ∑模数转换的方法，所述高频谐振器电路带有从所述高频谐振器电路中的最后一个积分器到加法器的前馈路径，所述方法包括以下步骤：允许在第一操作模式中采用所述高频谐振器电路和所述低频谐振器电路，以及允许在第二操作模式中禁用包括从高频谐振器电路中的最后一个积分器到加法器的所述前馈路径在内的所述高频谐振器电路。
7.如权利要求6所述的方法，其特征在于，所述高频谐振器电路包括多个积分器单元。
8.如权利要求6所述的方法，其特征在于，所述低频谐振器电路在所述前馈体系结构中位于所述高频谐振器电路之前。
9.如权利要求6所述的方法，其特征在于，所述系统在所述第二操作模式中提供较窄的带宽但较强的量化噪声抑制。
10.如权利要求6所述的方法，其特征在于，所述第一操作模式用于WCDMA操作，而所述第二操作模式用于TD-SCDMA操作。
CNB2005800387348A 2004-11-12 2005-11-10 双模△∑模数转换器系统和方法 Active CN100561876C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62757804P 2004-11-12 2004-11-12
US60/627,578 2004-11-12

Publications (2)

Publication Number Publication Date
CN101057408A true CN101057408A (zh) 2007-10-17
CN100561876C CN100561876C (zh) 2009-11-18

Family

ID=35921509

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800387348A Active CN100561876C (zh) 2004-11-12 2005-11-10 双模△∑模数转换器系统和方法

Country Status (4)

Country Link
US (1) US7164376B2 (zh)
EP (1) EP1813021B1 (zh)
CN (1) CN100561876C (zh)
WO (1) WO2006053152A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036571A (zh) * 2011-10-06 2013-04-10 创杰科技股份有限公司 双模态δ-Δ模拟至数字转换器与其电路
CN103825613A (zh) * 2012-11-19 2014-05-28 西部数据技术公司 输入电压偏置谐振振荡器的dc电平的模数转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355643B4 (de) * 2003-11-28 2006-04-20 Infineon Technologies Ag Mobilstation zum Verarbeiten von Signalen des GSM- und des TD-SCDMA-Funkstandards
EP2074696B1 (en) * 2006-10-13 2017-08-16 NXP USA, Inc. Analogue-to-digital converter apparatus and method of reusing an analogue-to-digital converter circuit
US7786912B2 (en) * 2006-12-01 2010-08-31 Intersil Americas Inc. Sigma delta converter system and method
US8779956B2 (en) 2006-12-01 2014-07-15 Intersil Americas Inc. Sigma-delta converter system and method
WO2009053949A1 (en) * 2007-10-22 2009-04-30 Freescale Semiconductor, Inc. Analog to digital converter with multiple modes, signal processing system and electronic apparatus
GB2461510A (en) * 2008-06-30 2010-01-06 Ubidyne Inc Reconfigurable Bandpass Delta-Sigma Modulator
WO2012141656A1 (en) * 2011-04-11 2012-10-18 Agency For Science, Technology And Research Analog-to-digital converter
JP6217736B2 (ja) * 2015-11-19 2017-10-25 オンキヨー株式会社 パルス幅変調器およびそのプログラム
US9641192B1 (en) 2016-06-14 2017-05-02 Semiconductor Components Industries, Llc Methods and apparatus for a delta sigma ADC with parallel-connected integrators

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137552A (ja) * 1988-11-18 1990-05-25 Fujitsu Ltd 中継用受信機
JPH10164157A (ja) * 1996-11-27 1998-06-19 Nec Corp 無線データ通信装置
US6087969A (en) 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
GB9917567D0 (en) * 1999-07-28 1999-09-29 Koninkl Philips Electronics Nv Variable order sigma-delta modulator
US6414615B1 (en) * 2000-03-22 2002-07-02 Raytheon Company Excess delay compensation in a delta sigma modulator analog-to-digital converter
US6362762B1 (en) * 2000-08-23 2002-03-26 Hrl Laboratories, Llc Multiple mode analog-to-digital converter employing a single quantizer
US6977546B2 (en) * 2000-10-30 2005-12-20 Simon Fraser University High efficiency power amplifier systems and methods
FR2823619B1 (fr) * 2001-04-11 2003-06-27 Commissariat Energie Atomique Modulateur sigma-delta passe-bande et utilisations du molulateur sigma delta pour la conversion, la detection et la production de signaux
FR2826207B1 (fr) * 2001-06-13 2004-12-10 Eads Defence & Security Ntwk Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
US6556159B1 (en) * 2001-09-17 2003-04-29 Cirrus Logic, Inc. Variable order modulator
DE60106070T2 (de) * 2001-12-27 2005-10-13 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Selbstkalibrierung einer Frequenz einer Modulatorschaltung, und dieses Verfahren anwendende Schaltung
JP3748543B2 (ja) 2002-08-12 2006-02-22 ローム株式会社 可変次数型デルタシグマ変調器及びｄａ変換器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036571A (zh) * 2011-10-06 2013-04-10 创杰科技股份有限公司 双模态δ-Δ模拟至数字转换器与其电路
CN103036571B (zh) * 2011-10-06 2016-01-20 密克罗奇普技术公司 双模态δ-Δ模拟至数字转换器与其电路
CN103825613A (zh) * 2012-11-19 2014-05-28 西部数据技术公司 输入电压偏置谐振振荡器的dc电平的模数转换器

Also Published As

Publication number Publication date
US20060119491A1 (en) 2006-06-08
WO2006053152A1 (en) 2006-05-18
EP1813021A1 (en) 2007-08-01
US7164376B2 (en) 2007-01-16
EP1813021B1 (en) 2013-01-09
CN100561876C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN100561876C (zh) 双模△∑模数转换器系统和方法
EP2523354B1 (en) Digital receiver and method
US7424274B2 (en) Digital transmitter and method
US6577258B2 (en) Adaptive sigma-delta data converter for mobile terminals
EP2119005B1 (en) Apparatus comprising frequency selective circuit and method
EP3678294A1 (en) Method for notch filtering a digital signal, and corresponding electronic device
EP1164707B1 (en) Attentuating undesired frequencies while sampling a communication signal
US20130308728A1 (en) Radio-receiver circuit
EP1257063A2 (en) PC card and wlan system having high speed, high resolution, digital-to -analog converter with off-line sigma delta conversion and storage
Gielen et al. Reconfigurable front-end architectures and A/D converters for flexible wireless transceivers for 4G radios
EP1255358B1 (en) Wireless local loop terminal and system having high speed, high resolution, digital-to-analog converter with off-line sigma delta conversion and storage
Frappe et al. All-digital RF signal generation for software defined radio
Shahana et al. Dual-mode RNS based programmable decimation filter for WCDMA and WLANa
Shahana et al. GUI based decimation filter design tool for multi-standard wireless transceivers
Jinfeng et al. A Multirate Sigma Delta Modulator for Multi-standard Wireless Radio Receivers
Marković et al. Multi-GHz Radio DSP

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: ANALOG DEVICES, INC.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Hsinchu Science Industrial Park, Taiwan

Applicant after: MEDIATEK Inc.

Address before: Massachusetts, USA

Applicant before: ANALOG DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant