CN101034663A - Mram集成中改进对准的方法和结构 - Google Patents
Mram集成中改进对准的方法和结构 Download PDFInfo
- Publication number
- CN101034663A CN101034663A CNA2007100861975A CN200710086197A CN101034663A CN 101034663 A CN101034663 A CN 101034663A CN A2007100861975 A CNA2007100861975 A CN A2007100861975A CN 200710086197 A CN200710086197 A CN 200710086197A CN 101034663 A CN101034663 A CN 101034663A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- cover
- cover alignment
- layer
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000010354 integration Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000003475 lamination Methods 0.000 claims description 37
- 230000005291 magnetic effect Effects 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 10
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 210000004209 hair Anatomy 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 claims 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 238000005530 etching Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 210000004276 hyalin Anatomy 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种实现半导体器件结构对准的方法包括在所述结构中的下层上形成第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近。在包括所述第一套和第二套对准标记的所述下层的上面形成一个不透明层。在所述不透明层上对应着所述第一套对准标记的位置处的开一个窗口部分，以便使所述第一套对准标记在光学上是可见的，而所述第二套对准标记一开始就保持为被所述不透明层所覆盖。用所述光学上可见的第一套对准标记对所述不透明层进行图形化，其中，在所述不透明层的图形化期间，如果所述第一套对准标记受到损伤，所述第二套对准标记可以用于随后的对准操作。
Description
技术领域
本发明一般地说涉及到半导体器件的工艺，具体说涉及到磁(或磁阻)随机存取存储器(MRAM)集成中改进对准的方法和结构。
背景技术
MRAM是一种非挥发随机存取存储器技术，它可以取代动态随机存取存储器(DRAM)成为计算设备中的标准存储器。使用MRAM作为非挥发RAM的话，一旦系统被通电，“即时启动”系统就成为现实，因此，常规PC，例如，在系统通电期间将引导数据从硬盘驱动器转移到挥发性DRAM所用的时间就会被节省下来。
磁存储器元件(也称作隧道磁阻器件，或TMR器件)包括这样一个结构，其中铁磁层由一层绝缘非磁性层(势垒)隔开，构成一个磁隧道结(MTJ)。在存储器元件中存储和表示数字信息，作为磁性层中磁化矢量的方向。更具体说，一个磁性层(也称作一个参考层)的磁矩通常被维持在一个预先指定的方向，而隧道势垒另一边的磁性层(也称作“自由”层)的磁矩在操作期间可以在与所述参考层的固定的磁化方向同向和反向之间进行切换。与隧道结相邻的自由层的磁矩取向也被称作“平行”和“反平行”态，其中，平行态是指自由层和参考层的磁排列相同，而反平行态是指自由层和参考层之间的磁排列相反。
根据自由层的磁状态(平行或反平行)，磁存储元件对加在隧道结势垒两边的电压呈现两种不同的电阻值。因此，TMR器件的具体电阻反映了自由层的磁化状态，其中，当磁化平行时，电阻通常“低”，当磁化反平行时，电阻通常“高”。因此，探测电阻的变化就能使MRAM器件提供存储在磁存储器单元中的信息(即，读操作)。有不同的方法对一个MRAM单元进行写；例如，通过使施加的电场超过一个临界曲线或稳定阈值，以便将自由层磁排列为平行态或反平行态，来对一个Stoner-Wohlfarth星型MRAM单元进行写。所述自由层在制造时使之具有一个磁化方向的优势轴，称作“易磁化轴”(EA)，该轴通常通过MTJ的固有各向异性、应变感生各向异性和形状各向异性的组合来设定。
一种现有的MRAM器件体系结构是所谓的基于场效应晶体管(FET)的配置。在所述基于FET的配置中，每个MRAM单元除了包括一个MTJ之外，还包括一个与之关联的选择晶体管。通过使与单元关联的选择晶体管在非导电状态下不被读，可以防止分电流流过邻近器件。基于FET的配置与基于交叉点单元(cross point cell，XPC)的配置(其中，每个单元位于一个水平面内的平行导电字线与另一个水平面内垂直走向的位线之间的交叉处)之间的权衡取舍在于与所述选择晶体管的位置相关的面积惩罚和附加的金属连线。在常规制造的基于FET的MRAM器件中，MTJ通常形成在将MTJ的底部与所述选择FET横向连接的导电金属条带(metal strap)上(通过通孔、金属连线和接触区柱头)。在MTJ的顶部，一层金属硬掩模层或者通孔被耦合到上金属连线上。
互补金属氧化物半导体(CMOS)集成的连线后端(Back End ofLine，BEOL)处理期间形成MRAM器件的一个挑战是MTJ与下面的金属层的光刻对准。在大多数的常规BEOL处理方法中，所用电介质薄膜是光学透明的，因此，使得步进光刻机(stepper)能够看到下面金属层的对准标记，以便与其对准。然而，因为MTJ金属叠层是不透明的，所以MTJ叠层下面的金属层的对准标记就看不到。
一种用于MTJ叠层对准的方法是，在下面的金属层的对准标记区域引入形貌，使之能够通过MTJ被看到，如美国专利6,858,441中所教授的。然而，与此技术相关的MTJ叠层沉积之前的化学机械抛光(CMP)能够产生凹陷和研磨浆残留物的滞留，使得对准更加困难。在另一种方法中(例如，美国专利6,933,204，它被转让给了本申请的受让人)，在要与下面的金属层对准的硬掩模图形化之前，移去一组对准标记上的不透明MTJ叠层的一部分。一旦不透明MTJ层部分被移去，在一层光学透明层之下的标记就能被看见了。
然而，在最初的隧道结与下面的金属层光刻对准之后，所产生的硬掩模以及金属条带蚀刻工艺会使得只受一层薄光学透明层(例如，Ta/TaN)保护的曝光的对准标记退化。结果，也使用同一套对准标记(例如，直接连接上层金属线和下层金属线的通孔的对准)的随后的对准步骤的进行更加困难。因此，希望能够以使用光学透明对准标记的方式来完成MTJ叠层的对准，但是也要保持在第一次对准后进行的蚀刻工艺之后进行另外的对准的能力。
发明内容
前面所讨论现有技术的缺点和不足可以用一种实现半导体器件结构对准的方法来克服或缓解。在一个示范性实施例中，该方法包括在所述结构中的下层上形成第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近。在包括所述第一套和第二套对准标记的所述下层的上面形成一个不透明层。在所述不透明层上对应着所述第一套对准标记的位置处的开一个窗口，以便使所述第一套对准标记在光学上是可见的，而所述第二套对准标记一开始被所述不透明层所覆盖。用所述光学上可见的第一套对准标记对所述不透明层进行图形化。
在另一个实施例中，一种用于在半导体存储器阵列中对准磁隧道结(MTJ)元件的方法包括在下金属层上形成第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近，并在包括所述第一套和第二套对准标记的所述下金属层上形成一个MTJ叠层。在所述MTJ叠层上对应着所述第一套对准标记的位置处的开一个窗口，以便使所述第一套对准标记在光学上是可见的，而所述第二套对准标记一开始被所述MTJ叠层所覆盖。用所述光学上可见的第一套对准标记对所述MTJ叠层进行光刻以图形化。
在另一个实施例中，一种磁随机存取存储器(MRAM)结构包括在下金属层的截口区内形成的第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近，在包括所述第一套和第二套对准标记的所述下金属层上形成一个MTJ叠层，并在所述下金属层和所述MTJ叠层之间形成一层光学透明层。
附图说明
参考示范性附图，其中，在几个图中同样的部件用同样的数字标记：
图1到图5是以前公布的MRAM处理序列的剖面图，其中，在硬掩模图形化和下金属层对准之前移去在一套对准标记上的一部分不透明MTJ叠层；
图6是一个对准标记金属的图像，该标记由于在MTJ和金属条带刻蚀过程中受到离子轰击而被粗糙化了；
图7和图8是根据本发明的一个实施例使用第一套和第二套对准标记的MRAM处理序列的剖面图；以及
图9是由于采用图7和图8中的双对准标记方案而不受干扰的第二套对准标记金属的图像。
具体实施方式
在MRAM器件的制造中，MTJ叠层与下面的金属线的对准是一个非常棘手的问题，因为MTJ叠层自身是不透明的。恰当的对准是通过印制图形之前使用步进光刻机来实现的，它基于下面的层上刻蚀出来的对准结构所反射的光/激光。对准标记的位置被计算出来，于是晶片可以通过步进光刻机的反馈机制被精确地定位在台子上。
然而，因为MTJ叠层材料是不透明的，这不能使步进光刻机用别的办法“看到”这些对准标记。因此，在过去一个解决这个问题的方法是，如上面所述通过用对准标记产生表面形貌，以便对不透明的结进行对准。这种具有形貌特性的对准标记的形成通常通过用氮化钽(TaN)硬掩模刻蚀出铜对准标记、然后用化学机械抛光(CMP)移去TaN、并沉积磁性叠层和硬掩模层来完成。在MTJ叠层上这样形成的形貌被用来进行对准。同样，这种方法在先前的TaN CMP期间可以导致研磨浆滞留在对准标记中，因此使得对准相当困难。
先参考图1，图中显示了在对准步骤之前MRAM器件的处理的一部分的剖面图，其中，导电硬掩模与下面层中的导体对准。在该描绘的例子中，下面的金属层代表基于FET的MRAM中的M2连线层。
在图1所示的常规对准标记图中，一套对准标记102以及相关的重迭框104(在下面一起被称为“对准标记”106或简称为“标记”)，连同下金属线110，形成在一层电介质层108上。一个层间电介质(ILD)层112形成在对准标记上，用来形成条带通孔(strap via)(为简单起见，没有显示在图上，它连接M2金属线和FET MRAM器件的相应的横向条)。在沉积不透明的MTJ叠层前，一层光学透明层114(比如Ta/TaN)形成在ILD层112上，该叠层整体用116表示。然后，一层相对比较厚的导电硬掩模层118(例如，氮化钛(TiN))形成在所述MTJ叠层116之上。
按照前面所述技术(美国专利6,933,204)，对准标记106之上的硬掩模层118和MTJ叠层116部分用区块掩模(block mask)打开一个窗口，如图2所示。这个窗口119使得光刻设备能够穿过光学透明层114和ILD层112看到标记106。在这种方式中，在隧道结光刻过程中，隧道结十字线可以与M2字线110对准。如图3所示，抗反射(ARC)层120和光刻胶122(两者都是光学透明的)覆盖在被部分挖开的对准标记之处，防止透明层114和对准标记106在隧道结硬掩模形成中进一步被刻蚀。然而，因为在金属硬掩模118之下的MTJ叠层材料116在其图形化期间在一个热阴极被溅射，这样一个过程将导致形成光刻胶网格(resistreticulation)以及从场区被溅射的磁性材料引起的任何光刻胶122的注入。
因此，为了防止这一点的发生，在金属硬掩模刻蚀之后，马上将光刻胶层122和ARC层120剥离。然后，通过随后的刻蚀，所产生的硬掩模图形被转移到下面的磁性叠层的上部，如图4所示。从此之后，就没有任何材料来遮掩/保护被部分挖开的M2对准标记之处124。因此，在MTJ叠层的溅射期间、在部分MTJ刻蚀期间、或者在随后的条带刻蚀(strap etch)期间，其中刻蚀MTJ叠层的剩余的底部部分时用一个掩模来电隔离邻近的MTJ，M2对准标记106对另外的损伤就很脆弱，如图5中阴影区域126所示。通过举例的方法，图6显示了M2铜对准标记的失效分析图像，其在MTJ和条带刻蚀工艺中由于受离子轰击而变得粗糙。当在MTJ叠层中采用一层刻蚀阻止层时(例如，在美国专利公开2005/0254180中所公布的，该专利也被转让给了本申请的受让人)，这个问题由于附加的刻蚀量而会更加恶化。
因为在TJ和MA条刻蚀的整个时间段中，M2金属线110中的铜都被MTJ叠层116所覆盖，所以它不会受到损伤。另一方面，对损伤很脆弱的M2对准标记106会遭受表面粗化，如上面所述。对准标记106的铜表面的这种粗化反过来会导致步进光刻机中用于随后掩模层的照射到标记上的激光束的反射不明确。例如，当为了将MTJ叠层116的条带(底部)连接到相应的M2线110而试着对准一个通孔时，损伤的Cu表面的光的散射导致对不准以及随之而来的产率的损失。
所以，本发明的一个实施例，为磁隧道结元件提出了一种改进的对准标记和掩模方案，能够回避上述与使用单一的一套对准标记和重叠框的“单标记”技术相关的对准问题。简短地说，在晶片的截口区(kerfregion)形成另外的一套对准标记和重迭框。通过形成两套完整的对准标记，并通过图形化硬掩模/MTJ叠层开口步骤，使得两套标记中只有一套在光学上被暴露出来，另一套仍没有暴露出来的对准标记仍然受到保护(连同要与其对准的下层金属线)。
现在参考图7，其中显示了导电硬掩模与下层导体进行对准的对准步骤之前MRAM器件部分工艺的剖面图。为了方便图示，同样的部件用与前面的图中相同的参考数字来表示。同样，在所描述的例子中，下金属层代表一个基于FET的MRAM的M2连线层。然而应该理解，尽管这里所给出的双对准标记方法是在MRAM器件工艺中提出的，但是该技术也预期能够同样应用到其它类型的要进行不透明元件对准的半导体结构中。
从图7中特别注意到，除了形成在电介质层108中的第一套对准标记106a(对准标记102和重迭框104)之外，在电介质层108的截口区中也形成第二套对准标记106b(包括对准标记102和重迭框104)。还示出了一条M2金属连线110，它邻近第二套对准标记106b。为了能够对准，可以看到，区块掩模开口119(如上面所描述的)使得第一套对准标记106a在光学上暴露出来，但是在硬掩模与M2金属线110对准之前，第二套对准标记106b仍然被不透明的MTJ叠层116和硬掩模所覆盖。换言之，将光学上暴露的一套对准标记106a用于硬掩模对准，而不用第二套对准标记106b。
因此，在随后的形成器件的隧道结和条带部分(strap portion)的MTJ叠层的刻蚀工艺之后，第一套对准标记106a仍然遭到损伤，如图8中的区域126所示。然而，第二套对准标记106b没有受到损伤。例如，图9为通过采用图7和图8中的双对准标记方案而没有受到干扰的对准标记金属的分析图像。而且，因为第一套和第二套对准标记均形成在同一掩模层中，通过用第二套标记对准以及使用一个常数偏移量(设计在M2层十字线中，作为第一套标记与第二套标记之间的偏移量)，仍然可以有效地与第一套标记106a来对准(尽管受到了损伤)。
尽管上述方法在形成有双对准标记的金属层的截口区中占用了更多的空间，但是相对于标准的CMOS工艺，MRAM器件的集成能力有显著的提高。特别是，没有受到随后的MRAM刻蚀工艺损伤的第二套对准标记的存在，可用于与标准CMOS集成相关的下游集成步骤。
尽管本发明的描述参考了一个或几个最佳实施例，本领域技术人员应该理解，可以对部件做各种变化并进行等价替代而不偏离本发明的范围。此外，可以对本发明的教义做许多修改来适应一个具体情形或材料而不偏离本发明的基本范围。所以，希望本发明不限于所公布的作为实现本发明的最佳模式的具体实施例，本发明应该包括在附属权利要求书范围内的所有的实施例。
Claims (18)
1.一种实现半导体器件结构对准的方法，该方法包括：
在所述结构中的下层中形成第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近；
在包括所述第一套和第二套对准标记的所述下层上形成一个不透明层；
在所述不透明层上对应着所述第一套对准标记的位置处开一个窗口部分，以便使所述第一套对准标记在光学上是可见的，而所述第二套对准标记一开始就保持被所述不透明层所覆盖；以及
用所述光学上可见的第一套对准标记用光刻的方法对所述不透明层进行图形化。
2.根据权利要求1所述的方法，进一步包括在所述下层和所述不透明层之间形成光学透明层。
3.根据权利要求1所述的方法，其中，所述第一套对准标记包括对准标记和重迭框两者，所述第二套对准标记包括对准标记和重迭框两者。
4.根据权利要求3所述的方法，进一步包括：
用所述第二套对准标记用光刻的方法对所述结构进行图形化以得到所述结构的附加特征；以及
调整十字线以移动一个常数偏移量，所述常数偏移量代表第一套和第二套对准标记之间的偏移，从而用所述第一套对准标记来对所述附加特征进行对准。
5.根据权利要求3所述的方法，进一步包括：
测量相对于包含在所述第二套对准标记中的所述重迭框的重迭误差；以及
通过一个常数偏移量调整所述被测量的重迭误差，所述常数偏移量代表包含在所述第一套对准标记中的所述重迭框和包含在所述第二套对准标记中的所述重迭框之间的偏移，因此有效地测量了相对于包含在所述第一套对准标记中的所述重迭框的重迭误差。
6.一种用于在半导体存储器阵列中磁隧道结(MTJ)元件对准的方法，该方法包括：
在下金属层中形成第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近；
在包括所述第一套和第二套对准标记的所述下金属层上形成MTJ叠层；
在所述MTJ叠层上对应着所述第一套对准标记的位置处开一个窗口部分，以便使所述第一套对准标记在光学上是可见的，而所述第二套对准标记一开始就保持为被所述MTJ叠层所覆盖；以及
用所述光学上可见的第一套对准标记通过光刻的方法对所述MTJ叠层进行图形化。
7.根据权利要求6所述的方法，进一步包括在所述下金属层和所述MTJ叠层之间形成光学透明层。
8.根据权利要求7所述的方法，其中所述光学透明层包括钽/氮化钽(Ta/TaN)层。
9.根据权利要求8所述的方法，进一步包括在所述MTJ叠层上形成硬掩模。
10.根据权利要求9所述的方法，其中，所述硬掩模进一步包括氮化钛(TiN)层。
11.根据权利要求6所述的方法，其中，用于图形化所述MTJ叠层的光刻胶材料也被用来在最初保护对应着所述第一套对准标记位置的所述MTJ叠层上的所述窗口部分。
12.根据权利要求6所述的方法，其中，所述第一套对准标记包括对准标记和重迭框两者，所述第二套对准标记包括对准标记和重迭框两者。
13.根据权利要求12所述的方法，进一步包括：
用所述第二套对准标记用光刻方法对所述结构进行图形化以得到所述结构的附加特征；以及
调整十字线以移动一个常数偏移量，所述常数偏移量代表第一套和第二套对准标记之间的偏移，从而用所述第一套对准标记来对准对所述附加特征。
14.根据权利要求12所述的方法，进一步包括：
测量相对于包含在所述第二套对准标记中的所述重迭框的重迭误差；以及
通过一个常数偏移量调整所述被测量的重迭误差，所述常数偏移量代表包含在所述第一套对准标记中的所述重迭框和包含在所述第二套对准标记中的所述重迭框之间的一个偏移，从而有效地测量了相对于包含在所述第一套对准标记中的所述重迭框的重迭误差。
15.一种磁随机存取存储器(MRAM)结构，包括：
在下金属层的截口区内形成的第一套和第二套对准标记，所述第二套对准标记与所述第一套对准标记邻近；
在包括所述第一套和第二套对准标记的所述下金属层上形成的MTJ叠层；以及
在所述下金属层和所述MTJ叠层之间形成的光学透明层。
16.根据权利要求15所述的方法，其中所述光学透明层包括钽/氮化钽(Ta/TaN)层。
17.根据权利要求16所述的方法，进一步包括在所述MTJ叠层上形成的硬掩模。
18.根据权利要求17所述的方法，其中，所述硬掩模进一步包括氮化钛(TiN)层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/369,516 US7507633B2 (en) | 2006-03-07 | 2006-03-07 | Method and structure for improved alignment in MRAM integration |
| US11/369,516 | 2006-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101034663A true CN101034663A (zh) | 2007-09-12 |
| CN101034663B CN101034663B (zh) | 2011-02-09 |
Family
ID=38478077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100861975A Expired - Fee Related CN101034663B (zh) | 2006-03-07 | 2007-03-06 | Mram集成中改进对准的方法和结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US7507633B2 (zh) |
| KR (1) | KR100998827B1 (zh) |
| CN (1) | CN101034663B (zh) |
| TW (1) | TWI390598B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576310A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 应用于半导体背面对准和导通的制作方法 |
| CN106548953A (zh) * | 2015-09-18 | 2017-03-29 | 比亚迪股份有限公司 | 晶圆测试时晶圆的对准方法、系统和晶圆 |
| CN109616430A (zh) * | 2018-11-13 | 2019-04-12 | 武汉电信器件有限公司 | 一种芯片贴装识别系统及方法 |
| CN110197821A (zh) * | 2018-02-26 | 2019-09-03 | 格芯公司 | 在半导体装置中改善重迭效能的结构及方法 |
| CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
| CN112530908A (zh) * | 2019-09-18 | 2021-03-19 | 芯恩（青岛）集成电路有限公司 | 一种半导体器件的制备方法及半导体器件 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7507633B2 (en) * | 2006-03-07 | 2009-03-24 | International Business Machines Corproation | Method and structure for improved alignment in MRAM integration |
| JP5263918B2 (ja) * | 2007-07-24 | 2013-08-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7825000B2 (en) * | 2007-09-05 | 2010-11-02 | International Business Machines Corporation | Method for integration of magnetic random access memories with improved lithographic alignment to magnetic tunnel junctions |
| JP2009231766A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | マーク形成方法 |
| US8859103B2 (en) | 2010-11-05 | 2014-10-14 | Joseph Eugene Canale | Glass wafers for semiconductor fabrication processes and methods of making same |
| US8754421B2 (en) * | 2012-02-24 | 2014-06-17 | Raytheon Company | Method for processing semiconductors using a combination of electron beam and optical lithography |
| US8790935B1 (en) * | 2012-10-22 | 2014-07-29 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device with via integration |
| CN103943464A (zh) * | 2014-05-04 | 2014-07-23 | 上海先进半导体制造股份有限公司 | 对准标记的形成方法 |
| US9411234B2 (en) * | 2014-10-01 | 2016-08-09 | Seagate Technology Llc | Writer pole formation |
| US9536744B1 (en) | 2015-12-17 | 2017-01-03 | International Business Machines Corporation | Enabling large feature alignment marks with sidewall image transfer patterning |
| US10515903B2 (en) | 2018-05-18 | 2019-12-24 | International Business Machines Corporation | Selective CVD alignment-mark topography assist for non-volatile memory |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| US10658589B2 (en) | 2018-06-27 | 2020-05-19 | International Business Machines Corporation | Alignment through topography on intermediate component for memory device patterning |
| US11233191B2 (en) | 2018-09-26 | 2022-01-25 | Globalfoundries U.S. Inc. | Integrated circuits with embedded memory structures and methods for fabricating the same |
| CN111293138A (zh) * | 2018-12-07 | 2020-06-16 | 中国科学院上海微系统与信息技术研究所 | 三维mram存储结构及其制作方法 |
| CN111477738B (zh) * | 2019-01-23 | 2023-05-12 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
| US10879190B2 (en) | 2019-05-01 | 2020-12-29 | International Business Machines Corporation | Patterning integration scheme with trench alignment marks |
| CN114908329B (zh) * | 2021-02-08 | 2024-03-08 | 台湾积体电路制造股份有限公司 | 校正方法及半导体制造设备 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6251745B1 (en) * | 1999-08-18 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits |
| US6809420B1 (en) | 2000-02-29 | 2004-10-26 | Intel Corporation | Characterization of induced shift on an overlay target using post-etch artifact wafers |
| US6914017B1 (en) * | 2000-08-30 | 2005-07-05 | Micron Technology, Inc. | Residue free overlay target |
| US6759112B2 (en) * | 2000-12-30 | 2004-07-06 | Intel Corporation | Exposed and embedded overlay structure |
| US6778275B2 (en) * | 2002-02-20 | 2004-08-17 | Micron Technology, Inc. | Aberration mark and method for estimating overlay error and optical aberrations |
| US6858441B2 (en) * | 2002-09-04 | 2005-02-22 | Infineon Technologies Ag | MRAM MTJ stack to conductive line alignment method |
| US20050158950A1 (en) * | 2002-12-19 | 2005-07-21 | Matrix Semiconductor, Inc. | Non-volatile memory cell comprising a dielectric layer and a phase change material in series |
| US6888260B2 (en) * | 2003-04-17 | 2005-05-03 | Infineon Technologies Aktiengesellschaft | Alignment or overlay marks for semiconductor processing |
| JP2005055815A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | フォトマスク、パターン形成方法及び半導体装置の製造方法 |
| US6933204B2 (en) * | 2003-10-13 | 2005-08-23 | International Business Machines Corporation | Method for improved alignment of magnetic tunnel junction elements |
| US20050186753A1 (en) * | 2004-02-25 | 2005-08-25 | Ping-Hsu Chen | FIB exposure of alignment marks in MIM technology |
| US7196429B2 (en) | 2004-04-26 | 2007-03-27 | Macronix International Co., Ltd. | Method of reducing film stress on overlay mark |
| US7112861B2 (en) | 2004-05-14 | 2006-09-26 | International Business Machines Corporation | Magnetic tunnel junction cap structure and method for forming the same |
| US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
| US7442624B2 (en) * | 2004-08-02 | 2008-10-28 | Infineon Technologies Ag | Deep alignment marks on edge chips for subsequent alignment of opaque layers |
| US7200257B2 (en) * | 2005-05-05 | 2007-04-03 | International Business Machines Corporation | Structure and methodology for fabrication and inspection of photomasks |
| US7564017B2 (en) * | 2005-06-03 | 2009-07-21 | Brion Technologies, Inc. | System and method for characterizing aerial image quality in a lithography system |
| US8183551B2 (en) * | 2005-11-03 | 2012-05-22 | Agale Logic, Inc. | Multi-terminal phase change devices |
| US7521658B2 (en) | 2005-12-01 | 2009-04-21 | Aptina Imaging Corporation | Pixel having photoconductive layers to absorb different ranges of wavelengths |
| US7507633B2 (en) | 2006-03-07 | 2009-03-24 | International Business Machines Corproation | Method and structure for improved alignment in MRAM integration |
| US7880274B2 (en) * | 2007-06-25 | 2011-02-01 | Macronix International Co., Ltd. | Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer |
-
2006
- 2006-03-07 US US11/369,516 patent/US7507633B2/en not_active Expired - Fee Related
-
2007
- 2007-02-22 KR KR1020070017933A patent/KR100998827B1/ko not_active IP Right Cessation
- 2007-02-27 TW TW096106774A patent/TWI390598B/zh not_active IP Right Cessation
- 2007-03-06 CN CN2007100861975A patent/CN101034663B/zh not_active Expired - Fee Related
-
2008
- 2008-03-18 US US12/050,293 patent/US7723813B2/en not_active Expired - Fee Related
- 2008-03-18 US US12/050,281 patent/US20080160644A1/en not_active Abandoned
- 2008-05-22 US US12/125,099 patent/US20080220374A1/en not_active Abandoned
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576310A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 应用于半导体背面对准和导通的制作方法 |
| CN104576310B (zh) * | 2013-10-16 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 应用于半导体背面对准和导通的制作方法 |
| CN106548953A (zh) * | 2015-09-18 | 2017-03-29 | 比亚迪股份有限公司 | 晶圆测试时晶圆的对准方法、系统和晶圆 |
| CN110197821B (zh) * | 2018-02-26 | 2023-07-21 | 科磊股份有限公司 | 在半导体装置中改善重迭效能的结构及方法 |
| CN110197821A (zh) * | 2018-02-26 | 2019-09-03 | 格芯公司 | 在半导体装置中改善重迭效能的结构及方法 |
| CN109616430B (zh) * | 2018-11-13 | 2020-10-30 | 武汉电信器件有限公司 | 一种芯片贴装识别系统及方法 |
| CN109616430A (zh) * | 2018-11-13 | 2019-04-12 | 武汉电信器件有限公司 | 一种芯片贴装识别系统及方法 |
| CN110494969A (zh) * | 2019-06-27 | 2019-11-22 | 长江存储科技有限责任公司 | 在形成三维存储器器件的阶梯结构中的标记图案 |
| US11121092B2 (en) | 2019-06-27 | 2021-09-14 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11545442B2 (en) | 2019-06-27 | 2023-01-03 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11552025B2 (en) | 2019-06-27 | 2023-01-10 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| US11594496B2 (en) | 2019-06-27 | 2023-02-28 | Yangtze Memory Technologies Co., Ltd. | Marking pattern in forming staircase structure of three-dimensional memory device |
| CN112530908A (zh) * | 2019-09-18 | 2021-03-19 | 芯恩（青岛）集成电路有限公司 | 一种半导体器件的制备方法及半导体器件 |
| CN112530908B (zh) * | 2019-09-18 | 2023-12-26 | 芯恩（青岛）集成电路有限公司 | 一种半导体器件的制备方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101034663B (zh) | 2011-02-09 |
| US20080157156A1 (en) | 2008-07-03 |
| KR100998827B1 (ko) | 2010-12-06 |
| US20080160644A1 (en) | 2008-07-03 |
| US20080220374A1 (en) | 2008-09-11 |
| KR20070092105A (ko) | 2007-09-12 |
| TW200805448A (en) | 2008-01-16 |
| US7723813B2 (en) | 2010-05-25 |
| TWI390598B (zh) | 2013-03-21 |
| US20070210394A1 (en) | 2007-09-13 |
| US7507633B2 (en) | 2009-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101034663B (zh) | Mram集成中改进对准的方法和结构 | |
| US11778919B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
| US6677165B1 (en) | Magnetoresistive random access memory (MRAM) cell patterning | |
| US8133745B2 (en) | Method of magnetic tunneling layer processes for spin-transfer torque MRAM | |
| EP1793433B1 (en) | Spacer structure in MRAM cell and method of its fabrication | |
| US7863060B2 (en) | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices | |
| US8722543B2 (en) | Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices | |
| US6939722B2 (en) | Method of forming magnetic memory | |
| US6954372B2 (en) | Magnetic storage element, production method and driving method therefor, and memory array | |
| US20020153580A1 (en) | Semiconductor memory device using megneto resistive element and method of manufacturing the same | |
| US6780652B2 (en) | Self-aligned MRAM contact and method of fabrication | |
| EP1207538B1 (en) | Magnetic Random Access Memory with improved breakdown voltage | |
| US6617658B2 (en) | Semiconductor memory device including magneto resistive element | |
| US6933204B2 (en) | Method for improved alignment of magnetic tunnel junction elements | |
| CN1820359A (zh) | 具有凹陷的对准标记的平面磁隧道结衬底 | |
| US10388860B2 (en) | Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask | |
| US20030199106A1 (en) | Minimally spaced MRAM structures | |
| US20230270018A1 (en) | Embedded mram fabrication process for ion beam etching with protection by top electrode spacer | |
| JP5051411B2 (ja) | 半導体集積回路 | |
| JP2004297038A (ja) | マグネチックラムのｍｔｊセル形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110209 |