CN101017471A - 只读存储器转接装置 - Google Patents

Abstract

本发明为一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，而该只读存储器转接装置则包含有一连接装置与一转接控制器，其中该转接控制器可将该只读存储器仿真装置中的一测试码写入该只读存储器中，或是写入该只读存储器转接装置中的一测试用只读存储器中，而该总线控制器则能通过该连接装置和该转接控制器、该只读存储器或该测试用只读存储器之间的连接关系，来对该测试码进行读取与测试。

Description

只读存储器转接装置

技术领域

本发明涉及一种只读存储器转接装置，特别是涉及应用于一工业标准架构(ISA)规格的只读存储器仿真装置与具有一串接式周边接口(SPI)规格的主机板之间的只读存储器转接装置。

背景技术

基本输入输出系统(Basic Input 0utput System，简称为BIOS)在计算机系统中是最基本的系统，其特点是用来储存计算机系统的基本设定值，使得计算机系统在开机后要进入操作系统(例如：Windows系统)之前，会先对各硬件组件进行初始设定和测试，以确保各硬件组件可正常工作。就一般计算机系统而言，BI0S的程序代码被记录在一只读存储器(Read-Only Memory，简称为ROM)中，并安装在计算机系统中的主机板的一只读存储器插槽上。由于主机板是各硬件组件的主要安装接口，因此当各硬件组件有所更改时(例如：提升中央处理单元或随机存取内存的效能)，主机板便需要进行对应的更改，也就是需要同时对BIOS程序代码作修改与测试，待正确的BI0S程序代码重新被记录在只读存储器中并安装在只读存储器插槽上之后，主机板才能进行正常的运作。

现有技术对于BIOS程序代码的记录方式，是将BIOS程序代码直接烧录至只读存储器中，而主机板上的只读存储器插槽，则是可经由一工业标准架构(Industry Standard Architecture，简称为ISA)的传输接口来和计算机系统中的一南桥芯片进行数据传输。由于具有BIOS程序代码的只读存储器为一种固件(Firmware)，因此当研发人员或程序设计者有需要对其BIOS程序代码进行修改或更新时，必须还通过特殊的只读存储器读写装置来进行修改或更新，并另行烧录至新的只读存储器中之后，再将此一只读存储器安装在只读存储器插槽上作测试，经重复的修改与测试确认无误之后，主机板才能提供正常的运作。

由于此种测试与更新的方式会耗费许多的工时与成本，因此，利用一只读存储器仿真器(ROM Emulator)来进行程序代码的模拟，便为目前技术对于更新BIOS程序代码的一种主要作业方式。如图1所示，其为只读存储器仿真器的运作示意图。其中，在一主机板10上具有一ISA只读存储器插槽101，而程序设计者可将一ISA只读存储器转接卡11插置于该ISA只读存储器插槽101上，并再和一ISA只读存储器仿真器12与一计算机系统14进行联机，且程序设计者可在该ISA只读存储器仿真器12与该计算机系统14上进行BIOS程序代码的在线修改，并能实时提供给该主机板10作为开机后的数据读取与仿真执行。因此，程序设计者只需以模拟的方式进行测试和对测试的结果作对应的修正后，再将正确的BIOS程序代码烧录至新的只读存储器中并重新安装在该ISA只读存储器插槽101上，如此便能够避免现有技术在测试阶段时，所需要进行的多次烧录与多次安装的不便。

上述方式是以传输接口为ISA规格作说明，然而，随着计算机科技的进步，以及对于计算机效能的要求或为了减少生产成本等目的，使得各种总线接口或传输规格被不断地开发，例如：周边组件连结(Peripheral ComponentInterconnect，简称为PCI)接口，或是相较PCI接口有较小体积与较少接脚数的一低接脚数(Low Pin Count，简称为LPC)接口，或者是一低接脚数除错端口(LPC Debug Port)接口等，均具有特定的传输规格与传输效益，因此在新的主机板上，提供BIOS程序代码作储存记录的只读存储器的传输接口也会有所不同。

然而，就目前技术来说，传输接口为ISA规格的只读存储器仿真器，为大部份程序设计者所现有且较为熟悉的作业环境，因此，当主机板上的只读存储器为其它规格的传输接口时，现有的ISA只读存储器转接卡便无法插置于主机板的插槽上，而必须使用可相互连接的转接装置以进行安装，使得习惯于ISA规格的程序设计者仍能以ISA只读存储器仿真器进行程序代码的修改与模拟测试。

此外，由前述的模拟技术可知，当测试完成之后，程序设计者仍需将正确的BIOS程序代码烧录至新的只读存储器中并重新安装在对应的插槽上，而此时如果主机板的实际运作情形和之前的测试结果又有所不同时，或是BIOS程序代码仍有需要进行修改更新之处时，程序设计者仍需将该只读存储器拆下并再重新进行同样的修改与模拟步骤，如此，仍就会产生作业上的不便以及工时与成本的耗费。因此，针对新开发的只读存储器的传输接口，如何提出一个有效的转接与仿真装置，以及对于此种转接与仿真装置如何提出一个有效的BIOS程序代码的修改、更新与测试作业，为本发明发展的主要目的。

发明内容

本发明的目的在于提出一种只读存储器转接装置，尤指应用于一工业标准架构(ISA)规格的只读存储器仿真装置与具有一串接式周边接口(SPI)规格的主机板之间的只读存储器转接装置，使得熟悉于ISA规格的作业环境的研发人员或程序设计者能利用此一只读存储器转接装置，而能在具有SPI规格的传输接口的主机板上进行基本输入输出系统(BIOS)程序代码的修改、更新与测试。

本发明为一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；以及一转接控制器，分别电连接至该连接装置的第一部份与第二部份，其中当该连接装置处于该断路状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该连接装置的第二部份写入该只读存储器中，并可将该测试码提供给该总线控制器通过该连接装置的第一部份来进行读取与测试。

本发明另一方面为一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；一切换开关，电连接至该连接装置的第一部份，并可处于一第一连接状态或一第二连接状态；一测试用只读存储器，电连接于该切换开关；以及一转接控制器，电连接至该连接装置的第二部份与该切换开关，其中当该连接装置处于该断路状态且该切换开关处于该第一连接状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该切换开关写入该测试用只读存储器中，而当该连接装置处于该断路状态且该切换开关处于该第二连接状态时，可由该总线控制器通过该连接装置的第一部份与该切换开关来对该测试用只读存储器中的该测试码进行读取与测试。

本发明又一方面为一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；一第一切换开关，电连接至该连接装置的第一部份与第二部份，并可处于一导通状态或一断路状态；一第二切换开关，电连接至该第一切换开关与该连接装置的第二部份，并可处于一导通状态或一断路状态；以及一转接控制器，电连接至该第二切换开关，其中当该连接装置处于该断路状态、该第一切换开关处于该断路状态且该第二切换开关处于该导通状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该第二切换开关与该连接装置的第二部份写入该只读存储器中，而当该连接装置处于该断路状态、该第一切换开关处于该导通状态且该第二切换开关处于该断路状态时，可由该总线控制器通过该连接装置的第一部份、第二部份与该第一切换开关来对该只读存储器中的该测试码进行读取与测试。

附图说明

图1为现有只读存储器仿真器的运作示意图。

图2(a)为本发明将现有的只读存储器仿真器应用在SPI传输界面200的主要运作概念示意图。

图2(b)为SPI传输接口200的运作示意图。

图2(c)为连接装置201的设置示意图。

图3为本发明第一较佳实施例的示意图。

图4为本发明第二较佳实施例的示意图。

图5为本发明第三较佳实施例的示意图。

附图符号说明

主机板10、20

ISA只读存储器插槽101

ISA只读存储器转接卡11

ISA只读存储器仿真器12、22

计算机系统14、24

SPI传输接口200

连接装置201、211、311、411

第一部份2011、2111、3111、4111

第二部份2012、2112、3112、4112

SPI只读存储器202

SPI总线控制器204

SPI只读存储器转接卡21、31、41

转接控制器212、312、412

ISA只读存储器连接器213、313、413

切换开关314、414、416

测试用只读存储器315

控制信号CS1、CS2

具体实施方式

请参阅图2(a)，为本发明将现有的只读存储器仿真器应用在一串接式周边界面的主要运作概念示意图。串接式周边接口(Serial PeripheralInterface，简称为SPI)的传输接口为目前主机板制造技术中，对于只读存储器的传输方式所新开发出的一种传输接口，也就是在现今或未来的主机板制造生产上，会加入与运用此种SPI传输接口来进行数据传输与存取，而能提供更佳的传输与存取效益。如图所示，由于在主机板20上的SPI传输接口200和现有的ISA只读存储器仿真器22(程序设计者可在一计算机系统24上进行BIOS程序代码的在线修改)为不同的规格，因此需要一适当的转接装置以将两者完成信号的连接而能进行相关的修改或测试作业。

于此图中显示出了本发明的一SPI只读存储器转接卡21，且在该SPI只读存储器转接卡21中具有一连接装置211而能和该SPI传输接口200完成连接或插置于其上，以及一ISA只读存储器连接器213而能和现有的ISA只读存储器仿真器22完成连接，并能藉由其中的一转接控制器212而能对该连接装置211与该ISA只读存储器连接器213完成信号格式的传输转接(例如：将ISA格式的信号转换成SPI格式的信号，或是将SPI格式的信号转换成ISA格式的信号)，和现有技术中已运用到的PCI接口或LPC接口一样可以藉由适当的转接装置进行连接，而能让研发人员或程序设计者仍能继续使用现有且较为熟悉的ISA只读存储器仿真器来进行测试与仿真作业。在本发明中，可将该转接控制器212以一特殊应用集成电路(Application SpecificIntegrated Circuit，ASIC)或复杂可程序化逻辑装置(ComplexProgrammable Logic Device，CPLD)所制成。

请参阅图2(b)，为在主机板20上的该SPI传输接口200的运作示意图。如此图所示以及根据现行SPI的传输技术，其中在一SPI只读存储器202(例如：可以一快闪芯片(Flash Chip)所制成)之中是可储存记录着系统开机时所需要读取的BIOS程序代码，而一SPI总线控制器204则是可以对记录在该SPI只读存储器202中的BIOS程序代码进行读取(如图示，可经由连接的接脚发出包含有SPI_CS#、SPI_CLK、SPI_MOSI和SPI_MISO等信号来完成)，以进行开机的读取测试作业。

而本发明则是在该SPI总线控制器204与该SPI只读存储器202之间的信号传输上，设计出可经由操作而能控制其导通状态或断路状态的一连接装置201，如图2(c)所示，为该连接装置201的设置示意图。该连接装置201亦设置在主机板20上，其外观可由一2乘6的排线插孔所形成，而这些插孔还可分为一第一部份2011和一第二部份2012，其中该第一部份2011和该第二部份2012的最上方与最下方的一组插孔可分别接至电源端或接地端，而该SPI总线控制器204与该SPI只读存储器202便是分别和该连接装置201的第一部份2011与第二部份2012中间的四组插孔完成电连接而能进行后续的信号传输。另外，该连接装置201的第一部份2011与第二部份2012两者间呈现为断路状态，可以再经由插置一同样为2乘6的排线插头(可为一跳线组件，本图未示出)后，两者间便能从原本的断路状态转换成如图2(b)示的导通状态。

另外，本发明的SPI只读存储器转接卡21其中的该连接装置211也可被设计成为2乘6的排线插头，因而能和该主机板20上的SPI传输接口200的连接装置201进行连接。如图3所示，为本发明第一较佳实施例的示意图，其中，该SPI只读存储器转接卡21的连接装置211亦可分成一第一部份2111与一第二部份2112，该第一部份2111与该第二部份2112两者间亦呈现为断路状态，而在该SPI只读存储器转接卡21上，其中的一转接控制器212则同时和该第一部份2111与该第二部份2112完成电连接。在此例中，该SPI只读存储器转接卡21的连接装置211和该SPI传输接口200的连接装置201完成上下的连接，也就是使该第一部份2111和该第一部份2011连接，而该第二部份2112则和该第二部份2012连接，本图是以分开的方式来呈现出两者于完成连接之后的传输过程示意图。

所以，当程序设计者要对该主机板20作测试时，便可将本发明的SPI只读存储器转接卡21插上，同时也能利用该SPI只读存储器转接卡21中的一ISA只读存储器连接器213来和该ISA只读存储器仿真器22与该计算机系统24完成连接(本图未示出)，因此，程序设计者在该ISA只读存储器仿真器22与该计算机系统24中所进行修改而得到的一测试码，在此例中也就是该BIOS程序代码，便能够在该转接控制器212的控制之下，先后通过所述连接装置211、201的第二部份2112、2012来写入该SPI只读存储器202中，而当该SPI总线控制器204要读取该BIOS程序代码以进行测试时，则是先后通过所述连接装置201、211的第一部份2011、2111，而能读取到该转接控制器212所提供来自于该ISA只读存储器仿真器22上的该BIOS程序代码。

承上所述，在此第一较佳实施例中，成功地提出适用于SPI传输接口上的一只读存储器转接装置以及其BIOS程序代码需进行修改与更新作业时，有一有效的信号传输与控制的过程；当此例中的SPI总线控制器204对所读取到的BIOS程序代码经测试与模拟后确认可让该主机板20成功运作时，该SPI只读存储器转接卡21便可自该SPI传输接口200上移除，并再于该连接装置201安装上述的跳线组件后，该连接装置201的第一部份2011与第二部份2012便能呈现为导通状态，而该SPI总线控制器204便能于主机板20在开机后直接对该SPI只读存储器202进行BIOS程序代码的读取。

此实施例的操作，由于程序设计者是在在线进行修改以提供主机板作测试，所以除了能够避免系统必须重复执行开机的动作才能确定所修改的BIOS程序代码是否为正确的BIOS程序代码的问题外，也因为该SPI只读存储器可为一快闪芯片(Flash Chip)所制成，因此，当测试结果若仍有需要修改时，仍可对同一个只读存储器或快闪芯片进行写入，因此，不但能解决现有技术的工时与成本的耗费问题，亦能针对现行主机板上所推出的SPI传输接口提供一有效的转接与仿真装置，以及其对应的修改、更新与测试的作业过程。

上述第一较佳实施例的转接控制器212由于必须同时提供BIOS程序代码的写入与读取，因而在转换的逻辑设计上会较为复杂，因此，针对此种情况仍以图2(a)所揭示的运作概念，提出本发明第二较佳实施例的SPI只读存储器转接卡。请参阅图4，为本发明第二较佳实施例的示意图；其中部份组件的图标编号和上述实施例类似或为相同，以比较出两实施例的异同处，如此图所示，在一SPI只读存储器转接卡31之中还设置有一切换开关314和一测试用只读存储器315，其中一转接控制器312是和一连接装置311的第二部份3112与该切换开关314完成电连接，而该切换开关314则亦和该连接装置311的第一部份3111与该测试用只读存储器315完成电连接。

同样的，该连接装置311的第一部份3111与第二部份3112两者间亦呈现为断路状态，并且在此例中，当程序设计者要对该主机板20作测试时，便可将本发明的SPI只读存储器转接卡31插上，使得该连接装置311和该SPI传输接口200的连接装置201完成上下的连接，也就是使该第一部份3111和该第一部份2011连接，而该第二部份3112则和该第二部份2012连接，同时利用该SPI只读存储器转接卡31中的一ISA只读存储器连接器313来和该ISA只读存储器仿真器22与该计算机系统24完成连接(本图未示出)。

由于该转接控制器312可发出一控制信号CS1，因而能够控制该切换开关314的连接状态，如图4所示，当该切换开关314内部的插阀转向右边时，该测试用只读存储器315便能和该转接控制器312产生连接，而当该切换开关314内部的插阀转向左边时，该测试用只读存储器315便能和该连接装置311的第一部份3111产生连接。

因此，程序设计者在该ISA只读存储器仿真器22与该计算机系统24中所进行修改而得到的一测试码或一BIOS程序代码，便能够在该转接控制器312的控制之下，能先后通过所述连接装置311、201的第二部份3112、2012来写入该SPI只读存储器202中，并亦能同时通过该切换开关314(此时内部插阀转向图示的右边)将同样的BIOS程序代码写入该测试用只读存储器315中；即如图所示，BIOS程序代码的写入分为信号(WRITE_CS_0#)与信号(WRITE_CS_1#)等各两组，然而所写入的数据则都是同样内容的BIOS程序代码。而当该SPI总线控制器204要读取该BIOS程序代码以进行测试时，则是先后通过所述连接装置201、311的第一部份2011、3111，以及该切换开关314(此时内部插阀会转向图示的左边)，而能读取到记录于该测试用只读存储器315中的该BIOS程序代码。

同样的，该测试用只读存储器315亦可由一种快闪芯片(Flash Chip)所制成，并且因为该转接控制器312和该测试用只读存储器315为各自不同的组件，因此就不会有上述第一较佳实施例的某一组件需同时提供BIOS程序代码的写入与读取的问题，而能有效地减少设计上的复杂性，同时也因为在测试时是读取该测试用只读存储器315中的数据，而不必从后端的ISA只读存储器仿真器22来读取，所以当BIOS程序代码仍有修改的需求时，便可直接经修改之后重新更新至该测试用只读存储器315中即可，并且因为该SPI只读存储器202中也被记录了同样内容的BIOS程序代码，因此，当主机板20要执行开机的作业时，该SPI总线控制器204便可直接对该SPI只读存储器202进行BIOS程序代码的读取。

上述第二较佳实施例使得BIOS程序代码的写入与读取能由不同组件所提供，因而能够以比较简单的逻辑来进行设计而可减少实际运作的困难；然而，相对的在该SPI只读存储器转接卡31中就多了该测试用只读存储器315的生产成本，因此，针对此种情况我们仍以图2(a)所揭示的运作概念，提出本发明第三较佳实施例的SPI只读存储器转接卡。请参阅图5，为本发明第三较佳实施例的示意图；其中部份组件的图标编号和上述两实施例类似或为相同，以比较出各实施例的异同处，如此图所示，在一SPI只读存储器转接卡41之中还设置有两切换开关414、416，其中该切换开关414和一连接装置411的第一部份4111与第二部份4112以及该切换开关416完成电连接，并且该切换开关416还和该连接装置411的第二部份4112与一转接控制器412完成电连接。

同样的，该连接装置411的第一部份4111与第二部份4112两者间亦呈现为断路状态，并且在此例中，当程序设计者要对该主机板20作测试时，便可将本发明的SPI只读存储器转接卡41插上，使得该连接装置411和该SPI传输接口200的连接装置201完成上下的连接，也就是使该第一部份4111和该第一部份2011连接，而该第二部份4112则和该第二部份2012连接，同时利用该SPI只读存储器转接卡41中的一ISA只读存储器连接器413来和该ISA只读存储器仿真器22与该计算机系统24完成连接(本图未示出)。

其中，所述切换开关414、416可呈现出导通状态或是断路状态，并能由该转接控制器412发出一控制信号CS2而能够加以控制。如图5所示，当程序设计者在该ISA只读存储器仿真器22与该计算机系统24中所进行修改而得到的一测试码或一BIOS程序代码，便能够在该转接控制器412的控制之下，使得所述切换开关414、416分别呈现出断路状态与导通状态，并先后通过所述连接装置411、201的第二部份4112、2012来写入该SPI只读存储器202中；而当该SPI总线控制器204要读取该BIOS程序代码以进行测试时，该转接控制器412则能使得所述切换开关414、416分别呈现出导通状态与断路状态，该SPI总线控制器204便能先后通过所述连接装置201、411的第一部份2011、4111，以及该切换开关414和所述连接装置411、201的第二部份4112、2012，而能读取到记录于该SPI只读存储器202中的该BIOS程序代码。

在此实施例中，是藉由两个切换开关的设计，除了能够使得BIOS程序代码的写入与读取能由不同组件所提供外，亦只需将BIOS程序代码写入该主机板上的SPI只读存储器中即可，并于测试过程上对同一个SPI只读存储器中所记录的BIOS程序代码进行读取，而不必设置额外的测试用只读存储器或快闪芯片，便能有效地节省制作所需的成本，同时也能够达到以较为简单的逻辑来进行设计的目的。

综上所述，经由本发明所提出的SPI只读存储器转接卡以及其所可能的实施方式，便可针对在现行主机板上所推出的SPI传输接口提供一有效的转接与仿真装置，使得习惯于ISA规格的程序设计者仍能以熟悉的ISA只读存储器仿真器进行BIOS程序代码的修改与模拟测试，并可有效地对于SPI传输接口上的SPI只读存储器中所记录的BIOS程序代码进行更新，而能解决现有技术中此一作业所存在的耗费工时与生产成本的问题；因此，成功地实现本发明发展的目的。在不违反本发明精神的前提下可对本发明作出若干的修饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (10)

1.一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：

一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；以及

一转接控制器，分别电连接至该连接装置的第一部份与第二部份，其中当该连接装置处于该断路状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该连接装置的第二部份写入该只读存储器中，并可将该测试码提供给该总线控制器通过该连接装置的第一部份来进行读取与测试。

2.如权利要求1所述的只读存储器转接装置，其中该只读存储器转接装置还包含有一只读存储器连接器，电连接于该转接控制器，并可和该只读存储器仿真装置完成电连接。

3.如权利要求2所述的只读存储器转接装置，其中该总线控制器与该只读存储器为一串接式周边接口的规格，该只读存储器连接器与该只读存储器仿真装置为一工业标准架构的规格，并且该转接控制器可进行该串接式周边接口与该工业标准架构之间的规格转换。

4.如权利要求1所述的只读存储器转接装置，其中该测试码为该只读存储器仿真装置所完成的一基本输入输出系统程序代码。

5.一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：

一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；

一切换开关，电连接至该连接装置的第一部份，并可处于一第一连接状态或一第二连接状态；

一测试用只读存储器，电连接于该切换开关；以及

一转接控制器，电连接至该连接装置的第二部份与该切换开关，其中当该连接装置处于该断路状态且该切换开关处于该第一连接状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该切换开关写入该测试用只读存储器中，而当该连接装置处于该断路状态且该切换开关处于该第二连接状态时，可由该总线控制器通过该连接装置的第一部份与该切换开关来对该测试用只读存储器中的该测试码进行读取与测试。

6.如权利要求5所述的只读存储器转接装置，其中该只读存储器转接装置还包含有一只读存储器连接器，电连接于该转接控制器，并可和该只读存储器仿真装置完成电连接。

7.如权利要求5所述的只读存储器转接装置，其中当该连接装置处于该断路状态且该切换开关处于该第一连接状态时，该转接控制器亦可将该测试码通过该连接装置的第二部份写入该只读存储器中。

8.如权利要求5所述的只读存储器转接装置，其中该转接控制器可发出一控制信号而能控制该切换开关的该第一连接状态或该第二连接状态。

9.一种只读存储器转接装置，应用于一只读存储器仿真装置与一主机板之间，该主机板上具有一总线控制器与一只读存储器，该只读存储器转接装置包含有：

一连接装置，设置于该主机板上，其第一部份电连接于该总线控制器，而其第二部份电连接于该只读存储器，且该第一部份与该第二部份可处于一导通状态或一断路状态；

一第一切换开关，电连接至该连接装置的第一部份与第二部份，并可处于一导通状态或一断路状态；

一第二切换开关，电连接至该第一切换开关与该连接装置的第二部份，并可处于一导通状态或一断路状态；以及

一转接控制器，电连接至该第二切换开关，其中当该连接装置处于该断路状态、该第一切换开关处于该断路状态且该第二切换开关处于该导通状态时，该转接控制器可将该只读存储器仿真装置中的一测试码，通过该第二切换开关与该连接装置的第二部份写入该只读存储器中，而当该连接装置处于该断路状态、该第一切换开关处于该导通状态且该第二切换开关处于该断路状态时，可由该总线控制器通过该连接装置的第一部份、第二部份与该第一切换开关来对该只读存储器中的该测试码进行读取与测试。

10.如权利要求9所述的只读存储器转接装置，其中该转接控制器可发出一控制信号而能控制该第一切换开关与该第二切换开关的该导通状态或该断路状态。

Images