CN101010992A - 荧光灯镇流器控制器集成电路 - Google Patents

Abstract

一种用于驱动至少一个气体放电灯的镇流器控制集成电路(IC1)，包括：第一振荡器电路，用于产生第一振荡信号；驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管(Q1，Q2)；将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管(Q1，Q2)的脉冲驱动信号；以及调光控制电路，响应于调光输入信号而驱动所述驱动器电路，以使得所述驱动器电路以猝发方式提供所述脉冲驱动信号，从而根据所述调光输入信号的级别而调节所述灯。所述镇流器控制集成电路还提供了过电流和过电压检测并且允许主控/从属操作。

Description

荧光灯镇流器控制器集成电路

相关申请

本发明要求2004年7月12日提交的美国临时申请No.60/587,674以及2004年11月8日提交的美国临时申请No.60/626,233(名称均为“CCFL/EEFLBALLAST CONTROLLERIC”)的优先权，其全部公开内容作为引用而结合于此。

技术领域

本发明涉及荧光灯镇流器并且尤其涉及一种用于通常在显示设备例如LCD显示器和LCD电视的背面发光应用中使用的CCFL/EEFL(冷阴极荧光灯和外部电极荧光灯)的镇流器控制器。更具体地说，本发明涉及用于所述灯的镇流器控制器集成电路。

发明内容

本发明涉及一种用于荧光灯特别是CCFL和EEFL灯的电子镇流器，提供包含可编程激发斜坡(ignition ramp)在内的全面控制功能，并且支持通过模拟或者PWM控制电压进行调光。在一个实施例中，将高电压半桥驱动器集成在所述集成电路中，在另一个实施例中，提供高电压全桥驱动器电路。本发明提供了特别针对例如CCFL/EEFL背面发光(back lighting)应用设计的电子镇流器，并且对这些应用提供了全面的过电流和过电压保护，以及为操作大量灯而使得所述镇流器电路与其他镇流器电路同步的主控/从属连接。

根据一个方面，本发明包括一种用于驱动至少一个气体放电灯的镇流器控制集成电路，该镇流器控制集成电路包含：第一振荡器电路，用于产生第一振荡信号；驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；以及调光控制电路，响应于调光输入信号从而驱动所述驱动器电路，以使得所述驱动器电路以猝发(burst)方式提供所述脉冲驱动信号，由此根据所述调光输入信号的级别而调节所述灯。

根据另一个方面，本发明包括用于驱动至少一个气体放电灯的第一镇流器电路的镇流器控制集成电路，该镇流器控制集成电路包含：第一振荡器电路，用于产生第一振荡信号；驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；以及模式输入，响应于模式信号以确定所述集成电路是否作为主控或者从属电路工作，由此，在第一模式中，所述第一振荡器电路被激励并且产生用于驱动所述驱动器电路的所述第一振荡信号，并且产生能够驱动至少一个其他镇流器电路的输出信号，从而在所述至少一个其他镇流器电路中的输出晶体管开关转换被同步于所述第一镇流器电路的输出晶体管开关转换，并且在第二模式中，所述第一镇流器电路作为从属电路工作，由此所述第一振荡器电路被无效(deactivated)并且所述驱动器电路响应于来自另一个镇流器电路的振荡信号，从而所述第一镇流器电路的输出晶体管开关转换被同步于所述其他镇流器电路的输出晶体管开关转换。

根据又一个方面，本发明包括一种用于驱动至少一个气体放电灯的镇流器控制集成电路，该镇流器控制集成电路包含：第一振荡器电路，用于产生第一振荡信号；驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；进一步包含关断电路，响应于来自包含所述至少一个灯的输出电路的电压反馈信号，所述电压反馈信号与所述至少一个灯两端的电压相关，并且其中如果所述电压超过阈值，则所述关断电路禁止所述驱动器电路提供所述脉冲驱动信号，进一步包含响应于所述电压反馈信号的定时电路，由此为禁止所述驱动器电路提供所述脉冲驱动信号，所述电压必须超过所述阈值一预定时间。

根据又一个方面，本发明包括一种用于驱动至少一个气体放电灯的镇流器控制集成电路，其中包含：第一振荡器电路，用于产生第一振荡信号；驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管并且驱动包含所述至少一个气体放电灯的灯输出电路；将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；进一步包含电流检测输入，由此如果由所述灯输出电路中的电流产生的所述电流检测输入处的电压超过阈值，则所述第一振荡器电路的频率被增加以提高所述脉冲驱动信号的频率，从而降低提供给所述灯输出电路的功率。

本发明的其他目标、特征和优点通过下面的详细描述可以更加明白。

附图说明

下面参考附图更加详细的描述本发明，其中：

图1显示了采用本发明的集成电路并且包含半桥驱动器的电路的第一实施例；

图2显示了图1所示集成电路的功能结构图；

图3显示了图2所示集成电路的状态图；

图4显示了根据本发明的包含具有隔离高电压反馈输入的全桥的电路的第二实施例；

图5显示了根据本发明的包含具有非隔离的低电压反馈输入的全桥电路的又一个实施例；

图6显示了图4和图5所示集成电路的状态图；

图7显示了解释处于两种调光模式中的电路的调光操作的波形；

图8显示了支持根据本发明的镇流器的从属模式连接的本发明的一个方面；

图9显示了采用半桥的本发明另一个实施例的从属模式连接图；以及

图10显示了图4和图5所示集成电路的功能结构图。

具体实施方式

现在参考附图。图1显示了采用本发明的集成电路的根据本发明的电路的第一实施例。图1中的集成电路IC1包括具有前端的高电压半桥门极(gate)驱动器，其中包含CCFL/EEFL镇流器的全面控制功能。所述集成电路包括受控激发斜坡并且支持来自逻辑电平输入的PWM调光。优选的，使用HVIC(高电压IC)和无影响锁存(latch immune)CMOS技术来构建所述集成电路，所述HVIC(高电压IC)和无影响锁存CMOS技术支持坚固耐用的单块集成电路构造。所述输出驱动器的特征在于为最小化驱动器交叉导通而设计的高脉冲电流缓冲级。通过门极驱动器的低di/dt峰以及大于1伏的欠压锁定滞后(undervoltage lockout hysteresis)而实现抗噪性。并且还包含了所述灯的过电流和过电压的保护功能(feature)。

图1显示了半桥电路，并且集成电路IC1包括半桥驱动器，而图4和图5则显示了利用包括驱动全桥电路的全桥驱动器的集成电路的实现。尽管将指出这些集成电路之间的差异，但是图4和图5的集成电路采用相似技术。

参考图1，集成电路IC1从高电压DC总线输入耦合到从适当的整流器和增强级(如果需要的话)提供的电源。所述整流器和增强级未图示，但是其为常规所常见的。通常从AC干线(AC main)提供电源给所述整流器。

通过降压电阻Rs在端子Vcc提供电源给IC1，并且IC1连接到如图所示的公共电压(COM)。该集成电路具有用于建立内部振荡器的振荡频率的定时元件CT和RMIN，这将参考图2详细描述。并且，提供了耦合到电容CVCO的压控振荡器输入VCO以控制振荡器频率。还提供了由PWM信号控制的、至输入ENN的的调光输入，并且这将在下文详述。

如图所示，用于驱动半桥晶体管Q1和Q2的输出为HO和LO。晶体管Q1和Q2之间的开关节点VS耦合到该集成电路，该开关节点VS驱动包含共振电路元件和灯在内的负载输出电路，并且自举电容CB按照公知方式为高边驱动器(high side driver)提供增加的电压VB。电流检测输入CS被提供，该电流检测输入CS通过电阻RCS检测流过所述半桥的电流。而且，在端子IREF提供电流参考，端子IREF通过电阻RIREF耦合到公共电压。并且，在下文将详述的端子VF从输出电路提供电压反馈。二极管DCP1和DCP2以及电容CVCC为VCC电压提供充电泵。电容CVCC和CVCC1为集成电路电源提供滤波后的VCC电压。

晶体管Q1和Q2之间的开关节点VS的输出被提供给包含串联电容CDC和变压器T1的电感在内的共振输出电路。变压器T1具有两个次级(secondaries)，一个次级S驱动包含一个或者多个CCFL/EEFL灯的输出电路，每个次级分别通过串联电容CL1、CL2进行驱动。共振电容CRES完成所述共振电路并且耦合在变压器T1的次级两端。

附加次级A通过整流二极管D1和限压齐纳二极管(zener diode)DZ2向集成电路的端子VF提供输出电路电流反馈。图1中的电路通过变压器T1的次级为集成电路提供了电压隔离。

电阻RMIN设置VCO振荡器最低频率，并且输入VCO是用于确定振荡器频率的振荡器控制电压。端子ENN在5伏逻辑电平的高值下禁用输出，并且图1中显示为未连接的端子SYNC为同步输出，可以用于驱动配置在从属模式中的其他镇流器电路，这将在下文详述。当IC1被用在从属模式中时，端子CT由另一个镇流器电路驱动并且也用作同步输入。端子IREF设置参考以控制灯的工作电流。端子VF提供灯电压反馈以提供开路电路抗电弧(anti-arcing)保护。

返回图2，该图显示了图1所示集成电路的功能结构图。欠压锁定电路UVLO按照如下方式工作，即它保持在微功率模式中直到VCC处的电压超过UVLO正阈值。当VCC超过UVLO正阈值时，振荡器电路10启动并且在LO和HO输出处提供门极驱动信号。为高边驱动器30提供电平偏移电路20。低边驱动器显示在32。电路被设计成使得LO输出在启动初始时始终为高。在UVLO和关断条件下，VCO端子的电压被保持在COM(公共电压)。在这些条件中当UVLO发出UVLO指令时，元件UVLO、36和42使得端子VCO保持在COM。该指令在启动时被释放以允许CVCO(图1)从内部电流源40充电。通过VCO输入电压确定振荡器频率以使得当VCO处于COM时该振荡器频率最大，并且随着VCO处的电压增加而降低，当VCO电压大约为5伏时达到最小频率。这样产生了点亮灯所需的激发斜坡。RMIN设置最小振荡器频率，以使得电路被设计成具有刚好低于此点的共振频率。随着VCO引脚达到5伏和最小频率，在灯输出处产生大电压，该大电压使得灯被点亮。如果输出为开路电路，则在输出处产生很大电压。这通过输出变压器T1的附加绕组A反馈到VF端子，导致集成电路立即锁定。VF端子的阈值例如为2伏以允许微处理器(如果需要的话)的控制。

端子ENN也示例为具有2伏的阈值以允许从微处理器进行控制。端子ENN使电路能禁用输出。然而，如同下文所述，如果端子ENN被脉冲宽度调制，则该端子ENN还支持调光功能。

端子VF和ENN均耦合到内部比较器。图2中显示了端子VF的内部比较器48。

调光是由端子ENN通过模拟或者PWM电压控制而实现的。提供逻辑电平输入给端子ENN。如果未连接，则该端子通过电阻RP而内部连接到COM，并且启用集成电路被启用从而进行工作。当该端子为高时，集成电路被禁用。可以采用PWM调光或者模拟调光。当使用PWM调光时，低频脉冲信号被提供给ENN输入。当每次ENN输入变为低时，集成电路重新点亮灯，当每次ENN输入变为高时关断灯。PWM信号的占空比确定了灯的亮度级别，也就是100％的PWM引起零输出，0％的PWM引起最大输出。CVCO需要在相对于PWM调光信号的周期时间很短的时间内充电以进行调光。

并且，在端子CS处监视半桥中的电流，以使得在工作期间，如果向灯提供的功率过大，则集成电路可以通过提高振荡器频率而进行补偿，从而降低输出电流。这样防止灯被过驱动，因为过驱动这些灯会缩短其寿命。而且，提供同步输出以允许其他镇流器被配置为从属模式从而根据主控镇流器的振荡器工作，这样可实现能够驱动大量灯的镇流器阵列，所述同步输出将在下文详述。

图3显示了图1和图2所示集成电路的状态图。如图所示，具有四个模式，UVLO模式，如所述的激发斜坡模式，运行模式和故障模式。不同模式之间的转变如图3所示。

图4显示了采用包含全桥驱动器的集成电路IC1的电路的另一个实施例。由于在集成电路中存在附加电路，而需要采用更多端子的集成电路封装。然而，该电路在很大程度上与按照图1电路相同的方式工作。它包含向高边开关(Q1和Q4)提供高输出以及向低边开关(Q2和Q3)提供低输出的驱动器。图4所示电路具有工作与图1所示电路类似的调光输入。当调光输入为0伏时，输出亮度最大。当调光输入为5伏时，输出亮度最低。类似的，它包括压控振荡器VCO和某些附加端子。端子CT是振荡器定时电容输入。端子DT允许设置死区时间，并且如图4所示也为同步输出。这样允许连接的镇流器的主控一从属工作。图1所示端子MIN允许通过电阻RMIN设置振荡器最低频率。端子VCO是振荡器控制电压。端子MODE控制集成电路是否处于主控模式或者从属模式。根据图中所示实施例，为主控模式提供0伏输入，为从属模式提供VCC输入(在所示实施例中为15伏)。端子CR耦合到调光斜坡电容CR，该电容设置调光猝发频率，这将在下文解释。端子CD耦合到关断延迟电容CD。

端子SD是由变压器T1的附加绕组A控制的关断输入。端子CS是由如图4所示实施例中的电流检测变压器T2提供的电流检测输入，所述变压器T2提供输出电路和电流检测输入CS之间的高电压隔离。端子VB1和VB2分别耦合到自举电容CB1和CB2并且为两个高边驱动器提供高边门极驱动器浮动输入(floating supply)。

图5显示了全桥输出电路的另一个实施例，但是其中与图4所示电路不同的是为端子CS和SD提供了非隔离的低电压输入，而图4中变压器T1和变压器T2的附加绕组A提供隔离输入给这些端子。

图6显示了图4和图5所示集成电路的状态图。如图所示，存在六个状态，UVLO模式，激发斜坡模式，运行模式，关断模式，SD或者关断定时器模式以及故障模式。

图10显示了图4和图5所示集成电路的功能结构图。用于开关Q4和Q3的附加驱动器分别显示于30A和20A。与图1所示电路类似，集成电路包括欠压锁定电路UVLO，该欠压锁定电路UVLO保持在微功率模式中直到VCC的电压超过UVLO阈值。当VCC超过UVLO正阈值时，振荡器启动(当发出UVLO指令时，晶体管42使VCO保持关断)，并且在四个输出晶体管的LO和HO输出处提供门极驱动信号，假定MODE引脚连接到公共电压COM。对于在启动之后的大约30微秒的时间内，LO1和LO2输出均为高以在集成电路开始正常工作之前对两个自举电容CB1和CB2进行预充电，其中当LO2和HO1关断时LO1和HO2开启，反之亦然。

在UVLO和关断条件期间，VCO端子处的电压被保持在COM。这在启动时释放，允许CVCO通过RMAX从端子MIN进行充电，该端子例如为4伏。振荡器频率由VCO输入电压来确定从而该频率当VCO为COM时达到最大并随着VCO的电压提高而降低，当VCO大约为4伏时达到最低频率。这样产生了点亮灯所需的激发斜坡。RMIN设置最小振荡器频率，以使得电路被设计成具有恰好低于此点的共振频率，并且通过RMAX设置最大频率。随着VCO引脚电压达到4伏并且频率接近输出电路的共振频率，在灯输出处产生大电压，从而灯被点亮。

参考图4和图5，集成电路提供了猝发调光功能。特别地，集成电路支持两种调光模式，即线性调光模式和PWM调光模式。图7显示了这两种模式的工作。在猝发调光中，驱动至灯的输出以脉冲猝发的方式在低频率被脉冲开启和关断。这可以通过两种方式实现，即线性调光模式和PWM调光模式。图7B显示了线性模式。图7C、D、E和F中显示了两种模式的输出。在线性模式中，灯在低频下被脉冲开启和关断，并且占空比被调节以控制平均电流以及灯的光输出。集成电路包括低频振荡器。低频振荡器在CR引脚产生斜坡波形，该波形从0.2伏至5伏变化。这在图7B中显示。斜坡频率依赖于外部CR电容的值。见图4和图5。DC调光控制电压被提供给DIM端子，该电压通过内部比较器50与调光斜坡进行比较。比较器50的输出被提供给NOR门52，其输出被提供给AND门54和56以控制驱动器。当比较器50输出为高时，对应于大于DIM的CR，门52输出为低并且AND门54和56的输出也会为低，从而禁用输出。图7B中显示了示例的调光控制信号。当调光信号大于斜坡信号时，使用内部PWM信号以将输出切换为开启和关断。因此，当调光电压为5伏时，输出总是被脉冲宽度调制，并且当调光电压为0伏时，输出总是为关断。图7B显示了调光输入大约在0.2伏和5伏的中点即大约2.5伏的情况，并且通过该调光输入，输出大约在猝发中的一半时间内发生脉冲，而且另一半时间中低输出为高并且高输出为低，意味着灯被关断。这样由于灯发生脉冲和灯被关断的时间均值而产生灯的调光后级别。如上所述，如果调光级别保持在5伏，则输出在整个时间内发生脉冲。如果调光级别为零伏，则斜坡总是在调光级别之上，因此输出总是关断，即灯会关断。

集成电路还支持PWM调光模式，如图7A所示。在此模式中，如图7A所示的CR输入被提供固定电平输入，在所示实施例中该固定电平输入为2伏。因此，电容CR没有连接到CR输入，而是提供2伏电平给CR输入。通过该连接，可以将PWM调光控制信号直接提供给DIM端子。PWM调光控制信号在图7A中标记为DIM。该PWM控制信号具有50％的占空比。如图所示，当DIM电平为关断即为0伏时，低输出均为高从而将自举电容从VB1充电至VS1以及从VB2充电至VS2。在图7A所示的PWM调光控制信号的开启时期期间，输出按照正常方式被脉冲开启和关断。由此提供了猝发调光功能。

在猝发调光周期的关断时期期间，即当CR斜坡超过DIM时，LO1和LO2输出均为高以使得在两个自举电容上保持满电荷。

图8和图9显示了根据本发明的电路的两个进一步实施例。图8显示了采用全桥输出级的电路，图9显示了半桥输出级。而且，图8和图9显示了从属模式操作。在图8中，当MODE输入如图所示被连接到VCC时，VCO电路通过开关44被无效(见图10)以使得引脚CT无法通过集成电路的振荡器被充电或者放电。在从属模式中，LO和HO输出直接从配置为主控方的另一个集成电路的DT引脚处的SYNC输出被驱动。来自主控电路的DT的信号被直接提供给从属的CT引脚(SYNCIN)，如图8所示该引脚没有连接CT电容。

参考图9，其中显示了半桥电路，端子VCO再次连接到VCC。VCO电路被无效以使得CT无法通过集成电路的内部电流源而被充电或者被放电。在从属模式中，从配置成主控方(master)的另一个集成电路提供的SYNC输出直接驱动LO和HO输出。如图9所示，该信号被直接提供给从属方(slave)的CT引脚。当IC作为主控方工作时，端子SYNC提供输出，在此情况下VCO没有连接到VCC。

这样，可以将很多从属镇流器电路连接到一个主控方，从而包含多个灯的系统可以在各个灯的频率和相位互相锁定的情况下工作。相位可以相对主控方偏移180°。然而，由于开关转换全部发生在相同时间，这样避免了镇流器之间任何可能导致灯明显不稳定的干扰。

CCFL和EEFL灯在冷却时需要更高的电压来点亮。在点亮期间，当过电压发生时，需要镇流器在被关断以保护镇流器和用户之前，在一定时间周期(通常为1秒至1.5秒)内仍然向灯提供高电压。因此，本发明在SD端子上集成了可编程延迟锁定关断功能。

如果输出为开路电路，即灯被断开连接，则在输出会产生很大的电压。该电压通过例如如图4所示的检测网络经由变压器T1上的附加绕组A以及由R1和C1滤波的二极管D1反馈给SD引脚。在图5中，所述反馈电压产生在电容CRES1和CRES2之间，并且被反馈回到整流二极管D1。元件被选择为使得在开路电路情况下，在过电压条件中在SD引脚会产生超过阈值电压(例如2伏)的电压。这会关断耦合到与SD引脚连接的比较器48的输出的晶体管49，允许电容CD(见图4和图5)开始通过电流源51充电。如果SD的电压降到2伏以下，则电容CD在晶体管49被开启时会再次放电到0伏。如果SD保持在2伏之上足够长时间从而使得CD电容电压达到5伏，则集成电路会关断并且进入故障模式(fault mode)。通过电容CD的值而对关断延迟时间进行编程。因此，如果过电压条件持续的时间大于由电容CD设置的延迟时间，则电路会被保护而不会受到危险的过电压损坏。

根据本发明，通过来自CS引脚的反馈而控制灯功率。如图1、4和5所示，在CS端子处监视半桥中的电流从而在工作期间，如果过多功率被提供给灯，则集成电路可以通过提高振荡器频率从而降低电流来进行补偿。在图1中，通过电阻RCS检测电流。在图4中，由变压器T2检测电流，通过检测电阻RCS来提供变压器T2的输出。在图5中，通过电阻RL来检测电流。在CS端子电压超过预定阈值(在示范实施例中为1.2伏)的每个周期中，从端子VCO通过晶体管61抽取很小的电流以降低VCO电压并且由此提高VCO频率。这是通过图10中的耦合到端子CS的比较器60的操作而产生的。也是通过耦合到图2所示电路中的端子CS的比较器60的操作而产生的。最大VCO电压(在图10所示实施例中为4伏)，将镇流器设置为工作在最低频率，并且0伏的最低VCO电压将工作频率设置为最大。因此，当频率增加时，功率输出会降低。这样防止灯被过驱动，避免过早终止寿命。

而且，在DT引脚处提供的输出可以允许在从属模式中配置的其他镇流器通过主控镇流器的振荡器工作，允许实现镇流器阵列，能够驱动大量灯。从引脚DT至引脚CT的电阻RDT设置死区时间。

工作频率和死区时间如下确定：

$F_{\mathrm{MIN}}=\frac{4}{C_T\·(R_{\mathrm{MIN}}\·2\·1n\left(2\right)\·R_{\mathrm{DT}})}$

其中V_VCO＝4V，即当激发斜坡完成并且R_MAX对振荡器没有进一步影响时。激发斜坡的起始处的最大频率为：

$F_{\mathrm{MAX}}=\frac{2}{(\frac{(C_T\·R_{\mathrm{MIN}}\·R_{\mathrm{MAX}})}{2(R_{\mathrm{MIN}}+R_{\mathrm{MAX}})}+R_{\mathrm{DT}}\·C_T\·1n\left(2\right))}$

输出驱动信号(在LO1、LO2、HO1和HO2处)的开启时间为：

$T_{\mathrm{ON}}=\frac{C_T\·R_{\mathrm{MIN}}}{2}$

并且死区时间如下计算：

T_DT＝R_DT·C_T·ln(2)

尽管参考特定实施例描述了本发明，但是本领域技术人员可以很容易作出其他变化、修改和应用。因此本发明并不限于在此公开的特定内容，而是仅由所附权利要求书限定。

Claims (19)

1.一种用于驱动至少一个气体放电灯的镇流器控制集成电路，包括：

第一振荡器电路，用于产生第一振荡信号；

驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；

将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；以及

调光控制电路，响应于调光输入信号而驱动所述驱动器电路，以使得所述驱动器电路以猝发方式提供所述脉冲驱动信号，从而根据所述调光输入信号的级别而调节所述灯。

2.根据权利要求1所述的镇流器控制集成电路，其中所述调光控制电路包括第二振荡器电路，该第二振荡器电路用于产生频率远低于所述第一振荡信号的第二振荡信号；以及

比较器电路，用于将所述第二振荡信号与所述调光输入进行比较，并且用于产生猝发控制信号以控制何时将来自所述第一振荡器电路的所述脉冲信号提供给所述驱动器电路从而控制所述脉冲驱动信号的猝发持续时间。

3.根据权利要求2所述的镇流器控制集成电路，其中所述第二振荡信号包括斜坡信号并且所述调光输入包括可变DC电平。

4.根据权利要求3所述的镇流器控制集成电路，其中所述斜坡信号的频率是由外部电容确定的。

5.根据权利要求1所述的镇流器控制集成电路，其中所述调光电路可操作地引起所述猝发以使得所述调光输入接收具有一定占空比的脉冲宽度调制信号，并且其中所述第二振荡器电路具有可以连接到外部电容的外部端子，并且其中如果提供固定DC电平给所述外部端子，则所述脉冲驱动信号的猝发持续时间由与所述脉冲宽度调制信号的占空比的关系而确定。

6.根据权利要求5所述的镇流器控制集成电路，其中所述猝发在所述脉冲宽度调制信号的开启时期期间提供。

7.根据权利要求1所述的镇流器控制集成电路，其中所述驱动器电路进一步驱动连接在第二半桥结构中的第三和第四晶体管，由此第一、第二、第三和第四晶体管连接在全桥结构中。

8.根据权利要求1所述的镇流器控制集成电路，其进一步包括耦合到所述第一和第二晶体管之间的开关节点的至少一个自举电容，并且其中所述第一和第二晶体管中作为低边晶体管的一者在猝发之间的关断时期中被开启以确保所述自举电容充电。

9.一种用于驱动至少一个气体放电灯的第一镇流器电路的镇流器控制集成电路，包括：

第一振荡器电路，用于产生第一振荡信号；

驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；

将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二输出晶体管的脉冲驱动信号；以及

模式输入，响应于模式信号以确定所述集成电路是否作为主控或者从属电路工作，由此，在第一模式中，所述第一振荡器电路被激励并且产生用于驱动所述驱动器电路的所述第一振荡信号，并且产生能够驱动至少一个其他镇流器电路的输出信号，从而在所述至少一个其他镇流器电路中的输出晶体管开关转换被同步于所述第一镇流器电路的输出晶体管开关转换，并且在第二模式中，所述第一镇流器电路作为从属电路工作，由此所述第一振荡器电路被无效并且所述驱动器电路响应于来自另一个镇流器电路的振荡信号，从而所述第一镇流器电路的输出晶体管开关转换被同步于所述其他镇流器电路的输出晶体管开关转换。

10.根据权利要求9所述的镇流器控制集成电路，其中所述第一和其他镇流器电路的输出晶体管开关转换被相位同步或者被180°相位异步。

11.根据权利要求9所述的镇流器控制集成电路，其中所述驱动器电路进一步驱动连接在第二半桥结构中的第三和第四晶体管，由此第一、第二、第三和第四晶体管连接在全桥结构中。

12.一种用于驱动至少一个气体放电灯的镇流器控制集成电路，包括：

第一振荡器电路，用于产生第一振荡信号；

驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管；

将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；

进一步包括关断电路，响应于来自包含所述至少一个灯的输出电路的电压反馈信号，所述电压反馈信号与所述至少一个灯两端的电压相关，并且其中如果所述电压超过阈值，则所述关断电路禁止所述驱动器电路提供所述脉冲驱动信号，进一步包括响应于所述电压反馈信号的定时电路，由此为禁止所述驱动器电路提供所述脉冲驱动信号，所述电压必须超过所述阈值一预定时间。

13.根据权利要求12所述的镇流器控制集成电路，其中所述关断电路包括接收所述电压反馈信号的关断输入，所述关断输入被提供给比较器的第一输入，该比较器的第二输入耦合到参考电压，并且基于与所述参考电压的比较而提供输出，进一步包括由所述比较器输出控制的开关，所述开关耦合到定时电容并且在所述反馈电压表示高于所述阈值的电压时允许所述电容充电，并且其中为禁用所述驱动器电路，所述电容必须充电到预定电平之上。

14.根据权利要求13所述的镇流器控制集成电路，其中如果所述关断输入保持低于一电平从而使得所述电压低于所述阈值，则所述开关将所述定时电容保持在放电状态中，以使得所述驱动器电路保持启用以产生所述脉冲驱动信号。

15.根据权利要求12所述的镇流器控制集成电路，其中所述驱动器电路进一步驱动连接在第二半桥结构中的第三和第四晶体管，由此第一、第二、第三和第四晶体管连接在全桥结构中。

16.一种用于驱动至少一个气体放电灯的镇流器控制集成电路，包括：

第一振荡器电路，用于产生第一振荡信号；

驱动器电路，用于驱动连接在半桥结构中的第一和第二输出晶体管并且驱动包含所述至少一个气体放电灯的灯输出电路；

将从所述第一振荡信号得到的脉冲信号提供给所述驱动器电路，以产生用于驱动所述第一和第二晶体管的脉冲驱动信号；

进一步包括电流检测输入，由此如果由所述灯输出电路中的电流产生的所述电流检测输入处的电压超过阈值，则所述第一振荡器电路的频率被增加以提高所述脉冲驱动信号的频率，从而降低提供给所述灯输出电路的功率。

17.根据权利要求16所述的镇流器控制集成电路，其中所述第一振荡器电路包括具有VCO输入的压控振荡器，其中提供电压以控制所述振荡器频率，并且其中所述电流检测输入耦合到电流检测比较电路，用于从所述VCO输入抽取电流从而降低VCO输入电压并且由此提高振荡频率。

18.根据权利要求16所述的镇流器控制集成电路，其中所述电流检测比较电路包括比较器，该比较器具有耦合到所述电流检测输入的第一输入和耦合到参考电压的第二输入，并且由此所述比较器具有耦合到开关的输出，所述开关被所述比较器输出所控制以降低所述VCO输入电压从而提高所述振荡频率。

19.根据权利要求16所述的镇流器控制集成电路，其中所述驱动器电路进一步驱动连接在第二半桥结构中的第三和第四晶体管，由此第一、第二、第三和第四晶体管连接在全桥结构中。

Images