CN101002185A - 数据处理系统和用于互连仲裁的方法 - Google Patents

数据处理系统和用于互连仲裁的方法 Download PDF

Info

Publication number
CN101002185A
CN101002185A CNA2005800219249A CN200580021924A CN101002185A CN 101002185 A CN101002185 A CN 101002185A CN A2005800219249 A CNA2005800219249 A CN A2005800219249A CN 200580021924 A CN200580021924 A CN 200580021924A CN 101002185 A CN101002185 A CN 101002185A
Authority
CN
China
Prior art keywords
data
processing units
memory storage
dvm
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800219249A
Other languages
English (en)
Other versions
CN100541461C (zh
Inventor
米林德·M·库尔卡尼
比若·托马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101002185A publication Critical patent/CN101002185A/zh
Application granted granted Critical
Publication of CN100541461C publication Critical patent/CN100541461C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)

Abstract

提出了一种数据处理系统，包括：多个处理单元(Dv1－DvM)，用于处理数据；至少一个存储装置(MM)，用于存储来自所述多个处理单元(Dv1－DvM)的数据；互连装置(IM)，用于将所述多个处理单元(Dv1－DvM)和所述至少一个存储装置(MM)相连。所述处理单元(Dv1－DvM)适用于请求经由互连装置来写访问所述至少一个存储装置(MM)，以便将数据写入所述至少一个存储装置中。设置至少一个仲裁器装置(AU)，用于执行针对从所述多个处理单元(Dv1－DvM)到所述至少一个存储装置(MM)的访问的互连仲裁，其中，基于如由所述多个处理单元(Dv1－DvM)对所述至少一个存储装置(MM)的写访问所引入的所述互连装置(IM)的最小逻辑电平改变，来执行所述互连仲裁。因此，如果存在来自不同处理单元的多于一个写请求，则将互连仲裁(即对互连的访问)给予处理单元，即其数据经由互连发送到存储装置导致最小逻辑电平改变的处理单元。由此减小了由于逻辑电平的切换而产生的功率消耗。

Description

数据处理系统和用于互连仲裁的方法
技术领域
本发明涉及一种数据处理系统和一种互连仲裁(interconnectarbitration)的方法。
背景技术
随着例如PDA、笔记本、移动电话、便携式MP3播放器等的便携式设备的适用性的增加和成功，在现代集成电路及其设计中，这些设备的功率消耗已经变得越来越重要，并且已经进行了相当大量的研究和设计，以努力减小功率消耗。随着在这种设备中使用的IC的VLSI设计进入到纳米领域，由芯片上系统中的互连所消耗的能量变成整个系统功率消耗中的重要部分。此外，用于减小便携式设备的重量和尺寸的限制因素和提供由便携式设备内部的电路消耗的功率所需的电池的数量有关。
互连(即，总线或网络)的功率消耗不但基于互连的物理性质，例如电压摆动、线延迟、互连的拓扑结构等，而且基于在芯片上系统中流动的数据，即，处理器-处理器通信和处理器-存储器通信。该通信可以属于以下的缘由：高速缓冲存储器和存储器的事务处理(从共享的存储器中获得数据)、高速缓存一致性操作(必须在所有的高速缓冲存储器拷贝中更新共享存储器中的更新数据，这导致同步通信量)、分组分割开销(把数据流分割成分组将引入额外的数据开销)或分组之间的竞争(在竞争的情况下重新路由分组)。
发明内容
因此，本发明的一个目的是减小在包括多个处理单元的数据处理系统内的功率消耗。
该目的是通过根据权利要求1所述的数据处理系统和根据权利要求5所述的用于互连仲裁的方法来解决的。
因此，提出了一种数据处理系统，包括：多个处理单元，用于处理数据；至少一个存储装置，用于存储来自多个处理单元的数据；互连装置，用于将所述多个处理单元和所述至少一个存储装置相连。所述处理单元适用于请求经由互连装置来写访问所述至少一个存储装置，以便将数据写入所述至少一个存储装置中。提供至少一个仲裁器(arbiter)装置，用于执行针对从所述多个处理单元到所述至少一个存储装置的访问的互连仲裁，其中基于如由所述多个处理单元对所述至少一个存储装置的写访问所引入的所述互连装置的最小逻辑电平改变，来执行所述互连仲裁。
因此，如果存在来自不同处理单元的多于一个写请求，则将互连仲裁(即对互连的访问)给予处理单元，即其数据经由互连发送到存储装置导致最小逻辑电平改变的处理单元。由此减小了由于逻辑电平的切换而产生的功率消耗。
根据本发明的一个方面，所述至少一个仲裁器装置还适用于通过确定最后发送的数据和接下来要发送的数据的值之间的汉明距离(hammingdistance)，来执行互连仲裁。因此，这提供了一种容易的用于确定互连中的最小逻辑电平改变的方法。
根据本发明的另外一个方面，仲裁器装置包括启用/禁用单元，用于启用/禁用针对功率消耗而优化的互连仲裁。因此，如果要由数据处理系统处理时间关键(time critical)的应用程序，则可以禁用针对功率消耗而优化的互连仲裁。
本发明还涉及一种用于数据处理系统内的互连仲裁的方法，所述数据处理系统包括：多个处理单元，用于处理数据；至少一个存储装置，用于存储来自所述多个处理单元的数据；以及互连装置，用于将所述多个处理单元和所述至少一个存储装置相连。所述处理单元请求经由互连来访问所述至少一个存储装置，以便将数据写入存储装置中。基于如由所述处理单元经由互连装置将数据写入所述存储装置中而引入的互连的最小逻辑电平改变，来执行互连仲裁。
在从属权利要求中描述了本发明的其它方面。
参考下文中描述的实施例，阐明本发明的这些和其他方面，并且本发明的这些和其他方面将变得显而易见。
附图说明
图1示出了根据第一实施例的芯片上系统的基本方框图。
具体实施方式
在第一实施例中，将关于芯片上系统(即在同一个芯片上的、经由某种互连彼此通信的多个模块)，来描述本发明的原理。
在图1中示出了根据第一实施例的芯片上系统的方框图。芯片上系统环境包括：多个处理模块Dv1、Dv2、…、DvM；总线接口单元BIU；互连装置IM；和存储装置删。处理模块Dv1-DvM适用于经由总线接口单元BIU和互连装置IM，向存储装置MM分别传送数据D1、D2、…、DM。
把已经从处理模块Dv1-DvM之一经由总线IM向存储装置MM传送的数据看作是D0。然而，处理模块Dv1-DvM现在准备经由互连装置IM向处理模块Dv1-DvM分别传送数据D1、D2、…、DM。总线接口单元BIU根据总线IM传送数据D1、D2、DM所需的最小逻辑电平改变，来选择这些处理单元之一，并且准予经由互连装置IM访问存储装置MM。这是通过将这些数据D1-DM的内容与之前通过总线IM传送的数据D0的内容相比较来执行的。
具体地，总线接口单元BIU包括仲裁器单元AU，用于从在总线IM上要求最小逻辑电平改变的不同处理模块Dv1-DvM中来选择那些写请求，并且针对对应的处理模块，发出准予。
优选地，通过使用用于确定如之前发送的D0的数据的内容和将要传送的数据的内容之间的汉明距离的功能，来执行该比较。在总线接口单元BIU中，将所有的写请求和对应的数据进行缓冲并且与之前的数据相比较。这可以顺序地或并行地执行。
汉明距离与为了将一个位串转换成另一个而必须改变的最小位数相对应。如果x和y是相同长度的两个二进制序列，这两个序列之间的汉明距离是彼此不对应的符号的数目。例如，如果x＝10000110且y＝01101000，那么汉明距离是从x到y变化的位数。这里，该数目是6。
如果在以上示例中M等于4，那么四个处理模块Dv1-Dv4将出现在根据图1的芯片上系统中。这四个处理模块将竞争以访问总线，并且如果针对处理模块，出现使用总线IM的同时多个请求，则总线仲裁必须从这四个处理模块中选择一个。对于由四个处理模块发出四个同时请求以传送数据D1、D2、D3、D4的情况，需要总线仲裁确定将首先服务四个请求中的哪一个。如果之前放置在总线上的字是D0，则总线仲裁使用汉明功能
h(D0，Di)，其中Di＝D1、D2、…、DN(在该示例中N＝4)，使得在D0和Di之间的位改变是最小的。并且对其请求(Di)导致最小汉明距离的设备准予总线访问。
例如，如果
D0＝10101010且
D1＝11110000
D2＝00001010
D3＝01010101
D4＝00110011
这里，h(D0，D1)＝4，h(D0，D2)＝2，h(D0，D3)＝8，h(D0，D4)＝4。因此，可以将对总线的访问给予处理模块Dv2。
非必要地，将存储器映射输入输出MMIO寄存器设置在总线接口单元BIU或仲裁器单元AU中。该寄存器用于基于减小功率消耗来启用/禁用上述仲裁方案。如果要处理具有非时间关键的计算的应用程序，则激活该功率节省仲裁方案。然而，如果要处理包括时间关键的计算的应用程序，则可以将用于减小功率消耗的总线仲裁方案禁用或断开预定的时间段，或只要在处理时间关键的应用程序时就禁用或断开。此后，可以再次启用或接通功率减小仲裁方案。可以将功率减小仲裁方案的状态存储在MMIO寄存器中。因此，可以将功率节省总线仲裁方案与其他传统的总线仲裁方案相结合。取决于应用程序的关键程度(criticality)，可以断开/接通该模式。可以将该信息存储在总线接口单元BIU中的一些存储器中。即，针对应用程序任务图，可以基于可能的应用程序任务图和对应的仲裁模式的查找表，在运行时选择具体的仲裁模式，可以将所述查找表存储在总线接口单元BIU中。
减小总线上的逻辑电平改变减小了整个电路中的功率消耗，因为由总线的逻辑电平的切换期间的功率消耗在总线的整个功率消耗的大部分。由于逻辑电平中的改变引起的功率消耗取决于时钟频率(clockrate)、电源电压、节点电容和每一个时钟周期内节点的功率消耗从0变到1或从1变到0的平均次数。对于关于总线的功率消耗的更多信息，请参考Chandrakasan等在1995年4月的Proc.of the IEEE，Vol.83，no.4中的“Minimizing power consumption in CMOS circuits”。
尽管总线仲裁另外所需的电路可能消耗一定量的功率，该量与通过减少总线线路中的切换而节省的功率消耗相比，是相当小的。具体地，执行比较所需的那些数据仅仅是从处理模块传送到总线接口单元BIU并且没有通过互连(即，总线)。因为总线线路比较长并且占据芯片的主要部分，所以这些总线线路需要大量功率来驱动。
在可选的实施例中，可以将互连装置实现为芯片上的网络而不是总线。在芯片上的网络中，处理模块可以经由网络接口与网络相连，所述网络接口设计用于控制网络和各个处理模块之间的通信。这里，可以在网络接口中实现仲裁器单元，从而实现分布式的仲裁。仲裁的实际操作如根据第一实施例所述的。
根据另外的实施例，将总线线路的之前内容与实际未决的写请求相比较，这可以通过将之前的内容与将要通过互连向存储装置传送的几个数据的内容相比较来执行，以便找到总体上减小所需功率消耗的访问的序列。
本发明基于提供总线仲裁策略，以便使便携式或手持设备中的功率消耗保持最小的概念。针对不同设备或模块发出的通过总线传送数据的多个请求，通过将访问给予其数据导致最小逻辑电平改变或最小汉明距离的设备，来执行总线仲裁。通过比较设备数据和总线上的之前内容来计算最小汉明距离。另外，总线仲裁器可以在功率节省方案和其他总线仲裁方案之间切换。

Claims (5)

1.一种数据处理系统，包括：
多个处理单元(Dv1-DvM)，用于处理数据；
至少一个存储装置(MM)，用于存储来自所述多个处理单元(Dv1-DvM)的数据；
互连装置(IM)，用于将所述多个处理单元(Dv1-DvM)和所述至少一个存储装置(MM)相连，
其中，所述处理单元(Dv1-DvM)适用于要求经由互连装置来写访问所述至少一个存储装置(MM)，以便将数据写入所述至少一个存储装置(MM)中，
至少一个仲裁器装置(AU)，用于执行针对从所述多个处理单元(Dv1-DvM)到所述至少一个存储装置(MM)的访问的互连仲裁，
其中，基于由所述多个处理单元(Dv1-DvM)对所述至少一个存储装置(MM)的写访问所引入的所述互连装置(IM)的最小逻辑电平改变，来执行所述互连仲裁。
2.根据权利要求1所述的数据处理系统，其中，所述至少一个仲裁器装置还适用于通过确定最后发送的数据和接下来要发送的数据的值之间的汉明距离，来执行互连仲裁。
3.根据权利要求1或2所述的数据处理系统，其中，仲裁器装置(AU)包括启用/禁用单元(MMIO)，用于启用/禁用针对功率消耗而优化的互连仲裁。
4.根据权利要求1所述的数据处理系统，其中，通过将最后发送的数据与将要通过互连向存储装置传送的数据相比较，来执行所述互连仲裁，以便确定总体上减小所需功率消耗的访问序列。
5.一种用于数据处理系统内的互连仲裁的方法，所述数据处理系统包括：多个处理单元，用于处理数据；至少一个存储装置，用于存储来自所述多个处理单元的数据；以及互连装置，用于将所述多个处理单元和所述至少一个存储装置相连，所述方法包括步骤：
请求经由互连来访问所述至少一个存储装置，以便将数据写入存储装置中；以及
基于由所述处理单元经由互连装置将数据写入所述存储装置中而引入的互连的最小逻辑电平改变，来执行互连仲裁。
CNB2005800219249A 2004-06-21 2005-06-14 数据处理系统和用于互连仲裁的方法 Expired - Fee Related CN100541461C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102834 2004-06-21
EP04102834.1 2004-06-21

Publications (2)

Publication Number Publication Date
CN101002185A true CN101002185A (zh) 2007-07-18
CN100541461C CN100541461C (zh) 2009-09-16

Family

ID=34981920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800219249A Expired - Fee Related CN100541461C (zh) 2004-06-21 2005-06-14 数据处理系统和用于互连仲裁的方法

Country Status (7)

Country Link
US (1) US7698514B2 (zh)
EP (1) EP1761855B1 (zh)
JP (1) JP2008503823A (zh)
CN (1) CN100541461C (zh)
AT (1) ATE384296T1 (zh)
DE (1) DE602005004408T2 (zh)
WO (1) WO2006000944A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1849082B1 (en) * 2005-02-07 2013-08-21 ST-Ericsson SA Data processing system and method of cache replacement
JP5481329B2 (ja) 2010-09-13 2014-04-23 株式会社東芝 半導体集積回路、インターコネクト、及び制御プログラム
US10216671B2 (en) * 2017-02-27 2019-02-26 Qualcomm Incorporated Power aware arbitration for bus access

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345562A (en) * 1992-02-12 1994-09-06 Industrial Technology Research Institute Data bus arbitration for split transaction computer bus
US5669003A (en) * 1994-12-23 1997-09-16 Intel Corporation Method of monitoring system bus traffic by a CPU operating with reduced power
US5632013A (en) * 1995-06-07 1997-05-20 International Business Machines Corporation Memory and system for recovery/restoration of data using a memory controller
US6163857A (en) * 1998-04-30 2000-12-19 International Business Machines Corporation Computer system UE recovery logic
AU2002211646A1 (en) * 2000-11-07 2002-05-21 Intel Corporation Method and apparatus for reducing simultaneous switching output noise using dynamic bus inversion
US20030120878A1 (en) * 2001-12-21 2003-06-26 Andreassen Jens Kloster Resource sharing using a locking mechanism in a multiprocessor environment
EP1380961B1 (en) 2002-07-10 2006-04-05 STMicroelectronics S.r.l. Process and device for reducing bus switching activity and computer program product therefor
DE60209690D1 (de) 2002-09-25 2006-05-04 St Microelectronics Srl Verfahren und Gerät, um ein digitales Signal über einem Rechnerbus zu übertragen und Rechnerprogrammprodukt dafür

Also Published As

Publication number Publication date
US20090172226A1 (en) 2009-07-02
US7698514B2 (en) 2010-04-13
EP1761855B1 (en) 2008-01-16
JP2008503823A (ja) 2008-02-07
EP1761855A1 (en) 2007-03-14
WO2006000944A1 (en) 2006-01-05
DE602005004408D1 (de) 2008-03-06
ATE384296T1 (de) 2008-02-15
CN100541461C (zh) 2009-09-16
DE602005004408T2 (de) 2008-05-21

Similar Documents

Publication Publication Date Title
CN100524252C (zh) 一种嵌入式系统芯片及数据读写处理方法
Lee et al. Low-power network-on-chip for high-performance SoC design
Balfour et al. Design tradeoffs for tiled CMP on-chip networks
CN100499556C (zh) 异构多核处理器高速异步互连通信网络
CN101335606B (zh) 一种高可靠片上网络路由器系统及其设计方法
CN100590612C (zh) 数据处理系统和高速缓存替换方法
CN101164051A (zh) 总线访问仲裁方案
US20070130482A1 (en) Idle Mode for Power Management
CN104932996A (zh) 用于控制链路接口的未使用硬件的功率消耗的方法、装置和系统
US11880710B2 (en) Adaptive data shipment based on burden functions
CN100541461C (zh) 数据处理系统和用于互连仲裁的方法
CN100562864C (zh) 一种嵌入式异构多核体系片上通信的实现方法
Vellanki et al. Quality-of-service and error control techniques for mesh-based network-on-chip architectures
CN101473286B (zh) 控制数据处理设备中的功率消耗
CN100521657C (zh) 用于设计片上网络的一种带宽动态分配方法
Wang et al. A low overhead in-network data compressor for the memory hierarchy of chip multiprocessors
Gebhardt et al. Link pipelining strategies for an application-specific asynchronous NoC
Lee et al. Design of Smart Power‐Saving Architecture for Network on Chip
Duan et al. Research on double-layer networks-on-chip for inter-chiplet data switching on active interposers
Thepayasuwan et al. Bus architecture synthesis for hardware-software co-design of deep submicron systems on chip
Etman et al. Analysis of synchronous-asynchronous NoC for the dark silicon era
Rahmani et al. Forecasting-based dynamic virtual channel management for power reduction in network-on-chips
Lian et al. DimRouter: A Multi-Mode Router Architecture for Higher Energy-Proportionality of On-Chip Networks
Kim et al. Leveraging unused cache block words to reduce power in CMP interconnect
CN114840458A (zh) 读写模块、片上系统和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080425

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CALLAHA XILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120206

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120206

Address after: American Delaware

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20180614

CF01 Termination of patent right due to non-payment of annual fee