CN100595926C - 阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置 - Google Patents

阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置 Download PDF

Info

Publication number
CN100595926C
CN100595926C CN200610004926A CN200610004926A CN100595926C CN 100595926 C CN100595926 C CN 100595926C CN 200610004926 A CN200610004926 A CN 200610004926A CN 200610004926 A CN200610004926 A CN 200610004926A CN 100595926 C CN100595926 C CN 100595926C
Authority
CN
China
Prior art keywords
electrode
pattern
electrically connected
array substrate
pixel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610004926A
Other languages
English (en)
Other versions
CN1825599A (zh
Inventor
田尚益
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1825599A publication Critical patent/CN1825599A/zh
Application granted granted Critical
Publication of CN100595926C publication Critical patent/CN100595926C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在一种阵列衬底、具有阵列衬底的LCD面板及具有阵列衬底的LCD装置中，该阵列衬底可以包括绝缘衬底、开关元件(例如，像TFT之类的晶体管)、第一连接图案、主像素部分、耦合电容器以及次像素部分。开关元件可以形成于像素区域中的绝缘衬底上，像素区域由彼此相邻的栅极线和数据线限定。栅极线和数据线可以形成于绝缘衬底上。第一连接图案沿着像素区域的水平方向将像素区域分成两个区域。主像素部分位于像素区域的第一(例如，中心)部分上。耦合电容器电连接到开关元件。耦合电容器位于绝缘衬底上。次像素部分电连接到耦合电容器。次像素部分位于像素区域的第二(例如，外围)部分。因此，可以改善图像显示的质量。

Description

阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置
技术领域
本发明涉及一种阵列衬底、具有阵列衬底的液晶显示(LCD)面板以及具有阵列衬底的LCD装置。尤其是，本发明涉及一种能够改善图像显示质量的阵列衬底、具有阵列衬底的液晶显示(LCD)面板以及具有阵列衬底的LCD装置。
背景技术
通常，LCD装置可以包括阵列衬底、滤色镜衬底以及液晶层。阵列衬底可以包括多个控制像素的薄膜晶体管(TFT)。滤色镜衬底具有共用电极。液晶层被密封在阵列衬底和滤色镜衬底之间。响应于施加到液晶层的电场，液晶层的光透射发生改变，因此显示图像。
光透射的变化被限定于预定的范围内，结果LCD装置具有相对窄的视角。为了增加LCD装置的视角，LCD装置可以采用垂直配向(VA)模式。
采用VA模式配置的LCD装置可以包括两个衬底以及液晶层，该液晶层将液晶材料与呈现出负的各向异性的介电常数(dielectric constant)结合起来。液晶层中的液晶为垂直配向的模式。
在操作中，当电压没有施加到衬底上时，液晶在垂直方向上排列，用于显示黑色。当至少等于V0的电压施加到衬底上时(比如，至控制阵列衬底的电极以及滤色镜衬底的相关联的共用电极)，液晶在水平的方向上排列，用于显示出白色。当小于V0的电压施加到衬底上时，液晶相对于水平方向倾斜，用于显示出灰色，灰度依赖于液晶材料的分子的平均取向。
在小屏幕LCD装置中，LCD装置被配置成采用图像垂直调整(PVA)的模式以增大视角并且减少灰阶反转。PVA模式中的LCD装置具有图案共用电极(patterned common electrode)以及图案像素电极(patterned pixel electrode)。
在一些可获得的LCD装置中，施加到每个像素上的电压不稳定，这样，像素闪烁，导致图像显示质量的恶化。
发明内容
本发明提供一种能够改善图像显示质量的阵列衬底。
本发明同样提供一种具有上述阵列衬底的液晶显示(LCD)面板。
本发明同样提供一种具有上述阵列衬底的LCD装置。
根据本发明的一个方面的阵列衬底可以包括绝缘衬底、开关元件(比如，像晶体管的开关，可以为TFT)、第一连接图案、主像素部分、耦合电容器以及次像素部分。开关元件位于像素区域的绝缘衬底上，该像素区域由彼此相邻的栅极线和数据线所限定。例如，像素区域可以通过第一栅极线和相邻的第一数据线所限定，以及进一步地可以通过与第一栅极线连续的第二栅极线以及与第一数据线连续的第二数据线所限定。栅极线和数据线都位于绝缘衬底上。第一连接图案沿着像素区域的水平方向将像素区域分成两个区域。主像素部分位于像素区域的第一部分(比如中心部分)。耦合电容器电连接到开关元件。耦合电容器位于绝缘衬底上。次像素部分电连接到耦合电容器。次像素部分位于像素区域的第二部分(比如外围)。
根据本发明的其它方面的阵列衬底可以包括绝缘衬底、主栅极线、主开关、主像素部分、次栅极线、次开关、次像素部分、第一下部存储图案以及第一连接图案。绝缘衬底具有像素区域。主栅极线位于像素区域上。主开关位于绝缘衬底上。主开关元件电连接到主栅极线。主像素部分位于像素区域的中心部分。主像素部分电连接到主开关。次栅极线位于像素区域。次开关位于绝缘衬底上。次开关电连接到次栅极线。次像素部分位于像素区域的外围部分。第一下部存储图案在绝缘衬底上与栅极线大体垂直。第一连接图案将像素区域沿着像素区域的水平方向分为两个区域，第一连接图案电连接到邻近单元像素的右侧的第一下部存储图案。
根据本发明典型的实施例的LCD装置可以包括上衬底、下衬底以及液晶层。上衬底具有透明的衬底以及位于透明衬底上的共用电极。下衬底可以包括绝缘衬底、栅极线、数据线、开关元件、像素区域、第一连接图案、主像素、第一耦合电容器、第一次像素部分、第二耦合电容器以及第二次像素部分。栅极线位于绝缘衬底上，用于传输栅极信号。数据线位于绝缘衬底上，用于传输数据信号。开关元件电连接到栅极线和数据线。开关元件位于绝缘衬底上。像素区域由栅极线和数据线限定。第一连接图案沿着像素区域的水平方向将像素区域分成两个区域。主像素部分电连接到开关元件。主像素部分位于绝缘衬底上且位于像素区域的中心部分上。第一耦合电容器具有电连接到开关元件的第一端部。第一次像素部分通过第一耦合电容器电连接到开关元件并具有第一液晶电容器和第一存储电容器。第二耦合电容器具有电连接到开关元件的端部。第二次像素部分通过第二耦合电容器电连接到开关元件并具有第二液晶电容器和第二存储电容器。液晶层设置于上衬底和下衬底之间。
根据本发明的一些实施例，全部的栅极-源极电容(gate-source capacitance)被分为栅极-源极电容器的栅极-源极电容和附加(additional)栅极-源极电容器的附加栅极-源极电容。栅极-源极电容器以及附加栅极-源极电容器分别对应主电极和次电极。结果，主电极的回扫电压(kickback voltage)被降低，且LCD装置的图像显示质量得到改善。
附图说明
本发明上述的以及其它的一些方面通过以下参照附图对典型的实施例的详细描述将会更加显而易见。其中：
图1为描述根据本发明典型的实施例的LCD面板的俯视图；
图2为沿图1中的线l-l’的横截面图；
图3为描述图2中所示的阵列衬底的电路图；
图4至8为描述图3中所示的阵列衬底的制造方法的俯视图；
图9为描述根据本发明典型的实施例的栅极-源极电容器的俯视图；
图10为描述根据本发明另一典型的实施例的LCD面板的俯视图；
图11为描述图10中所示的阵列衬底的俯视图；
图12为描述根据本发明再一典型的实施例的LCD面板的俯视图；
图13为描述图12中所示的阵列衬底的俯视图；
图14为描述根据本发明的又一典型的实施例的LCD面板的俯视图；
图15为描述图14中所示的阵列衬底的俯视图；
图16为描述根据本发明又一典型的实施例的LCD面板的俯视图；
图17为描述图16中所示的阵列衬底的俯视图；
图18为描述根据本发明又一典型的实施例的LCD面板的俯视图；
图19为描述图18中所示的阵列衬底的俯视图；
图20为描述根据本发明的又一典型的实施例的LCD面板的俯视图；
图21为描述图20中所示的阵列衬底的俯视图；
图22为描述根据本发明又一典型的实施例的LCD面板的俯视图；以及
图23为描述图22中所示的阵列衬底的俯视图。
具体实施方式
以下将参照附图更加详细地描述本发明的一些实施例，在附图中示出了本发明的一些实施例。然而，本发明可以体现为多种不同的形式，并且不应该被解释为仅限于此处所提出的实施例。更确切地说，提供这些实施例的目的在于会使这种披露彻底和完全，以及会向本领域的熟练技术人员充分描述本发明。在附图中，为了清晰起见，层和区域的尺寸和相对尺寸可以被放大。
可以理解的是：当元件或者层被称为“位于”“连接于”或者“耦合于”另一元件或层上时，它可以直接位于、连接于或者耦合于另一元件或层上，或者存在居间的元件或者层。相反，当元件被称为“直接位于”、“直接连接于”或者“直接耦合于”另一元件或层上时，则不存在居间的元件或者层。从始至终，相同的附图标记表示相同的元件。如此处的用法一样，术语“和/或”包括一个或者多个相关的列出项目的任意的和所有的组合。
可以理解的是：尽管术语第一、第二、第三等可以被用在此处，用于描述各种元件，然而这些元件、部件、区域、层和/或部分不应被这些术语所限制。这些术语仅仅是用来将一个元件、部件、区域、层或部分与另一个区域、层或部分等区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分而不脱离本发明的教导。提到“第一”元件等等，并不意味着必须要有“第二”或者另外的元件。
空间关系的术语，诸如“在…下”、“在下面”、“低的”、“上面的”、“上部的”等等，可以被用在此处，用于简化对于如附图中所示的一个元件或部件对于其它元件或部件的关系的描述。可以理解的是：空间关系术语意图包括该装置在使用或运行中除去附图中示出的定位之外的不同的定位。例如，如果将附图中的装置翻转，则被描述为位于其它元件或部件的“下面”或“之下”的元件将因而被定位在其它元件或部件的“上面”。因此，作为例子的术语“在下面”能够既包括定位在上面又包括定位在下面。该装置可以别的方式定位(转动90度或者采用其它方式的定位)并且使用于此的空间关系叙词应作相应的解释。
此处使用的术语的目的仅仅是为了描述具体的实施例，而不是意图限制本发明。如此处使用的单数形式也包括复数形式，除非文中清楚地指出了其它的形式。还应该进一步地理解：当这里使用术语“包括”“包含”时，是说明存在所述的部件、整体、步骤、操作、元件和/或组件，但是并不排除另外的一个或者更多的部件、整体、步骤、操作、元件、组件和/或组的存在。
本发明的一些实施例将参照本发明的理想实施例(和中间结构)的示意性的列举进行描述。同样，作为制造工艺和/或公差的结果的所述所示的形状的变体，也是在预料之中的。因而，本发明的实施例不应该被解释为仅限于此处所示的区域的特定形状，而是应该包括比如由于制造而产生的形状上的变体。比如，被列举为矩形的掺有杂质的区域典型地具有圆的或者曲线的轮廓和/或在掺杂富集区的边缘具有梯度，而不是从掺杂区域到未掺杂区域作二进制变化。同样地，通过掺杂形成的埋入区域可以导致埋入区域和通过其发生掺杂的表面之间的一些掺杂。因此，附图中图解的区域本质上是示意性的，并且它们的形状并不意图列举装置的区域的实际形状，并且也不意图限制本发明的范围。
除非另外地限定，此处所用的所有术语(包括技术和科学术语)具有的意义与本发明所属领域的一个普通技术人员所通常理解的意义相同。还应该进一步地理解：诸如那些在常用的字典限定的术语应该被理解为具有与它们在相关的技术中的意义一致的含义，而不应被理解为理想化的或极度形式化的意义，除非此处特意作出这样的限定。
以下，将参照附图详细描述本发明的一些实施例。
图1为描述根据本发明典型的实施例的LCD面板的俯视图。图2为沿图1中所示的线l-l’的横截面图。图1和图2的典型的实施例示出了透射型(transmissive type)LCD面板。
参照图1和图2，LCD面板可以包括阵列衬底100、液晶层180以及滤色镜衬底190。滤色镜衬底190与阵列衬底100相组合，以使液晶层180设置在阵列衬底100和滤色镜衬底190之间。
阵列衬底100可以包括：沿水平方向延伸的栅极线110、电连接到栅极线100的栅电极112、在像素区域中与栅极线110间隔设置且与栅极线110大体平行的第一和第二下部存储图案STL1和STL2、以及将像素区域分为两个区域的第一连接图案CPL。阵列衬底100可以包括多个栅极线110、多个栅电极112、多个像素区域以及多个第一连接图案CPL。
阵列衬底100可以包括绝缘衬底105，该绝缘衬底105包括氮化硅、二氧化硅和/或其它绝缘材料。阵列衬底100可以进一步包括栅极绝缘层113以及有源层114。栅极绝缘层113位于具有栅极线110以及栅电极112的绝缘衬底105上。有源层114位于栅极绝缘层113上与栅电极112相对的位置。有源层114包括：诸如非晶硅、多晶硅和/或其它合适材料的半导体层；以及植入杂质的半导体层，包括N+非晶硅、N+多晶硅和/或其它合适的材料。
阵列衬底100可以包括沿纵向方向延伸的源极线120、电连接到源极线120上的源电极122、以及与源电极122隔开的漏电极123。阵列衬底100可以包括多个源极线120、多个源电极122以及多个漏电极123。栅电极112、有源层114(包括半导体层和植入杂质的半导体层)、源电极122以及漏电极123形成一个或多个薄膜晶体管(TFT)。
阵列衬底100可以进一步包括电连接到漏电极123的第一上部存储图案124、电连接到像素区域左侧上的漏电极123的第一延伸图案125、电连接到第一延伸图案125的第二连接图案126、电连接到像素区域左侧上的第一延伸图案125的第二延伸图案127以及电连接到第二延伸图案127的第二上部存储图案128。
栅极线110可以具有单层结构或者多层结构。当栅极线110具有单层结构时，栅极线110可以包括铝、铝化钕合金等等。当栅极线110具有多层结构时，栅极线110可以包括具有铬、钼、钼合金以及/或者其它合适材料的下层部分以及具有铝、铝合金以及/或者其它合适材料的上层部分。
阵列衬底100可以进一步包括钝化层130以及有机绝缘层132。钝化层130覆盖该TFT。钝化层130与有机绝缘层132具有接触孔，漏电极123通过该孔被部分地暴露。钝化层130以及有机绝缘层132保护源电极122与漏电极123之间的有源层114。TFT通过钝化层130与有机绝缘层132与像素电极部件140电绝缘。有源层114可以包括半导体层和掺有杂质的(比如，植入杂质)半导体层。
控制有机绝缘层132的高度以便控制液晶层180的厚度。在一些实施例中，钝化层130可以被省略。
阵列衬底100可以进一步包括通过接触孔电连接到TFT的漏电极123的像素电极部件140。像素电极部件140具有开口图案。
尤其是，像素电极部件140可以包括主电极144、第一次电极142以及第二次电极146。主电极144电连接到第二连接图案126。第一次电极142电连接到第一下部存储图案STL1。第二次电极146与第一次电极142隔开设置，并且电连接到第二下部存储图案STL2。
主电极144具有两个Y形开口图案，该两个Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每一Y形开口图案的中心部分具有约成90度角的两个相邻的杆。第一次电极142具有两个线性开口图案，该开口图案大体上与每个Y形开口图案的两个相邻的杆中的一个平行。第二次电极146具有两个线性开口图案，该开口图案大体上与每个Y形开口图案的两个相邻的杆中的另一个平行。第一次电极142的线性开口图案相对于中线与第二次电极146的线性开口图案对称。在运行中，多个区域形成于临近液晶层180中的像素电极部件140的开口图案的位置。
主电极144、第一和第二次电极142、146可以包括透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『amorphous indium tinoxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它的透明导电材料。
滤色镜衬底190可以包括透明的衬底192、位于透明衬底192上的滤色镜层194、位于滤色镜层194上的共用电极196。共用电极196覆盖像素电极部件140的开口图案，并且被部分地打开。滤色镜衬底190连接到阵列衬底100上，用于将液晶层180密封。在这个实施例中，液晶层180具有垂直配向(VA)模式。
所述领域(domains)通过主电极144和第一、第二次电极142、146形成，以使阵列衬底100和/或滤色镜衬底190的配向处理(rubbing process)可以被省略。此外，配向层(alignment layer)(未示出)同样可以被忽略。
图3为描述图2中所示的阵列衬底的电路图。
参照图3，LCD装置可以包括栅极线GL、数据线DL、薄膜晶体管TFT、主像素部分MP、第一耦合电容器Ccp1、第一次像素部分SP1、第二耦合电容器Ccp2以及第二次像素部分SP2。
栅极信号通过栅极线GL被施加到薄膜晶体管TFT。数据信号通过数据线DL被施加到薄膜晶体管TFT。
主像素部分MP可以包括主液晶电容器ClcM以及主存储电容器CstM。主液晶电容器ClcM的一端电连接到薄膜晶体管TFT，并且常用电压Vcom被施加到主液晶电容器ClcM的另一端。主存储电容器CstM的一端电连接到薄膜晶体管TFT，并且存储电压Vst被施加到主存储电容器CstM的另一端。
第一耦合电容器Ccp1的一端电连接到薄膜晶体管TFT，并且第一耦合电容器Ccp1的另一端电连接到第一次像素部分SP1。
第一次像素部分SP1可以包括第一液晶电容器Clcs1以及第一存储电容器Csts1。第一液晶电容器Clcs1的一端电连接到第一耦合电容器Ccp1，并且将常用电压施加到第一液晶电容器Clcs1的另一端。第一存储电容器Csts1的一端电连接到第一耦合电容器Ccp1，并且将存储电压Vst施加到第一存储电容器Csts1的另一端。
第二耦合电容器Ccp2的一端电连接到薄膜晶体管TFT，并且第二耦合电容器Ccp2的另一端电连接到第二次像素部分SP2。
第二次像素部分SP2可以包括第二液晶电容器Clcs2以及第二存储电容器Csts2。第二液晶电容器Clcs2的一端电连接到第二耦合电容器Ccp2，并且将常用电压Vcom施加到第二液晶电容器Clcs2的另一端。第二存储电容器Csts2的一端电连接到第二耦合电容器Ccp2，并且将存储电压Vst施加到第二存储电容器Csts2的另一端。
图4至图8为描述图3中所示的阵列衬底的制造方法的俯视图。阵列衬底具有多个接触孔，该多个接触孔分别与和TFT相邻的漏极线以及与和TFT隔开设置的漏极线相邻。尤其是，图4为描述栅极线的俯视图。图5为描述有源层的俯视图。图6为描述源极-漏极线(source-drain lines)的俯视图。图7为描述有机绝缘层的俯视图。图8为描述像素电极部件的俯视图。
参照图2和4，诸如钽(Ta)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钨(W)和/或其它金属材料的一种或多种金属材料被沉积在绝缘衬底105上，因此形成了金属层，该绝缘衬底105包括诸如玻璃、陶瓷等透明的绝缘材料。
被沉积的金属层被形成图案，用于形成沿水平方向延伸且沿纵向方向配置的栅极线110、电连接到栅极线110的栅电极112、在像素区域与栅极线110平行的第一和第二下部存储图案STL1和STL2以及将像素区域分成两个区域的第一连接图案CPL。
氮化硅被沉积在绝缘衬底105上，该绝缘衬底105具有栅极线110、栅电极112、第一和第二下部存储图案STL1、STL2以及第一连接图案CPL，用于形成栅极绝缘层113。在这个典型的实施例中，氮化硅通过化学气相沉积工艺被沉积在绝缘衬底105上，并且栅极绝缘层113被沉积于整个绝缘衬底105上。作为选择，栅极绝缘层113被形成图案，这样，被形成图案的栅极绝缘层仅仅位于栅极线110、栅电极112、第一和第二下部存储图案STL1、STL2以及第一连接图案CPL上。
参照图5，非晶硅层以及N+非晶硅层被形成于栅极绝缘层113上。非晶硅层以及N+非晶硅层被形成图案，用于在栅电极112上形成有源层114。
诸如钽(Ta)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钨(W)和/或其它金属的一种或多种金属被沉积到栅极绝缘层113上，因此形成了金属层，该栅极绝缘层113具有有源层114。
参照图6，沉积的金属层被形成图案，用于形成数据线120、电连接到数据线120的源电极122、分别与源电极122隔开设置的漏电极123、分别电连接到漏电极123的第一上部存储图案124、分别电连接到漏电极123的第一延伸图案125、分别电连接到第一延伸图案125的第二连接图案126、分别电连接到第一延伸图案125的第二延伸图案127、以及分别电连接到第二延伸图案127的第二存储图案128。
第一接触孔CNTST1形成于每个第一上部存储图案124上。每个第二连接图案126覆盖每个第一连接图案CPL并且将像素区域分为两个区。第二接触孔CNTST2形成于每个第二上部存储图案128上。
参照图2和图7，钝化层130和有机绝缘层132形成于栅极绝缘层113上，该栅极绝缘层113具有有源层114、数据线120、源电极122、漏电极123、第一上部存储图案124、第一延伸图案125、第二连接图案126、第二延伸图案127以及第二存储图案128。在这个典型的实施例中，漏极线包括第一上部存储图案124、第一延伸图案125、第二连接图案126、第二延伸图案127以及第二存储图案128。
像素区域中的钝化层130的一部分以及有机绝缘层132被部分地去除，用于形成对应于第一接触孔CNTST1的第三接触孔CNTST3、对应于第二接触孔CNTST2的第四接触孔CNTST4以及对应于第二连接图案126的第五接触孔CNTCP。阵列衬底的像素区域被限定为通过连续的栅极线110和数据线120划界的区域。
参照图2和图8，像素电极部件140形成于有机绝缘层132上。像素电极部件140通过第一和第三接触孔CNTST1和CNTST3电连接到每个第一下部存储图案STL1上，以及通过第二和第四接触孔CNTST2和CNTST4电连接到第二下部存储图案STL2。此外，像素电极部件140通过第五接触孔CNTCP电连接到第二连接图案126。
尤其是，像素电极部件140可以包括：主电极144，该主电极电连接到第二连接图案126；第一次电极142，该第一次电极电连接到第一下部存储图案STL1；以及第二次电极146，该第二次电极146电连接到第二下部存储图案STL2并且与第一下部存储图案STL1隔开设置。
主电极144具有两个Y形开口图案，该两个Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有约成90度内角形成的两个相邻的杆。第一次电极142具有两个线性开口图案，该线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的一个平行。第二次电极146具有两个线性开口图案，该线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的另一个平行。第一次电极142的线性开口图案与第二次电极146的线性开口图案相对中线对称。在运行中，多个区域形成于邻近于阵列衬底的像素电极部件140的开口图案的位置，该阵列衬底位于阵列衬底和滤色镜衬底之间的液晶层180中。
主电极144以及第一和第二次电极142和146包括诸如铟锡氧化物『indiumtin oxide(ITO)』、非晶态铟锡氧化物『indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)和/或其它透明导电材料的一种或多种透明的导电材料。透明的导电材料可以被涂覆于有机绝缘层132上，并且被形成图案，用于形成主电极144、第一和第二次电极142和146。作为选择，主电极144以及第一和第二次电极142、146可以通过彼此不同的工艺而形成。
在这个典型的实施例中，主电极144、第一、第二次电极142和146彼此间隔设置。作为选择，主电极144可以被第一和第二次电极142、146部分地重叠。
根据本发明的这个典型的实施例，主像素部分位于像素区域的中心部分，次像素部分位于像素区域的外围部分。次像素部分通过耦合电容器电连接到薄膜晶体管。因此，主像素部分的回扫电压被降低。
图9为描述根据本发明典型的实施例的栅极-源极电容器的俯视图。
参照图9，栅极-源极电容器Cgs1通过在有源层上的栅极线110和漏极线120的重叠所限定。在这个典型的实施例中，额外的栅极-源极电容器Cgs2由栅极线110和像素电极142的重叠所限定。
所有栅极-源极电容被分为栅极-源极电容器Cgs1的栅极-源极电容和额外的栅极-源极电容器Cgs2的额外的栅极-源极电容。额外的栅极-源极电容器Cgs2的额外的栅极-源极电容对应于次像素部分，这样根据以下方程式1，主像素部分的回扫电压被降低。在这个典型的实施例中，栅极-源极电容器Cgs1与额外的栅极-源极电容器Cgs2的面积比约为60∶40。
以下方程式1表示回扫电压Vk。
方程1
Vk＝Cgs·(Von-Voff)/(Cgs+Cst+Clc)
Cgs、Cst、Clc、Von、Voff分别表示栅极-源极电容、存储电容、液晶电容、栅极打开电压(gate on voltage)以及栅极关闭电压(gate off voltage)。
通过降低回扫电压，一些显示缺陷能够被减少或者消除。例如，由像素电压的均方根(RMS)引起的失误比如闪烁能够被减小。
另外，在零灰度与中等灰度之间，次像素部分显示出黑色，因此减少了低灰度的余像。
图10为描述本发明另一典型的实施例的LCD面板的俯视图。图11为描述图10中所示的阵列衬底的俯视图。阵列衬底在漏电极邻近薄膜晶体管(TFT)形成的位置的层上具有接触孔。
参照图2、10和11，阵列衬底200可以包括沿水平方向延伸的栅极线210、电连接到栅极线210的栅电极212、在像素区域与栅极线210隔开设置并且大体上与栅极线210平行的第一和第二下部存储图案STL1和STL2、以及将像素区域分为两个区域的第一连接图案CPL。在一些实施例中，阵列衬底200可以包括多个栅极线210、多个栅电极212、多个像素区域以及多个第一连接图案CPL，其中像素区域由连续的栅极线210和数据线220所限定。
阵列衬底200可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底200可以进一步包括栅极绝缘层(未示出)以及有源层214。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线210以及栅电极212。有源层214位于对应于栅电极212的栅极绝缘层(未示出)上。有源层214包括：半导体层，该半导体层具有非晶硅、多晶硅和/或其它半导体材料；掺有杂质的(比如，植入)半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它掺有杂质的材料。
阵列衬底200可以进一步包括沿纵向方向延伸的源极线220、电连接到源极线220的源电极222、与源电极222隔开设置的漏电极223。在一些实施例中，阵列衬底200可以包括多个源极线220、多个源电极222以及多个漏电极223。每个栅电极212、每个半导体层、每个掺有杂质的半导体层、每个源电极222以及每个漏电极223形成相关的薄膜晶体管(TFT)。
阵列衬底200可以进一步包括：电连接到漏电极223的第一上部存储图案224；电连接到像素区域左侧上的漏电极223的第一延伸图案225；电连接到第一延伸图案225的第二连接图案226；电连接到像素区域左侧上的第一延伸图案225的第二延伸图案227；以及电连接到第二延伸图案227的第二上部存储图案228。在这个典型的实施例中，第一上部存储图案224、第一延伸图案225、第二连接图案226、第二延伸图案227以及第二存储图案228形成漏极线。
阵列衬底200可以进一步包括钝化层230以及有机绝缘层232。钝化层230覆盖该TFT。钝化层230和有机绝缘层232具有接触孔，漏电极223通过该接触孔被部分地暴露。钝化层230和有机绝缘层232保护源电极222和漏电极223之间的有源层214。该TFT通过钝化层230和有机绝缘层232与像素电极部件电绝缘。有源层214可以包括半导体层和掺有杂质的半导体层。
可以控制有机绝缘层232的高度以便控制液晶层200的厚度。在一些实施例中，钝化层230可以被省略。
阵列衬底200可以进一步包括通过接触孔CNTST1电连接到第二连接图案224的像素电极部件。像素电极部件具有开口图案。
尤其是，像素电极部件可以包括主电极244和次电极242。主电极244为向像素区域的右侧突出的锲形形状。次电极242位于未形成主电极244像素区域上的余下部分上。
在所示实施例中，主电极244具有两个Y形开口图案，该Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有形成约90度内角的两个相邻的杆(rods)。次电极242被分为多个部分。在所示的实施例中，次电极242的每个部分大体上具有恒定的宽度。
次电极242具有四个线性开口图案。线性开口图案中的两个大体上与每个Y形开口图案的两个相邻的杆中的上面的一个平行。余下的两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的下面的一个平行。大体上与每个Y形开口图案的两个相邻的杆中的上面的一个平行的两个线性开口图案与大体上与每个Y形开口图案的两个相邻的杆中的下面的一个平行的余下的两个线性开口图案相对中线对称。
在包括阵列衬底200的LCD装置的操作中，多个区域(domains)形成于邻近位于液晶层中的像素电极部件的开口图案的位置，该液晶层位于阵列衬底200和滤色镜衬底之间。
主电极244和次电极242包括一种或多种透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『amorphous indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明导电材料。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应次电极242，这样，主电极244的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
此外，如下所述，有机绝缘层上的接触孔的数量仅仅为两个，该接触孔能够改善LCD装置的可靠性。
在此处讨论的典型的实施例中，一个接触孔形成在形成栅极线210的层与形成源极线220的层之间，并且另一个接触孔形成在形成像素电极部件的层和形成源极线220层之间。LCD装置的其它的构造具有三个接触孔：一个接触孔位于形成栅极线的层和形成源极线的层之间，并且另两个接触孔位于形成像素电极部件的层与形成源极线的层之间。由于每个接触孔增加了形成短路的可能性，所示的实施例降低了形成栅极线210的层和形成源极线220的层之间短路的可能性。形成栅极线210的层和形成源极线220的层之间的短路可能导致LCD装置出现故障。
另外，在所示的实施例中，只有一个次电极形成于每个像素区域。即次电极的数目被减少，以便能够容易地检测阵列衬底200。这可能减少LCD装置的故障时间。
图12为描述本发明另一典型的实施例的LCD面板的俯视图。图13为描述图12中所示的阵列衬底的俯视图。接触孔形成于邻近TFT的存储线上并且位于与TFT隔开设置的存储线上。存储线的中心部分的宽度大于存储线余下部分的宽度。
参照图12和13，阵列衬底300可以包括：在水平方向延伸的栅极线310；电连接到栅极线310的栅电极312；在像素区域中与栅极线310隔开设置并且大体上与栅极线310平行的第一和第二下部存储图案STL1和STL2；以及将像素区域分为两个区域的第一连接图案CPL。在一些实施例中，阵列衬底300可以包括多个栅极线310、多个栅电极312、多个像素区域以及多个第一连接图案CPL，其中像素区域通过连续的栅极线310和数据线320所限定。
阵列衬底300可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底300可以进一步包括栅极绝缘层(未示出)和有源层314。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线310和栅电极312。有源层314位于对应于栅电极312的栅极绝缘层(未示出)上。有源层314具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；含有杂质的(比如被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它掺有杂质的材料。
阵列衬底300可以包括：沿纵向方向延伸的源极线320；电连接到源极线320的源电极322；以及与源电极322隔开设置的漏电极323。在一些实施例中，阵列衬底300可以包括多个源极线320、多个源电极322以及多个漏电极323。每个栅电极312、每个半导体层、每个植入杂质的半导体层、每个源电极322以及每个漏电极323形成相关联的薄膜晶体管(TFT)。
阵列衬底300可以进一步包括：第一上部存储图案324，该第一上部存储图案324电连接到漏电极323并且具有开口，通过该开口下部存储图案STL1被部分地暴露；第一延伸图案325，该第一延伸图案325电连接到像素区域左侧上的第一上部存储图案324；第二连接图案326，该第二连接图案326电连接到第一延伸图案325；第二延伸图案327，该第二延伸图案327电连接到像素区域左侧上的第一延伸图案325；以及第二上部存储图案328，该第二上部存储图案328电连接到第二延伸图案327并且具有开口，通过该开口第二下部存储图案STL2被部分地暴露。在这个典型的实施例中，第一上部存储图案324、第一延伸图案325、第二连接图案326、第二延伸图案327以及第二存储图案328形成漏极线。
阵列衬底300可以进一步包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)覆盖TFT。钝化层(未示出)和有机绝缘层(未示出)具有接触孔，通过该接触孔漏电极323被部分地暴露。钝化层(未示出)和有机绝缘层(未示出)保护源电极322和漏电极323之间的有源层314。TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。有源层314可以包括半导体层和植入杂质的半导体层。
阵列衬底300可以进一步包括像素电极部件，该像素电极部件通过接触孔CNTCP电连接到第二连接图案326。
尤其是，像素电极部件可以包括主电极344、第一次电极342和第二次电极346。主电极344通过接触孔CNTCP电连接到第二连接图案326。第一次电极342电连接到第一下部存储图案STL1。第二次电极346电连接到第二下部存储图案STL2并且与第一次电极342隔开设置。
在所示的实施例中，主电极344具有两个Y形开口图案，该Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有两个形成约90度内角的相邻的杆。第一次电极342具有两个线性开口图案，该两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的一个相平行。第二次电极346具有两个线性开口图案，该两个开口图案大体上与每个Y形开口图案的两个相邻的杆中的另一个平行。第一次电极342的线性开口图案与第二次电极346的线性开口图案相对中线对称。在包括阵列衬底300的LCD装置的操作中，多个区域形成于邻近位于液晶层中的像素电极部件的开口图案的位置，液晶层位于阵列衬底300和滤色镜衬底之间。
主电极344和第一、第二次电极342和346包括一种或多种透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『indium tinoxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
所述区域由主电极344、第一和第二次电极342、346形成，这样，阵列衬底和/或滤色镜衬底的配向(rubbering)过程可以被省略。此外，配向层也可以被省略。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应第一和第二次电极342和346。结果，主电极344的回扫电压被降低，LCD装置的图像显示质量得到改善。
图14为本发明的另一典型的实施例的LCD装置的俯视图。图15为描述图14中所示的阵列衬底的俯视图。在所示的实施例中，接触孔形成于邻近TFT的漏极线上，与TFT隔开设置的漏极线上以及存储线的中心部分上。接触孔形成于其上的漏极线的一部分的宽度大于漏极线余下部分的宽度。存储线的中心部分的宽度大于存储线余下部分的宽度。
参照图14和15，阵列衬底400可以包括：在水平方向延伸的栅极线410；电连接到栅极线410的栅电极412；在像素区域中与栅极线410隔开设置并且大体上与栅极线410平行的第一和第二下部存储图案STL1和STL2；以及将像素区域分为两个区的第一连接图案CPL。在一些实施例中，阵列衬底400可以包括多个栅极线410、多个栅电极412、多个像素区域以及多个第一连接图案CPL，其中像素区域通过连续的栅极线410和数据线420限定。
阵列衬底400可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底400可以进一步包括栅极绝缘层(未示出)和有源层414。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线410和栅电极412。有源层414位于对应于栅电极412的栅极绝缘层(未示出)上。有源层414具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；掺入杂质的(比如，被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它含有杂质的材料。
阵列衬底400可以包括：在纵向方向延伸的源极线420；电连接到源极线420的源电极422；与源电极422隔开设置的漏电极423。在一些实施例中，阵列衬底400可以包括多个源极线420、多个源电极422以及多个漏电极423。每个栅电极412、每个半导体层、每个植入杂质的半导体层、每个源电极422以及每个漏电极423形成相关联的薄膜晶体管(TFT)。
阵列衬底300可以进一步包括：第一上部存储图案424，第一延伸图案425、第二连接图案426、第二延伸图案427以及第二存储图案428。在这个典型的实施例中，第一上部存储图案424，第一延伸图案425、第二连接图案426、第二延伸图案427以及第二存储图案428形成漏极线。在一些实施例中，阵列衬底300(应为400)可以进一步包括多个第一上部存储图案424、多个第一延伸图案425、多个第二连接图案426、多个第二延伸图案427以及多个第二存储图案428。
第一上部存储图案424电连接到漏电极423，第一上部存储图案424位于第一下部存储图案STL1上。第一延伸图案425电连接到位于像素区域左侧上的第一上部存储图案424。作为选择，第一延伸图案425可以位于像素区域的中心部分上。作为选择，第二连接图案426电连接到第一延伸图案425并且覆盖第一连接图案CPL。第二延伸图案427电连接到像素区域左侧上的第一延伸图案425。作为选择，第二延伸图案427可以位于像素区域的中心部分。第二上部存储图案428电连接到第二延伸图案427上，第二上部存储图案428位于第二下部存储图案STL2上。
阵列衬底400可以进一步包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)覆盖TFT。钝化层(未示出)和有机绝缘层(未示出)具有接触孔，通过该接触孔漏电极423被部分地暴露。钝化层(未示出)和有机绝缘层(未示出)保护源电极422和漏电极423之间的有源层414。TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。有源层414可以包括半导体层和植入杂质的半导体层。
阵列衬底400可以进一步包括像素电极部件，该像素电极部件通过接触孔CNTCP电连接到第二连接图案426。
尤其是，像素电极部件可以包括主电极444、第一次电极442和第二次电极446。主电极444通过接触孔CNTCP电连接到第二连接图案426。第一次电极442电连接到第一下部存储图案STL1。第二次电极446电连接到第二下部存储图案STL2并且与第一次电极442隔开设置。
在所示的实施例中，主电极444具有两个Y形开口图案，该两个Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有两个形成约90度内角的相邻的杆(rod)。
第一次电极442具有两个线性开口图案，该两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的一个相平行。
第二次电极446具有两个线性开口图案，该两个开口图案大体上与每个Y形开口图案的两个相邻的杆中的另一个平行。第一次电极442的线性开口图案与第二次电极446的线性开口图案相对中线对称。在包括阵列衬底400的LCD装置的操作中，多个区域形成于邻近位于液晶层中的像素电极部件的开口图案的位置，液晶层位于阵列衬底400和滤色镜衬底之间。
主电极444和第一、第二次电极442、446包括一种或多种透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『indium tinoxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
所述区域由主电极444、第一和第二次电极442、446形成，这样，阵列衬底和/或滤色镜衬底的配向(rubbering)过程可以被省略。此外，配向层(未示出)也可以被省略。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应第一和第二次电极442和446。结果，主电极444的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
图16为描述本发明的另一典型的实施例的LCD装置的俯视图。图17为描述图16中所示的阵列衬底的俯视图。在所示的实施例中，接触孔形成于邻近TFT的漏极线上。存储线的中心部分的宽度大于存储线余下部分的宽度。
参照图16和17，阵列衬底500可以包括：在水平方向延伸的栅极线510；电连接到栅极线510的栅电极512；大体上与栅极线510平行的下部存储图案STL；以及将像素区域分为两个区的第一连接图案CPL。在一些实施例中，阵列衬底500可以包括多个栅极线510、多个栅电极512、多个像素区域、多个下部存储图案STL以及多个第一连接图案CPL，其中像素区域通过连续的栅极线210和数据线220限定。
阵列衬底500可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底500可以进一步包括栅极绝缘层(未示出)和有源层514。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线510和栅电极512。有源层514位于对应于栅电极512的栅极绝缘层(未示出)上。有源层514具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；渗入杂质的(比如，被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它含有杂质的材料。
阵列衬底500可以包括：在纵向方向延伸的源极线520；电连接到源极线520的源电极522；与源电极522隔开设置的漏电极523。在一些实施例中，阵列衬底500可以包括多个源极线520、多个源电极522以及多个漏电极523。每个栅电极512、每个半导体层、每个植入杂质的半导体层、每个源电极522以及每个漏电极523形成相关联的薄膜晶体管(TFT)。
阵列衬底500可以进一步包括：电连接到漏电极523的第一上部存储图案524；电连接到第一像素区域左侧上的第一上部存储图案524的第一延伸图案525；以及电连接到第一延伸图案525以覆盖第一连接图案CPL的第二连接图案526。在一些实施例中，阵列衬底500可以进一步包括多个第一上部存储图案524、多个第一延伸图案525、多个第二连接图案526。在这个典型的实施例中，第一上部存储图案524、第一延伸图案525和第二连接图案526形成漏极线。
阵列衬底500可以进一步包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)和有机绝缘层(未示出)覆盖TFT。钝化层(未示出)和有机绝缘层(未示出)保护源电极522和漏电极523之间的有源层514。TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。有源层514可以包括半导体层和植入杂质的半导体层。
阵列衬底500可以进一步包括像素电极部件，该像素电极部件通过接触孔CNTCP电连接到第二连接图案526。像素电极部件具有开口图案。
尤其是，像素电极部件可以包括主电极544和次电极542。主电极544为向像素区域的右侧突出的锲形形状。次电极542位于未形成主电极544的像素区域的余下部分上。
在所示的实施例中，主电极544具有两个Y形开口图案，该Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有两个形成约90度内角的相邻的杆。次电极542被分成多个部分。次电极542的每个部分具有大体上恒定的宽度。
次电极542具有四个线性开口图案。两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的上部一个相平行。余下的两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行。两个大体上与每个Y形开口图案的两个相邻的杆中的上部一个相平行的线性开口图案与余下的两个大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行的线性开口图案相对中线对称。
作为选择，次电极542可以具有锲形形状和Y形开口图案，主电极544可以具有线性开口图案。
在包括阵列衬底500的LCD装置的操作中，多个区域形成于邻近位于液晶层中的像素电极部件的开口图案的位置，液晶层位于阵列衬底500和滤色镜衬底之间。
主电极544和次电极542包括一种或多种透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
所述区域由主电极544和次电极542形成，这样，阵列衬底500和/或滤色镜衬底的配向过程可以被省略。此外，配向层(未示出)也可以被省略。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应次电极542。结果，主电极544的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
此外，如下所述，有机绝缘层上的接触孔的数量仅仅为两个，该接触孔能够改善LCD装置的可靠性。
在此处讨论的典型的实施例中，一个接触孔形成于形成栅极线510的层与形成源极线520的层之间，另一个接触孔形成于形成像素电极部件的层和形成源极线520层之间。LCD装置的其它的构造具有三个接触孔：一个接触孔位于形成栅极线的层和形成源极线的层之间，另两个接触孔位于形成像素电极部件的层与形成源极线的层之间。由于每个接触孔增加了形成短路的可能性，所示的实施例减小了形成栅极线510的层和形成源极线520的层之间短路的可能性。形成栅极线510的层和形成源极线520的层之间的短路可能导致LCD装置出现故障。
另外，在所示的实施例中，只有一个次电极形成于每个像素区域。即次电极的数目被减少以便能够容易地检测阵列衬底500。这可以减少LCD装置的故障时间。
图18为描述根据本发明的另一典型的实施例的LCD面板的俯视图。图19为描述图18中所示的阵列衬底的俯视图。在所示的实施例中，接触孔形成于邻近TFT的漏极线上，与TFT隔开设置的漏极线上以及存储线上。第一和第二延伸图案在像素区域的纵向方向上沿着像素区域的中线设置。
参照图18和19，阵列衬底600可以包括：在水平方向延伸的栅极线610；电连接到栅极线610的栅电极612；在像素区域与栅极线610隔开设置并且大体上与栅极线610平行的第一和第二下部存储图案STL1和STL2；以及将像素区域分为两个区的第一连接图案CPL。在一些实施例中，阵列衬底600可以包括多个栅极线610、多个栅电极612、多个像素区域以及多个第一连接图案CPL。
阵列衬底600可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底600可以进一步包括栅极绝缘层(未示出)和有源层614。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线610和栅电极612。有源层614位于对应于栅电极612的栅极绝缘层(未示出)上。有源层614具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；含有杂质的(比如，被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它掺有杂质的材料。
阵列衬底600可以包括：在纵向方向延伸的源极线620；电连接到源极线620的源电极622；与源电极622隔开设置的漏电极623。在一些实施例中，阵列衬底600可以包括多个源极线620、多个源电极622以及多个漏电极623。每个栅电极612、每个半导体层、每个植入杂质的半导体层、每个源电极622以及每个漏电极623形成相关联的薄膜晶体管(TFT)。
阵列衬底600可以进一步包括：第一上部存储图案624，第一延伸图案625、第二连接图案626、第二延伸图案627以及第二上部存储图案628。在一些实施例中，阵列衬底600可以进一步包括多个第一上部存储图案624、多个第一延伸图案625、多个第二连接图案626、多个第二延伸图案627以及多个第二上部存储图案628。在这个典型的实施例中，第一上部存储图案624，第一延伸图案625、第二连接图案626、第二延伸图案627以及第二存储图案628形成漏极线。
尤其是，第一上部存储图案624电连接到漏电极623，第一上部存储图案624位于第一下部存储图案STL1上。第一延伸图案625电连接到位于像素线纵向方向的像素区域的中线上的第一上部存储图案624。第二连接图案626电连接到第一延伸图案625并且覆盖第一连接图案CPL。第二延伸图案627电连接到在纵向方向上的像素区域的中线上的第一延伸图案625。第二上部存储图案628电连接到第二延伸图案627，并且第二上部存储图案628位于第二下部存储图案STL2上。
阵列衬底600可以进一步地包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)覆盖TFT。钝化层(未示出)和有机绝缘层(未示出)具有接触孔，通过该接触孔漏电极623被部分地暴露。钝化层(未示出)和有机绝缘层(未示出)保护源电极622和漏电极623之间的有源层614。TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。有源层614可以包括半导体层和植入杂质的半导体层。
阵列衬底600可以进一步包括像素电极部件，该像素电极部件通过接触孔CNTCP电连接到第二连接图案626。
尤其是，像素电极部件可以包括主电极644、第一次电极642和第二次电极646。主电极644通过接触孔CNTCP电连接到第二连接图案626。第一次电极642电连接到第一下部存储图案STL1。第二次电极646电连接到第二下部存储图案STL2并且与第一次电极642隔开设置。
在所示的实施例中，主电极644具有两个Y形开口图案，该Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有两个形成约90度内角的相邻的杆(rod)。
第一次电极642具有两个线性开口图案，该两个线性开口图案大体上与每个Y形开口图案的两个相邻的杆中的一个相平行。
第二次电极646具有两个线性开口图案，该两个开口图案大体上与每个Y形开口图案的两个相邻的杆中的另一个平行。第一次电极642的线性开口图案与第二次电极646的线性开口图案相对中线对称。在包括阵列衬底600的LCD装置的操作中，多个区域形成于邻近于位于液晶层中的像素电极部件的开口图案的位置，液晶层位于阵列衬底600和滤色镜衬底之间。
主电极644和第一、第二次电极642、646包括透明的导电材料，比如铟锡氧化物『indium tin oxide(ITO)』、非晶态铟锡氧化物『indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
多个区域由主电极644、第一和第二次电极642、646形成，这样，阵列衬底和/或滤色镜衬底的配向过程可以被省略。此外，配向层(未示出)也可以被省略。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应第一和第二次电极642和646。结果，主电极644的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
此外，第一和第二延伸图案625和627位于像素区域的中线上，用于防止形成源极线620的层与形成栅极线610的层之间出现短路。
图20为描述根据本发明的另一典型的实施例的LCD面板的俯视图。图21为描述图20所示的阵列衬底的俯视图。在所示的实施例中，接触孔形成于与TFT隔开设置的漏极线上。第一和第二延伸图案在像素区域的纵向方向上沿着像素区域的中线设置。
参照图20和21，阵列衬底700可以包括：在水平方向延伸的栅极线710；电连接到栅极线710的栅电极712；在像素区域与栅极线710隔开设置并且大体上与栅极线710平行的第一和第二下部存储图案STL1和STL2；以及将像素区域分为两个区的第一连接图案CPL。在一些实施例中，阵列衬底700可以包括多个栅极线710、多个栅电极712、多个像素区域以及多个第一连接图案CPL，其中像素区域通过连续的栅极线210和数据线220限定。
阵列衬底700可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底700可以进一步包括栅极绝缘层(未示出)和有源层714。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有栅极线710和栅电极712。有源层714位于对应于栅电极712的栅极绝缘层(未示出)上。有源层714具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；含有杂质的(比如，被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它掺有杂质的材料。
阵列衬底700可以包括：在纵向方向延伸的源极线720；电连接到源极线720的源电极722；与源电极722隔开设置的漏电极723。在一些实施例中，阵列衬底700可以包括多个源极线720、多个源电极722以及多个漏电极723。每个栅电极712、每个半导体层、每个植入杂质的半导体层、每个源电极722以及每个漏电极723形成相关联的薄膜晶体管(TFT)。
阵列衬底700可以进一步包括：第一上部存储图案724，第一延伸图案725、第二连接图案726、第二延伸图案727以及第二上部存储图案728。在一些实施例中，阵列衬底700可以进一步包括多个第一上部存储图案724、多个第一延伸图案725、多个第二连接图案726、多个第二延伸图案727以及多个第二上部存储图案728。在这个典型的实施例中，第一上部存储图案724，第一延伸图案725、第二连接图案726、第二延伸图案727以及第二存储图案728形成漏极线。
尤其是，第一上部存储图案724电连接到漏电极723，第一上部存储图案724位于第一下部存储图案STL1上。第一延伸图案725电连接到位于像素区域纵向方向的像素区域的中线上的第一上部存储图案724。第二连接图案726电连接到第一延伸图案725并且覆盖第一连接图案CPL。第二延伸图案727电连接到在纵向方向上的像素区域的中线上的第一延伸图案725。第二上部存储图案728电连接到第二延伸图案727，并且第二上部存储图案728位于第二下部存储图案STL2上。
阵列衬底700可以进一步包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)覆盖TFT。钝化层(未示出)以及有机绝缘层(未示出)具有接触孔，通过该接触孔漏电极723被部分地暴露。钝化层(未示出)和有机绝缘层(未示出)保护源电极722和漏电极723之间的有源层714。TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。有源层714可以包括半导体层和植入杂质的半导体层。
阵列衬底700可以进一步包括像素电极部件，该像素电极部件通过接触孔CNTCP电连接到第二连接图案726。
尤其是，像素电极部件可以包括主电极742和次电极744。次电极744具有向像素区域右侧突出的锲形形状。主电极742位于未形成次电极744的像素区域的余下部分上。
在所示的实施例中，次电极744具有两个Y形开口图案，该Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。每个Y形开口图案的中心部分具有两个形成约90度内角的相邻的杆。次电极744被Y形开口图案分为多个部分。次电极744的每个部分具有大体上恒定的宽度。
主电极742具有四个线性开口图案。线性开口图案中的两个大体上与每个Y形开口图案的两个相邻的杆中的上部一个平行。线性开口图案中的余下两个大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行。大体上与每个Y形开口图案的两个相邻的杆中的上部一个平行的两个线性开口图案与大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行的余下两个线性开口图案相对中线对称。
在包括阵列衬底700的LCD装置的操作中，多个区域形成于邻近位于液晶层中的像素电极部件的开口图案的位置，液晶层位于阵列衬底700和滤色镜衬底之间。
主电极742和次电极744包括透明的导电材料，比如铟锡氧化物『indiumtin oxide(ITO)』、非晶态铟锡氧化物『indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
根据这个典型的实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应次电极742。结果，主电极744的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
此外，如下所述，有机绝缘层上的接触孔的数量仅仅为两个，该接触孔能够改善LCD装置的可靠性。
在此处讨论的典型的实施例中，一个接触孔形成于形成栅极线710的层与形成源极线720的层之间，并且另一个接触孔形成于形成像素电极部件的层和形成源极线720层之间。LCD装置的其它的构造具有三个接触孔：一个接触孔位于形成栅极线的层和形成源极线的层之间，另两个接触孔位于像素电极部件形成的层与源极线形成的层之间。由于每个接触孔增加了形成短路的可能性，所示的实施例减小了形成栅极线710的层和形成源极线720的层之间短路的可能性。形成栅极线710的层和形成源极线720的层之间的短路可能导致LCD装置出现故障。
另外，在所示的实施例中，只有一个次电极形成于每个像素区域。即次电极的数目被减少以便能够容易地检测阵列衬底200。这可以减少LCD装置的故障时间。
并且，第一和第二延伸图案725和727位于像素区域的中线上，用于防止形成源极线720的层与形成栅极线710的层之间出现短路。
在这个典型的实施例中，一个TFT形成于每个像素区域中。在一些实施例中，多个TFT可以形成于每个像素区域中。
图22为描述根据本发明的另一典型的实施例的LCD面板的俯视图。图23为描述图22中所示的阵列衬底的俯视图。在所示的实施例中，两个TFT形成于每个像素区域。主像素位于像素区域的中心部分，次像素位于像素区域的外围部分上。
参照图22和23，阵列衬底800可以包括：在水平方向延伸的第一栅极线810M和第二栅极线810S；分别电连接到第一栅极线810M和第二栅极线810S的第一、第二栅电极812M和812S；在像素区域与第一栅极线810M和第二栅极线810S隔开设置并且大体上与第一栅极线810M垂直的第一下部存储图案STL；以及将像素区域分为两个区域的第一连接图案CPL。第一连接图案CPL电连接到与像素区域的右侧相邻的第一下部存储图案STL。在一些实施例中，阵列衬底800可以包括多个第一下部存储图案STL和多个第一连接图案CPL。
阵列衬底800可以包括绝缘衬底(未示出)，该绝缘衬底包括氮化硅、氧化硅和/或其它绝缘材料。阵列衬底800可以进一步包括栅极绝缘层(未示出)和第一、第二有源层814M和814S。栅极绝缘层(未示出)位于绝缘衬底(未示出)上，该绝缘衬底具有第一栅极线810M和第二栅极线810S以及第一、第二栅电极812M和812S。第一、第二有源层814M和814S分别位于对应于第一、第二栅电极812M和812S的栅极绝缘层(未示出)上。第一、第二有源层814M和814S中的每一个均具有：半导体层，该半导体层包括非晶硅、多晶硅和/或其它半导体材料；含有杂质的(比如，被植入)的半导体层，该半导体层包括N+非晶硅、N+多晶硅和/或其它掺有杂质的材料。
阵列衬底800可以包括：在纵向方向延伸的源极线820；电连接到源极线820的第一、第二源电极822M和822S；与第一、第二源电极822M和822S隔开设置的第一、第二漏电极823M和823S。在一些实施例中，阵列衬底800可以包括多个源极线820。每个第一栅电极812M、每个半导体层、每个植入杂质的半导体层、每个第一源电极822M以及每个第一漏电极823M形成相关联的主薄膜晶体管(TFT)。每个第二栅电极812S、每个半导体层、每个植入杂质的半导体层、每个第二源电极822S和每个第二漏电极823S形成相关联的次TFT。
阵列衬底800可以进一步包括：电连接到第一漏电极823M且邻近像素区域的左侧的第一延伸图案825M；电连接到第一延伸图案825M且位于第一连接图案CPL上的第一上部存储图案824M；电连接到第二漏电极823S且位于第一下部存储图案STL上的第二上部存储图案824S；以及电连接到第二上部存储图案824S并邻近像素区域的右侧的第二延伸图案825S。在一些实施例中，阵列衬底800可以进一步包括多个第一延伸图案825M、多个第一上部存储图案824M、多个第二上部存储图案824S以及多个第二延伸图案825S。在这个典型的实施例中，第一上部存储图案824M和第一延伸图案825M形成第一漏极线，并且第二上部存储图案824S和第二延伸图案825S形成第二漏极线。
阵列衬底800可以进一步包括电连接到第一漏电极823M且覆盖第一连接图案CPL的第二连接图案826。在一些实施例中，阵列衬底800可以进一步包括多个第二连接图案826。
阵列衬底800可以进一步包括钝化层(未示出)以及有机绝缘层(未示出)。钝化层(未示出)覆盖主TFT和次TFT。钝化层(未示出)和有机绝缘层(未示出)具有接触孔，通过该接触孔第二上部存储图案824S和第二连接图案826被部分地暴露。
钝化层(未示出)和有机绝缘层(未示出)保护第一源电极822M和第一漏电极823M之间的第一有源层814M以及第二源电极822S和第二漏电极823S之间的第二有源层814S。主TFT和次TFT通过钝化层(未示出)和有机绝缘层(未示出)与像素电极部件电绝缘。第一、第二有源层814M和814S中的每一个均可以包括半导体层和植入杂质的半导体层。
阵列衬底800可以进一步包括主电极844和次电极842。主电极844通过接触孔CNTCP电连接到第二连接图案826。次电极842通过第一接触孔CNTST1电连接到第二存储图案824S。
主电极844具有向像素区域右侧突出的锲形形状。次电极842位于未形成主电极844的像素区域的余下部分上。
主电极844具有两个V形开口图案，该V形开口图案在像素区域的水平方向上相对像素区域的中线对称。V形开口图案中的较小的一个的端部部分被打开。V形开口图案中的较小的一个的中心部分被关闭。V形开口图案中的较大的一个的中心部分被打开。每个V形开口图案的中心部分具有两个形成约90度内角的相邻的杆。主电极844被V形开口图案分为多个部分。主电极844的被分开的部分彼此电连接。主电极844的每个部分具有大体上恒定的宽度。
次电极842具有四个线性开口图案。线性开口图案中的两个大体上与每个Y形开口图案的两个相邻的杆中的上部一个平行。线性开口图案中的余下两个大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行。大体上与每个Y形开口图案的两个相邻的杆中的上部一个平行的两个线性开口图案与大体上与每个Y形开口图案的两个相邻的杆中的下部一个平行的余下两个线性开口图案相对中线对称。
在包括阵列衬底800的LCD装置的操作中，多个区域形成于邻近液晶层的像素电极部件的开口图案的位置。
主电极844和次电极842包括透明的导电材料，比如铟锡氧化物『indiumtin oxide(ITO)』、非晶铟锡氧化物『indium tin oxide(a-ITO)』、铟锌氧化物『indium zinc oxide(IZO)』、氧化锌『zinc oxide(ZO)』和/或其它透明的导电材料。
多个区域由主电极844和次电极842形成，这样，阵列衬底和/或滤色镜衬底的配向过程可以被省略。此外，配向层(未示出)也可以被省略。
根据本发明的一些实施例，总栅极-源极电容被分为栅极-源极电容器的栅极-源极电容和额外的栅极-源极电容器的额外的栅极-源极电容。额外的栅极-源极电容器的额外的栅极-源极电容对应次电极。结果，主电极的回扫电压被降低。因此，LCD装置的图像显示质量得到改善。
此外，次像素部分在零灰度和中间灰度之间呈现为黑色，因此减小了低灰度的余像。
并且，有机绝缘层上的接触孔的数目被减少，这可以改善LCD装置的可靠性。
在此处讨论的实施例中，一个接触孔形成于形成栅极线的层与形成源极线的层之间，另一个接触孔形成于形成像素电极部件的层和形成源极线的层之间。LCD装置的其它的构造具有三个接触孔：一个接触孔位于形成栅极线的层和形成源极线的层之间，另两个接触孔位于形成像素电极部件的层与形成源极线的层之间。由于每个接触孔增加了形成短路的可能性，所示的实施例减小了形成栅极线的层和形成源极线的层之间短路的可能性。
另外，只有一个次电极形成于每个像素区域。即，次电极的数目被减少以便能够容易地检测阵列衬底，并且LCD装置的制造时间可以被减少。
再者，漏极线的位于像素区域中线的部分能够减少源极线和漏极线之间出现短路的可能性。
本发明已经参照典型的实施例予以说明。然而很显然的是，根据前述的说明，多种可选择的修改和变化对于本领域的熟练技术人员来说是显而易见的。因此，本发明包括所有这些可选择的修改和变化。本发明的精神和范围由权利要求书限定。

Claims (20)

1、一种阵列衬底，包括：
绝缘衬底；
位于像素区域中的绝缘衬底上的开关，该像素区域由第一栅极线和相邻的第一数据线限定，第一栅极线和第一数据线位于绝缘衬底上；
第一连接图案，所述第一连接图案沿着所述像素区域的水平方向将所述像素区域分成两个区域；
位于像素区域的中心部分上的主像素部分，该主像素部分包括主电容器；
耦合电容器，该耦合电容器具有电连接到所述开关的第一端部；以及
次像素部分，该次像素部分包括至少一个电连接到耦合电容器的第二端部的电容器。
2、如权利要求1所述的阵列衬底，其中多个开口图案形成于主像素部分上。
3、如权利要求1所述的阵列衬底，其中多个开口图案形成于次像素部分上。
4、如权利要求1所述的阵列衬底，其中第一栅极线与所述次像素部分的一部分重叠。
5、如权利要求1所述的阵列衬底，其中，主像素部分电连接到所述开关，且其中该开关包括晶体管。
6、如权利要求1所述的阵列衬底，其中，主像素部分包括：
位于绝缘衬底上的第二连接图案；以及
位于该第二连接图案上的主电极，该主电极电连接到第二连接图案。
7、如权利要求6所述的阵列衬底，其中次像素部分包括：
位于绝缘衬底上的第一下部存储图案；
位于第一下部存储图案上的第一次电极，该第一次电极电连接到第一下部存储图案；
位于绝缘衬底上的第二下部存储图案；以及
位于第二下部存储图案上的与第一次电极隔开设置的第二次电极，该第二次电极电连接到第二下部存储图案。
8、如权利要求7所述的阵列衬底，其中两个Y形开口图案形成于主电极上，并且其中每个Y形开口图案在像素区域的水平方向上相对像素区域的中线对称。
9、如权利要求8所述的阵列衬底，其中大体上与每个Y形开口图案的两个相邻的杆中的一个平行的两个线性开口图案形成于第一次电极上。
10、如权利要求9所述的阵列衬底，其中大体上与每个Y形开口图案的两个相邻的杆中的另一个平行的两个线性开口图案形成于第二次电极上，并且其中形成于第一次电极上的两个线性开口图案与形成于第二次电极上的两个线性开口图案在像素区域的水平方向上相对像素区域的中线对称。
11、如权利要求1所述的阵列衬底，其中主电容器包括主液晶电容器。
12、如权利要求11所述的阵列衬底，其中主电容器进一步包括主存储电容器。
13、如权利要求1所述的阵列衬底，其中至少一个电容器包括次像素部分的液晶电容器。
14、如权利要求13所述的阵列衬底，其中至少一个电容器进一步包括次像素部分的存储电容器。
15、如权利要求1所述的阵列衬底，其中像素区域进一步由第二栅极线和第二数据线所限定，该第二栅极线在绝缘衬底上与第一栅极线相连续，该第二数据线在绝缘衬底上与第一数据线相连续。
16、一种阵列衬底，包括：
具有像素区域的绝缘衬底；
位于像素区域上的主栅极线；
位于绝缘衬底上的主开关，该主开关电连接到主栅极线；
安置在像素区域的中心部分的主像素部分，该主像素部分电连接到主开关；
位于像素区域上的次栅极线；
位于绝缘衬底上的次开关，该次开关电连接到次栅极线；
位于像素区域的外围部分的次像素部分；
位于绝缘衬底上的与栅极线大体上垂直的第一下部存储图案；以及
第一连接图案，该第一连接图案将像素区域沿着像素区域的水平方向分为两个区域，第一连接图案电连接到邻近单元像素的右侧的第一下部存储图案。
17、一种液晶显示装置，包括：
上衬底，该上衬底具有透明衬底和位于透明衬底上的共用电极；
下衬底，该下衬底包括：
绝缘衬底；
位于绝缘衬底上的用于传递栅极信号的栅极线；
位于绝缘衬底上的用于传递数据信号的数据线；
电连接到栅极线和数据线的开关，该开关位于绝缘衬底上；
由所述栅极线和所述数据线限定的像素区域；
第一连接图案，所述第一连接图案沿着所述像素区域的水平方向将所述像素区域分成两个区域；
电连接到开关的主像素部分，该主像素部分位于绝缘衬底上且位于所述像素区域的中心部分上；
第一耦合电容器，该第一耦合电容器具有电连接到开关的第一端部；
通过第一耦合电容器电连接到开关的第一次像素部分，该第一次像素部分具有第一液晶电容器和第一存储电容器；
第二耦合电容器，该第二耦合电容器具有电连接到所述开关的端部；以及
通过第二耦合电容器电连接到所述开关的第二次像素部分，该第二次像素部分具有第二液晶电容器和第二存储电容器；以及
设置于上衬底和下衬底之间的液晶层。
18、如权利要求17所述的液晶显示装置，其中主像素部分包括：
主液晶电容器，该主液晶电容器具有一个电连接到开关的端部和接收常用电压的另一端部；以及
主存储电容器，该主存储电容器具有一电连接到开关的端部和接收存储电压的另一端部。
19、如权利要求17所述的液晶显示装置，其中：
该第一液晶电容器具有一电连接到第一耦合电容器的端部和另一接收常用电压的端部；以及
该第一存储电容器具有一电连接到第一耦合电容器的端部和另一接收存储电压的端部。
20、如权利要求17所述的液晶显示装置，其中：
该第二液晶电容器具有一电连接到第二耦合电容器的端部和另一接收常用电压的端部；以及
该第二存储电容器具有一电连接到第二耦合电容器的端部和另一接收存储电压的端部。
CN200610004926A 2005-01-17 2006-01-16 阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置 Active CN100595926C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20050004275 2005-01-17
KR1020050004275 2005-01-17
KR1020050117915A KR101232618B1 (ko) 2005-01-17 2005-12-06 어레이 기판, 이를 갖는 액정표시패널 및 액정표시장치
KR1020050117915 2005-12-06

Publications (2)

Publication Number Publication Date
CN1825599A CN1825599A (zh) 2006-08-30
CN100595926C true CN100595926C (zh) 2010-03-24

Family

ID=36936142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610004926A Active CN100595926C (zh) 2005-01-17 2006-01-16 阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置

Country Status (3)

Country Link
KR (1) KR101232618B1 (zh)
CN (1) CN100595926C (zh)
TW (1) TWI400805B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI368805B (en) 2008-04-30 2012-07-21 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
RU2468403C1 (ru) * 2008-11-05 2012-11-27 Шарп Кабусики Кайся Подложка с активной матрицей, способ изготовления подложки с активной матрицей, жидкокристаллическая панель, способ изготовления жидкокристаллической панели, жидкокристаллический дисплей, блок жидкокристаллического дисплея и телевизионный приемник
TWI499849B (zh) 2013-03-12 2015-09-11 E Ink Holdings Inc 畫素結構
KR102473303B1 (ko) 2018-01-24 2022-12-05 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295652B (zh) 1994-10-24 1997-01-11 Handotai Energy Kenkyusho Kk
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR100380141B1 (ko) * 2000-09-25 2003-04-11 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
TW513604B (en) * 2001-02-14 2002-12-11 Au Optronics Corp A thin film transistor liquid crystal display
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR20040105934A (ko) * 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP4459685B2 (ja) * 2004-03-31 2010-04-28 富士通株式会社 液晶表示装置

Also Published As

Publication number Publication date
CN1825599A (zh) 2006-08-30
TW200642085A (en) 2006-12-01
KR20060083852A (ko) 2006-07-21
KR101232618B1 (ko) 2013-02-13
TWI400805B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US7834947B2 (en) Array substrate, liquid crystal display panel having the same and liquid crystal display device having the same
US20080024406A1 (en) Liquid Crystal Display
CN100405604C (zh) 薄膜晶体管阵列板
US8049699B2 (en) Liquid crystal display apparatus having storage electrodes overlapping only some sub-pixels
JP5229858B2 (ja) 液晶表示装置
KR20080009897A (ko) 액정 표시 장치
US7764350B2 (en) Liquid crystal display
KR20070047439A (ko) 액정 표시 장치
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
US9576547B2 (en) Display panel with alternating sub-pixel electrodes
WO2004021323A2 (en) Liquid crystal display and driving method thereof
US8441589B2 (en) Pixel array structure
KR100348288B1 (ko) 횡전계방식 액정표시장치
US7671951B2 (en) Liquid crystal display
US8723901B2 (en) Liquid crystal display and method of driving the same
US20060256248A1 (en) Thin film transistor array panel and method thereof
CN1982987A (zh) 液晶显示器及其制造方法
KR101080356B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치
CN100595926C (zh) 阵列衬底、具有阵列衬底的液晶显示面板及具有阵列衬底的液晶显示装置
KR20060090159A (ko) 액정 표시 장치
KR20070060660A (ko) 액정 표시 장치
KR20070060256A (ko) 액정 표시 장치
KR20060131026A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121129

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.