CN100583202C - 影像缩放电路及影像缩放方法 - Google Patents

Abstract

一种影像缩放电路及一影像缩放不同比例的方法，包括线缓冲存储装置、第一缩放电路、第二缩放电路以及线缓冲控制装置。第一缩放电路耦接线缓冲存储装置，对线缓冲存储装置所输出的数据作第一影像缩放内插运算。第二缩放电路耦接线缓冲存储装置，对线缓冲存储装置所输出的数据作第二影像缩放内插运算。线缓冲控制装置耦接线缓冲存储装置、第一缩放电路与第二缩放电路，用以根据第一缩放电路与第二缩放电路的运作状态，控制线缓冲存储装置接收或输出一扫描线数据。

Description

影像缩放电路及影像缩放方法

技术领域

本发明涉及一种影像缩放控制的电路与方法，特别是涉及一种针对同一影像可同时产生至少两张不同缩放比例的影像的影像缩放控制电路的架构及其使用的存储器控制方法。

背景技术

平面显示器例如液晶显示器近来已被广泛地使用。随着半导体技术的改良，使得液晶显示器具有低的电功率消耗、薄型量轻、分辨率高、色彩饱和度高、寿命长等优点，因而广泛地应用在笔记型计算机或桌上型计算机的液晶屏幕及液晶电视(LCD TV)等与生活息息相关的电子产品。

由于平面显示面板一般都是只有一额定分辨率，因此在输入影像信号与面板的间必须要有影像缩放电路(Scaler)将输入影像信号的分辨率缩放至平面显示面板的额定分辨率。例如输入影像信号的分辨率为640*480，面板的额定分辨率为1024*768，则需要影像缩放电路将640*480的输入影像信号，利用内插运算的方式，转换成面板所需的1024*768分辨率。

现有的影像缩放电路一般来说都会内建一组线缓冲存储器(line buffer)，以供应此影像缩放电路作运算暂存使用。当应用在不同分辨率的双显示面板、数字相机或是双屏幕手机等等，需要对同一影像做两种不同缩放的情况时，则需要使用两组影像缩放电路，其中此两组影像缩放电路分别包括一组线缓冲存储器。如此，势必需要增加成本，并且若电路板上需要两组影像缩放电路，势必造成电路布局的困难性，也容易产生干扰。

因此，势必需要有一可整合两组影像缩放电路并且可使上述两组影像缩放电路共享一组线缓冲存储器的装置与方法以解决上述问题。

发明内容

本发明的目的是提供一种影像缩放电路，用以整合多个缩放电路，使其共享同一线缓冲存储器以达到将同一影像缩放成多个不同比例的功效。

本发明的再一目的是提供一种影像缩放方法，用以共享同一线缓冲存储器，将一影像缩放成至少两个比例，以达到减低成本的功效。

本发明提出一种影像缩放电路，包括线缓冲存储装置、第一缩放电路、第二缩放电路以及线缓冲控制装置。第一缩放电路耦接线缓冲存储装置，对线缓冲存储装置所输出的数据作第一影像缩放内插运算。第二缩放电路耦接线缓冲存储装置，对线缓冲存储装置所输出的数据作第二影像缩放内插运算。线缓冲控制装置耦接线缓冲存储装置、第一缩放电路与第二缩放电路，用以根据第一缩放电路与第二缩放电路的运作状态，控制线缓冲存储装置接收或输出一扫描线数据。

依照本发明的较佳实施例所述的影像缩放电路，上述的线缓冲控制装置包括垂直缩放控制单元与水平缩放控制单元。垂直缩放控制单元包括第一垂直缩放参数以及第二垂直缩放参数，垂直缩放控制单元接收线缓冲读取结束信号，输出一垂直有效信号，其中当线缓冲读取结束信号产生时，进行多个步骤包括：将一第一累加值加第一垂直缩放参数作为第一累加值，并输出第一累加值的运算部分；将第二累加值加第二垂直缩放参数作为第二累加值，并输出第二累加值的运算部分；当第一累加值的整数部分大于第二累加值的整数部分，则在线缓冲读取结束信号发生时，第二累加值加第二垂直缩放参数作为第二累加值，并输出第二累加值的运算部分，直到第二累加值大于等于第一累加值的整数部分(反之亦然，即当第二累加值的整数部分大于第一累累加值的整数部分，则在线缓冲读取结束信号发生时，第一累加值加第一垂直缩放参数作为第一累加值，并输出第一累加值的运算部分，直到第一累加值大于等于第二累加值的整数部分)；当第二累加值大于等于第一累加值的整数部分，且线缓冲读取结束信号致能时，进行多个步骤包括：抹除线缓冲存储装置所储存的第i-1条扫描线数据；控制线缓冲存储装置接收第i+1条扫描线数据；并产生该垂直有效信号；水平缩放控制单元包括第一水平缩放参数以及第二水平缩放参数，耦接垂直缩放控制单元，接收垂直有效信号，输出线缓冲存储装置地址增加值，其中在每一预设时间，进行多个步骤包括：将第三累加值加第水平缩放参数做作为第三累加值，并输出第三累加值的运算部分；将第四累加值加第二水平缩放参数作为第四累加值，并输出第四累加值的运算部分；根据第三累加值以及第四累加值的整数部分，输出一地址增加值以控制线缓冲存储装置输出数据；当第三累加值的整数部分大于第四累加值的整数部分时，则将第四累加值加第二水平缩放参数作为第四累加值，直到第四累加值大于等于第三累加值的整数部分，其中i为大于1的自然数，反之亦然(即当第四累加值的整数部分大于第三累累加值的整数部分)。

依照本发明的较佳实施例所述的影像缩放电路，上述的第一缩放电路耦接水平缩放控制单元、垂直缩放控制单元以及线缓冲存储装置，用以根据第一累加值的运算部分以及第三累加值的运算部分，对线缓冲存储装置所输出的数据作第一影像缩放内插运算。

依照本发明的较佳实施例所述的影像缩放电路，上述的第二缩放电路耦接水平缩放控制单元、垂直缩放控制单元以及线缓冲存储装置，用以根据第二累加值的运算部分以及第四累加值的运算部分，对线缓冲存储装置所输出的数据作第二影像缩放内插运算。

本发明提出一种影像缩放方法，用以将影像数据，缩放为第一比例影像数据与第二比例影像数据，且共享线缓冲存储装置，此方法包括下列步骤：提供垂直累加值、水平累加值、第一垂直缩放参数、第一水平缩放参数、第二垂直缩放参数、第二水平缩放参数；提供第一累加值、第二累加值，以分别对应第一垂直缩放参数、第二垂直缩放参数；提供第三累加值、第四累加值，以分别对应第一水平缩放参数、第二水平缩放参数；每一水平时间，将水平累加值加一水平默认值(一般而言为1)，作为水平累加值；当水平累加值大于等于第三累加值，将第三累加值加第一水平缩放参数作为第三累加值；当水平累加值等于第三累加值的整数部分：以水平累加值控制线缓冲存储装置输出对应水平累加值的一水平数据；以第三累加值的运算部分对水平数据作第一水平缩放运算；当水平累加值大于等于第四累加值，将第四累加值加第二水平缩放参数作为第四累加值；当水平累加值等于第四累加值的整数部分：以水平累加值控制线缓冲存储装置输出对应水平累加值的水平数据；以第四累加值的运算部分对水平数据作第二水平缩放运算；当水平累加值大于等于水平预定值(一般而言为输入影像的水平宽度)，将垂直累加值累加垂直默认值(一般而言为1)作为垂直累加值，且设定水平累加值、第三累加值以及第四累加值为初始值；当垂直累加值大于等于第一累加值时，将第一累加值加第一垂直缩放参数作为第一累加值；当垂直累加值等于第一累加值的整数部分：控制线缓冲存储装置接收对应垂直累加值的扫描线数据；以第一累加值的运算部分对扫描线数据作第一垂直缩放运算；当垂直累加值大于等于第二累加值时，将第二累加值加第二垂直缩放参数作为第二累加值；当垂直累加值等于第二累加值的整数部分：控制线缓冲存储装置接收对应垂直累加值的扫描线数据；以第二累加值的运算部分对该扫描线数据作第二垂直缩放运算。

本发明因采用多个缩放电路共享同一线缓冲存储装置的结构，因此可以在成本较低的情况下，将一影像缩放成至少两个比例，另外，亦可以减少电路板布局的困难度，进一步减低干扰的发生。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1示出了本发明实施例的影像缩放电路的电路图。

图2示出了图1影像缩放电路的进一步实施电路图。

图3A～图3J示出了根据本发明实施例所实施的放大影像示意图。

图4A～图4F示出了根据本发明实施例所实施的缩小影像示意图。

图5示出了图1影像缩放电路的进一步实施电路图。

图6示出了本发明实施例的影像缩放方法的流程图。

附图符号说明

△：来源像素

□、○：目标像素

101：线缓冲存储装置

102：第一缩放电路

103：第二缩放电路

104：线缓冲控制装置

1011：线缓冲存储器

1012：线缓冲读取控制器

1013：线缓冲写入控制器

1041：垂直缩放控制单元

1042：水平缩放控制单元

VVS：垂直有效讯号

LBRD：线缓冲读取完成信号

LBWE：线缓冲写入致能信号

AA：累加地址值

LBW：线缓冲写入信号

HA：水平累加值

601～620：本发明实施例的步骤

具体实施方式

图1示出了本发明实施例的影像缩放电路的电路图。请参考图1，此电路包括线缓冲存储装置101、第一缩放电路102、第二缩放电路103以及线缓冲控制装置104。第一缩放电路102耦接线缓冲存储装置101，对线缓冲存储装置101所输出的数据作第一影像缩放内插运算。第二缩放电路103耦接线缓冲存储装置101，对线缓冲存储装置101所输出的数据作第二影像缩放内插运算。线缓冲控制装置104耦接线缓冲存储装置101、第一缩放电路102与第二缩放电路103，用以根据第一缩放电路102与第二缩放电路103的运作状态，控制线缓冲存储装置101接收或输出扫描线数据。

图2示出了图1影像缩放电路的进一步实施电路。请参考图2，此实施例进一步将线缓冲控制装置104较详细的实施电路以及线缓冲存储装置101较详细的实施电路绘示在此电路中。其中线缓冲控制装置104包括垂直缩放控制单元1041以及水平缩放控制单元1042，线缓冲存储装置101包括线缓冲存储器1011、线缓冲读取控制器1012以及线缓冲写入控制器1013。

为了方便说明其操作，首先，先举一个将同一画面放大(Scaling up)成为两个不同分辨率的运算作为实施例。图3A～3I示出了根据本发明实施例所实施的缩放影像示意图，并配合图2的电路架构进行说明。请参考图3A～3I，在此示意图中，每一个△代表一个来源像素，每一个□以及○分别代表第一目标像素以及第二目标像素。在此假设来源画面是一个5×5的画面，此实施例将要将此5×5的画面放大为9×9的画面以及17×17的画面。另外在此定义第一水平缩放参数为(5-1)/(9-1)＝0.5、第二水平缩放参数为(5-1)/(17-1)＝0.25、第一垂直缩放参数为(5-1)/(9-1)＝0.5、第二垂直缩放参数为(5-1)/(17-1)＝0.25。并且，在线缓冲控制装置104中的垂直缩放控制单元1041定义第一累加值与第二累加值，水平缩放控制单元1042中定义第三累加值与第四累加值。

在此例以5×5、17×17以及9×9的画面作为例子以便说明实施例，本领域的技术人员应当知道，在一般的应用上通常是以VGA、SVGA、XVGA、SXVGA、WXGA等等VESA标准所定义的各种分辨率，例如要将VGA分辨率(640×480)放大(scaling up)为SXVGA分辨率(1280×1024)，其水平缩放参数便有可能是(640-1)/(1280-1)＝0.4996，垂直缩放参数便有可能是(480-1)/(1024)＝0.4677，因此本发明不以此为限。

在初始时，先将上述第一累加值、第二累加值、第三累加值及第四累加值设为一初始值(例如0)，并预先在线缓冲存储器1011中储存了第1条与第2条扫描线的数据(在本实施例中，第1条与第2条扫描线的数据为图3A中R0与R1△部分)。线缓冲控制装置104中的垂直缩放控制单元1041先接收到线缓冲读取控制器1012所输出的线缓冲读取输入影像数据完成信号LBRD，将垂直累加值加垂直默认值(1)，接下来，将第一累加值(0)加第一垂直缩放参数(0.5)作为第一累加值(0.5)，并输出第一累加值的运算部分(0)给第一缩放电路102，同时，第二累加值(0)加第二垂直缩放参数(0.25)作为第二累加值(0.25)，并送出第二累加值的运算部分(0)给第二缩放电路103，并输出垂直有效讯号VVS。

水平缩放控制单元1042接收到垂直有效信号VVS后，将水平累加值加水平默认值(1)，然后，将第三累加值(0)加第一水平缩放参数(0.5)作为第三累加值(0.5)，重复累加动作直到第三累加值大于等于水平累加值(1)并输出第三累加值的运算部分(0，0.5)，同样的，将第四累加值(0)加第二水平缩放参数(0.25)作为第四累加值(0.25)，重复累加动作直到第四累加值大于等于水平累加值(1)并输出第四累加值的运算部分(0，0.25，0.5，0.75)，之后根据第三累加值以及第四累加值的整数部分(0)，输出水平累加值HA至线缓冲读取控制器1012，线缓冲读取控制器1012将内部设定的一累加地址值AA加上水平累加值HA作为累加地址值AA，并输出累加地址值AA至线缓冲存储器1011使其输出△(R0，C0)像素、△(R0，C1)像素、△(R1，C0)像素、△(R1，C 1)像素。

接下来，第一缩放电路102根据第一累加值的运算部分(0)以及第三累加值的运算部分(0，0.5)，对△(R0，C0)像素、△(R0，C1)像素、△(R1，C0)像素、△(R1，C1)像素作内插运算，得到□(R0，C0)像素与□(R0，C0.5)像素，如图3B，其内插运算例如是将△(R0，C0)像素的值×(1-0.5)+△(R0，C1)像素的值×0.5得到□(R0，C0.5)，其余像素熟知此技术者应当可依此类推。

同样的，第二缩放电路103根据第二累加值的运算部分(0)以及第四累加值的运算部分(0，0.25，0.5，0.75)，对△(R0，C0)像素、△(R0，C1)像素、△(R1，C0)像素、△(R1，C1)像素作内插运算，得到○(R0，C0)像素、○(R0，C0.25)像素、○(R0，C0.5)像素与○(R0，C0.75)像素，如图3C，其内插运算例如是将△(R0，C0)像素的值×(1-0.25)+△(R0，C1)像素的值×0.25得到○(R0，C0.25)像素，同样的，其余像素本领域的技术人员应当可依此类推。

当过了一预设时间后，上述的预设时间足够上述第一与第二缩放电路102与103运算完毕，此预设时间的决定方式例如用一时脉信号决定或在水平缩放控制单元1042内部设置计数器以决定的，也就是重复累加动作直到第三累加值与第四累加值大于等于水平累加值(1)接下来的下一预设时间，水平缩放控制单元1042将第三累加值(0.5)加第一水平缩放参数(0.5)作为新的第三累加值(1)，将第四累加值(0.75)加第一水平缩放参数(0.25)作为新的第四累加值(1)，将水平累加值(1)加水平默认值(1)作为新的水平累加值(2)，接着输出水平累加值HA至线缓冲读取控制器1012，线缓冲读取控制器1012将内部设定的一累加地址值AA加上水平累加值HA作为累加地址值AA，并输出累加地址值AA至线缓冲存储器1011使其输出△(R0，C2)像素、△(R1，C2)像素，同样的，第一缩放电路继续输出□(R0，C1)像素与□(R0，C1.5)像素，第二缩放电路继续输出○(R0，C1)像素、○(R0，C1.25)像素、○(R0，C1.5)像素与○(R0，C1.75)像素，依此类推直到水平缩放控制单元1042因第三累加值与第四累加值整数部分(4)相同为水平预定值(一般为输入影像水平宽度)，如图3D与图3E。

此时线缓冲读取控制器1012累加此水平累加值HA之后得到的累加地址值AA超出了其内定默认值，线缓冲读取控制器1012便输出并致能线缓冲读取结束信号LBRD至垂直缩放控制单元1041，并且将累加地址值AA设为初始值(例如为0)、第三累加值、第四累加值与水平累加值设为初始值(例如为0)。

垂直缩放控制单元1041接收到线缓冲读取结束信号LBRD后，将第一累加值(在此时为0.5)加第一垂直缩放参数(0.5)作为第一累加值(1)，并输出第一累加值的运算部分(0.5)至第一缩放电路102，并将第二累加值(在此时为0.25)加第二垂直缩放参数(0.25)作为第二累加值(0.5)，并输出第二累加值的运算部分(0.25)至第二缩放控制电路103，并输出垂直有效讯号VVS。

水平缩放控制单元1042接收到垂直有效信号VVS后，第三累加值与第四累加值重复上述的累加与送出第一累加值、第二累加值、第三累加值、第四累加值的运算部分给第一缩放电路102及第二缩放电路103使其对输入影像第一条水平数据△(R0，Cn)，n＝0～3与输入影像第二条水平数据△(R1，Cn)，n＝0～3像素作内插运算，绘示于图3F及图3G。

接下来，第一缩放电路102与第二缩放电路103开始作上述运算直到上述累加地址值AA超出了线缓冲读取控制器1012的内定默认值(也就是有一列的像素完成运算时)，垂直缩放控制单元1041所接收到的线缓冲读取结束信号LBRD致动(active)后，垂直缩放控制单元1041开始判断第一累加值(1)的整数部分是否大于第二累加值(0.5)的整数部分。当判断出第一累加值的整数部分(1)大于第二累加值(0.5)的整数部分时，停止累加第一累加值，并且将第二累加值(0.5)加第二垂直缩放参数(0.25)作为第二累加值(0.75)，并输出第二累加值的运算部分(0.5)至第二缩放电路103作上述内插运算。

重复上述累加动作直到第二累加值(1)大于等于第一累加值(1)的整数部分时，此时第一缩放电路102所出的像素维持如图3H的状态，当第二缩放电路103在处理第二累加值的运算部分等于0.75时，同时，线缓冲读取结束信号LBRD产生时，垂直缩放控制单元1041输出并致能线缓冲写入致能信号LBWE。线缓冲写入控制器1013收到线缓冲写入致能信号LBWE，输出并致能线缓冲写入信号LBW。线缓冲存储器1011收到已产生的线缓冲写入信号LBW，抹除该缓冲存储器所储存的第1条扫描线数据△R0并接收第3条扫描线数据△R2，第二缩放电路103所处理出的像素绘示如图3I的状态。

接下来，垂直缩放控制单元1041继续累加第一累加值(累加至1.5)与第二累加值(累加至1.25)，并分别对第一缩放电路102与第二缩放电路103送出其对应的运算部分(0以及0)以对第2条扫描线数据△R1与第3条扫描线数据△R2重复上述内插运算。重复上述动作便可以同时将△画面数据分别放大成○比例的画面数据以及□比例的画面数据。

上述所举的例子是以将原始△画面数据放大成○比例的画面数据以及□比例的画面数据作为实施例，接下来以图4A～4F作为例子，以上述相同的硬件装置，将以将△画面数据缩小成○比例的画面数据以及□比例的画面数据作为实施例。为了方便说明本实施例，以图5的电路说明本实施例。图5的电路基本的架构与图2相同，然而其运作与上述图2稍有差异，以下将以图5与图4A作说明。

请参考图4A，假设来源画面是一个16×16的画面，此实施例将要将此16×16的画面缩小为11×11的画面以及7×7的画面。另外在此定义第一水平缩放参数为(16-1)/(11-1)＝1.5、第二水平缩放参数为(16-1)/(7-1)＝2.5、第一垂直缩放参数为(16-1)/(11-1)＝1.5、第二垂直缩放参数为(16-1)/(7-1)＝2.5。并且，在线缓冲控制装置104中的垂直缩放控制单元1041定义垂直累加值、第一累加值与第二累加值，水平缩放控制单元1042中定义水平累加值、第三累加值与第四累加值。

在初始时，先将上述第一累加值、第二累加值、第三累加值及第四累加值设为一初始值(例如0)，并在线缓冲存储器1011中预先储存了第1条与第2条扫描线的数据(在本实施例中，第1条与第2条扫描线的数据为图4A中R0与R1△部分)。线缓冲控制装置104中的垂直缩放控制单元1041先接收到线缓冲读取输入影像数据完成信号LBRD，送出第一累加值的运算部分(0)与第二累加值的运算部分(0)给第一缩放电路102与第二缩放电路103，并输出垂直有效讯号VVS。

水平缩放控制单元1042接收到垂直有效讯号VVS后，送出第三累加值的运算部分(0)与第四累加值的运算部分(0)给第一缩放电路102与第二缩放电路103，并且送出水平累加值HA给线缓冲读取控制器1012，线缓冲读取控制器根据水平累加值HA控制线缓冲读取存储器输出水平数据△(R0，C0)、△(R0，C1)、△(R1，C0)、△(R1，C1)给第一缩放电路102以及第二缩放电路103。第一缩放电路102根据水平数据△(R0，C0)、△(R0，C1)、△(R1，C0)、△(R1，C1)以及第一、第三累加值的运算部分作内插运算，算出○(R0，C0)；第二缩放电路103根据水平数据△(R0，C0)、△(R0，C1)、△(R1，C0)、△(R1，C1)以及第二、第四累加值的运算部分作内插运算，算出□(R0，C0)。

接下来，水平缩放控制单元1042将水平累加值累加一水平默认值(此实施例为1)作为水平累加值HA(此时水平累加值HA为1)；下一步，水平缩放控制1042判断水平累加值(1)是否大于等于第三累加值(0)以及第四累加值(0)；水平缩放控制1042判断出水平累加值HA(1)大于等于第三累加值(0)以及第四累加值(0)后，便开始将第三累加值(0)加上第一水平缩放参数(1.5)作为第三累加值(1.5)；将第四累加值(0)加上第二水平缩放参数(2.5)作为第四累加值(2.5)；并输出第三、第四累加值的运算部分(分别是0.5、0.5)。

此时，水平缩放控制单元1042判断水平累加值的整数部分是否等于第三累加值或第四累加值的整数部分。当水平缩放控制单元1042判断出水平累加值的整数部分等于第三累加值，此时水平缩放控制单元1042将水平累加值HA输出到线缓冲读取控制器1012，并控制线缓冲读取控制器1012根据水平累加值HA，输出水平数据△(R0，C1)、△(R0，C2)、△(R1，C1)、△(R1，C2)给第一缩放电路102。第一缩放电路102根据水平数据△(R0，C1)、△(R0，C2)、△(R1，C1)、△(R1，C2)以及第一、第三累加值的运算部分(分别是0与0.5)作内插运算，算出○(R0，C1.5)，如图4B所示。

接下来，下一水平时间，水平缩放控制单元1042将水平累加值(此时为1)累加一水平默认值(1)作为水平累加值HA(此时水平累加值HA为2)；下一步，水平缩放控制1042判断水平累加值(2)是否大于等于第三累加值(1.5)以及第四累加值(2.5)；水平缩放控制1042判断出水平累加值HA(2)大于等于第三累加值(1.5)后，便开始将第三累加值(1.5)加上第一水平缩放参数(1.5)作为第三累加值(3)；并输出第三累加值的运算部分(0)。

另外，水平缩放控制单元1042判断水平累加值的整数部分是否等于第三累加值或第四累加值的整数部分。当水平缩放控制单元1042判断出水平累加值(2)等于第四累加值(2.5)的整数部分，此时水平缩放控制单元1042将水平累加值HA输出到线缓冲读取控制器1012，并控制线缓冲读取控制器1012根据水平累加值HA，输出水平数据△(R0，C2)、△(R0，C3)、△(R1，C2)、△(R1，C3)给第二缩放电路103。第二缩放电路103根据水平数据△(R0，C2)、△(R0，C3)、△(R1，C2)、△(R1，C3)以及第二、第四累加值的运算部分(分别是0与0.5)作内插运算，算出□(R0，C2.5)，如图4C所示。

接下来，水平缩放控制单元1042皆作如上所述的动作直到水平累加值HA大于等于一水平预定值(在此实施例，例如为15，一般而言，即输入影像的水平宽度的最后一点)，此时线缓冲读取控制器1012便输出线缓冲读取结束信号LBRD。垂直缩放控制单元1041接收到线缓冲读取结束信号LBRD后，将垂直累加值加上一垂直默认值(例如是1)作为垂直累加值；并将垂直累加值(1)与第一累加值、第二累加值作比对；当比对出第一累加值(0)小于等于垂直累加值(1)，便将第一累加值(0)加上第一垂直缩放参数(1.5)作为第一累加值(1.5)；当比对出第二累加值(0)小于等于垂直累加值(1)，便将第二累加值(0)加上第二垂直缩放参数(2.5)作为第二累加值(2.5)。

下一步，垂直缩放控制单元1041再开始将垂直累加值(1)与第一累加值(1.5)、第二累加值(2.5)的整数部分作比对；当比对出垂直累加值(1)等于第一累加值(1.5)的整数部分时，垂直缩放控制单元1041便将第一累加值的运算部分(0.5)输出至第一缩放电路102，并且输出一线缓冲写入信号LBW；线缓冲写入控制器1013根据线缓冲写入信号LBW，控制线缓冲存储器1011接收扫描线数据R3(预先写入下一输入影像的垂直线条至线缓冲存储中以期有效运作)。最后垂直缩放控制单元1041输出一垂直有效信号VVS以控制水平缩放控制单元1042开始利用水平扫描线R1以及R2，在每一水平时间算出○(R1.5，C0)、○(R1.5，C1.5)～○(R1.5，C15)，如图4D。

同样的，当运算完成时，水平缩放控制单元1042所输出的水平累加值HA便会大于等于一水平预定值(例如为15)时，线缓冲读取控制器1012判断水平累加值HA大于等于水平门坎值时，首先输出线缓冲读取结束信号LBRD，接下来将水平累加值、第三累加值、第四累加值设定为初始值(例如为0)。垂直缩放控制单元1041接收到线缓冲读取结束信号LBRD后，将垂直累加值(1)加上一垂直默认值(1)作为垂直累加值(2)；并将垂直累加值(2)与第一累加值(1.5)、第二累加值(2.5)作比对；当比对出第一累加值的整数部分(1)小于垂直累加值(1)，便将第一累加值(1.5)加上第一垂直缩放参数(1.5)作为第一累加值(3)。

下一步，垂直缩放控制单元1041再开始将垂直累加值(2)与第一累加值(3)、第二累加值(2.5)的整数部分作比对；当比对出垂直累加值(2)等于第二累加值(2.5)的整数部分时，垂直缩放控制单元1041便将第一累加值的运算部分(0.5)输出至第二缩放电路102，并且输出一线缓冲写入信号LBW；线缓冲写入控制器1013根据线缓冲写入信号LBW，控制线缓冲存储器1011接收扫描线数据R4。最后垂直缩放控制单元1041输出一垂直有效信号VVS以控制水平缩放控制单元1042开始利用水平扫描线R2以及R3，在每一水平时间算出□(R2.5，C0)、□(R2.5，C2.5)～□(R2.5，C15)，如图4E。之后，重复上述内插运算，便可以计算出如图4F的结果。

本领域的技术人员应当知道，上述实施例的实施方式亦可以如同上述图4实施例作同一画面的缩小成两个不同比例的缩小运算，亦或者是将同一画面同时作放大运算与缩小运算。且上述的运算根据缩放算法(缩放算法不以内插法为限)的不同，操作上会有些许的不同，然而本发明的精神在于将同一影像缩放为不同的比例，且共享一线缓冲存储装置，因此本发明不以上述实施例为限。另外，本领域的技术人员应当知道，上述的实施例除了可以如上述说明中，先算水平再算垂直之外，若将水平与垂直互相交换，依照本发明的精神，亦可以等效实施的，故本发明不限于此。

图6示出了本发明实施例的影像缩放方法。此方法主要是用以将一影像数据，缩放为第一比例影像数据与第二比例影像数据，且共享线缓冲存储装置。请参考图6，首先，提供垂直累加值、水平累加值、第一垂直缩放参数、第一水平缩放参数、第二垂直缩放参数、第二水平缩放参数(步骤601)。接下来，提供第一累加值、第二累加值、第三累加值、第四累加值以分别对应第一垂直缩放参数、第二垂直缩放参数、第一水平缩放参数、第二水平缩放参数(步骤602)。每一水平时间，将水平累加值加水平默认值，作为水平累加值(步骤603)。

接下来，判断水平累加值是否大于等于第三累加值(步骤604)，当判断出水平累加值大于等于第三累加值时，将第三累加值加第一水平缩放参数作为第三累加值(步骤605)。接着判断水平累加值是否等于第三累加值的整数部分(步骤606)。当判断出水平累加值等于第三累加值的整数部分时，以水平累加值控制该线缓冲存储装置输出对应该水平累加值的一水平数据，并以第三累加值的运算部分对水平数据作第一水平缩放运算(步骤607)。

在另外一个流程中，判断水平累加值是否大于等于第四累加值(步骤608)。当判断出水平累加值大于等于第四累加值，将第四累加值加第二水平缩放参数作为第四累加值(步骤609)。接下来，判断水平累加值是否等于第四累加值的整数部分(步骤610)。当判断出水平累加值等于第四累加值的整数部分时，以水平累加值控制线缓冲存储装置输出对应水平累加值的一水平数据，并且以第四累加值的运算部分对上述水平数据作第二水平缩放运算(步骤611)。

在进行步骤604到步骤607之后，或是进行步骤608到步骤611之后，下一步骤，判断水平累加值是否大于等于水平预定值，也就是门坎值(步骤612)。当判断为是时，将垂直累加值累加垂直默认值作为垂直累加值，且设定水平累加值、第三累加值以及第四累加值为初始值(例如为0)(步骤613)。接下来，判断垂直累加值是否大于等于第一累加值(步骤614)。判断为是时，将第一累加值加第一垂直缩放参数作为第一累加值(步骤615)。接着判断垂直累加值是否等于第一累加值的整数部分(步骤616)。若判断为是，控制线缓冲存储装置接收对应垂直累加值的一扫描线数据并以第一累加值的运算部分对扫描线数据作第一垂直缩放运算(步骤617)。

另一方面，判断垂直累加值是否大于等于第二累加值(步骤618)。判断为是时，将第二累加值加第二垂直缩放参数作为第二累加值(步骤619)。接着判断垂直累加值是否等于第二累加值的整数部分(步骤620)。若判断为是，控制线缓冲存储装置接收对应垂直累加值的一扫描线数据并以第二累加值的运算部分对扫描线数据作第二垂直缩放运算(步骤621)。

在进行步骤613到步骤617之后，或是进行步骤613到步骤621之后，下一步骤，判断垂直累加值是否大于等于垂直预定值，也就是垂直门坎值(一般而言为输入影像垂直高度)(步骤622)。如果判定为是，即完成影像缩放，如果判定为不是，则回到步骤603继续重复上述几个步骤，直到完成影像缩放。

综上所述，本发明因采用多个缩放电路共享同一线缓冲存储装置的结构，以达到将同一画面，缩放成不同比例的影像的目的，因此可以在成本较低的情况下，将一影像缩放成至少两个不同比例，另外，在本发明的实施例中，减少了组件使用量，因此亦减少电路板布局的困难度，进一步减低电磁干扰的发生。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。

Claims (19)

1.一种影像缩放电路，用以将同一影像数据，共享一线缓冲存储装置，缩放为一第一比例影像数据与一第二比例影像数据，此电路包括：

一第一缩放电路，耦接该线缓冲存储装置，对该线缓冲存储装置所输出的数据作一第一影像缩放内插运算；

一第二缩放电路，耦接该线缓冲存储装置，对该线缓冲存储装置所输出的数据作一第二影像缩放内插运算；以及

一线缓冲控制装置，耦接该线缓冲存储装置、该第一缩放电路与该第二缩放电路，用以根据该第一缩放电路与该第二缩放电路的运作状态，控制该线缓冲存储装置接收或输出一扫描线数据。

2.如权利要求1所述的影像缩放电路，其中该线缓冲控制装置包括：

一垂直缩放控制单元，包括一第一垂直缩放参数以及一第二垂直缩放参数，该垂直缩放控制单元接收一线缓冲读取结束信号，输出一垂直有效信号，其中当该线缓冲读取结束信号致能时，进行多个步骤包括：

将一第一累加值加该第一垂直缩放参数作为该第一累加值，并输出该第一累加值的运算部分；

将一第二累加值加该第二垂直缩放参数作为该第二累加值，并输出该第二累加值的运算部分；

当该第一累加值的整数部分大于等于该第二累加值的整数部分，则在该线缓冲读取结束信号产生时，该第二累加值加该第二垂直缩放参数作为该第二累加值，并输出该第二累加值的运算部分，直到该第二累加值大于等于该第一累加值的整数部分；以及

当该第二累加值大于等于该第一累加值的整数部分，且该线缓冲读取结束信号产生时，进行多个步骤包括：

抹除该线缓冲存储装置所储存的第i-1条扫描线数据；

控制该线缓冲存储装置接收第i+1条扫描线数据；

致能该垂直有效信号；以及

一水平缩放控制单元，包括一第一水平缩放参数以及一第二水平缩放参数，耦接该垂直缩放控制单元，接收该垂直有效信号，输出一水平累加值，其中在每一预设时间，进行多个步骤包括：

将一第三累加值加该第一水平缩放参数作为该第三累加值，并输出该第三累加值的运算部分；

将一第四累加值加该第二水平缩放参数作为该第四累加值，并输出该第四累加值的运算部分；

根据该第三累加值以及该第四累加值的整数部分，输出该水平累加值以控制该线缓冲存储装置输出数据；以及

当该第三累加值的整数部分大于该第四累加值的整数部分时，则将该第四累加值加该第二水平缩放参数作为该第四累加值；

其中i为大于1的自然数。

3.如权利要求2所述的影像缩放电路，其中该第一缩放电路，耦接该水平缩放控制单元、垂直缩放控制单元以及该线缓冲存储装置，用以根据该第一累加值的运算部分以及该第三累加值的运算部分，对该线缓冲存储装置所输出的数据作该第一影像缩放内插运算。

4.如权利要求2所述的影像缩放电路，其中该第二缩放电路，耦接该水平缩放控制单元、垂直缩放控制单元以及该线缓冲存储装置，用以根据该第二累加值的运算部分以及该第四累加值的运算部分，对该线缓冲存储装置所输出的数据作该第二影像缩放内插运算。

5.如权利要求2所述的影像缩放电路，其中该线缓冲存储装置包括：

一线缓冲读取控制器，耦接该垂直缩放控制单元，接收该水平累加值，输出该线缓冲读取结束信号以及一累加地址值，用以将该累加地址值加上该水平累加值作为该累加地址值，当该累加地址值大于等于一水平门坎值，致能该线缓冲读取结束信号；

一线缓冲写入控制器，耦接该垂直缩放控制单元，接收该垂直缩放控制单元所输出的一线缓冲写入致能信号，输出一线缓冲写入信号，当该线缓冲写入致能信号致能时，致能该线缓冲写入信号；以及

一线缓冲存储器，耦接该线缓冲读取控制器以及该线缓冲写入控制器，接收该累加地址值以及该线缓冲写入信号，依据该累加地址值输出线缓冲存储器所储存的数据，当该线缓冲写入信号致能时，抹除该线缓冲存储器所储存的第i-1条扫描线数据并接收第i+1条扫描线数据；

其中当该垂直缩放控制单元的该第二累加值大于等于该第一累加值的整数部分，且该线缓冲读取结束信号致能时，该垂直缩放控制单元所输出的该线缓冲写入致能信号致能。

6.如权利要求2所述的影像缩放电路，其中该第一累加值、该第二累加值、该第三累加值及该第四累加值的初始值为0。

7.如权利要求2所述的影像缩放电路，当第一缩放电路为放大运算时，该第一累加值的运算部分以及该第三累加值的运算部分分别为该第一累加值的非整数部分以及该第三累加值的非整数部分，若该第一累加值的非整数部分为0，则该第一累加值的运算部分为0，若该第三累加值的非整数部分为0，则该第三累加值的运算部分为0。

8.如权利要求7所述的影像缩放电路，当第一缩放电路为放大运算时，该第一缩放参数以及该第三缩放参数分别小于1。

9.如权利要求2所述的影像缩放电路，当第二缩放电路为放大运算时，该第二累加值的运算部分以及该第四累加值的运算部分分别为该第二累加值的非整数部分以及该第四累加值的非整数部分，若该第二累加值的非整数部分为0，则该第二累加值的运算部分为0，若该第四累加值的非整数部分为0，则该第四累加值的运算部分为0。

10.如权利要求9所述的影像缩放电路，当第二缩放电路为放大运算时，该第二缩放参数以及该第四缩放参数分别小于1。

11.如权利要求1所述的影像缩放电路，其中该线缓冲控制装置包括：

一垂直缩放控制单元，包括一第一累加值、一第二累加值、一垂直累加值、一第一垂直缩放参数以及一第二垂直缩放参数，该垂直缩放控制单元接收一线缓冲读取结束信号，输出一垂直有效信号以及一线缓冲写入信号，

当该线缓冲读取结束信号产生时，进行多个步骤包括：

将该垂直累加值加一垂直默认值作为该垂直累加值；

输出该线缓冲写入信号以控制该线缓冲存储装置接收一扫描线数据；以及

输出该垂直有效信号；以及

当该垂直累加值大于等于该第一累加值时，将该第一累加值加该第一垂直缩放参数作为该第一累加值；

当该垂直累加值等于该第一累加值的整数部分时，输出该第一累加值的运算部分；

当该垂直累加值大于等于该第二累加值时，将该第二累加值加该第二垂直缩放参数作为该第二累加值；以及

当该垂直累加值等于该第二累加值的整数部分时，输出该第二累加值的运算部分；以及

一水平缩放控制单元，耦接该垂直缩放控制单元，包括一第一水平缩放参数、一第二水平缩放参数、一水平累加值、一第三累加值以及一第四累加值，接收该垂直有效信号，其中在每一水平时间，进行多个步骤包括：

将该水平累加值加一水平默认值作为该水平累加值；

输出该水平累加值以控制该线缓冲存储装置输出与该水平累加值相对应的一水平数据；

当该水平累加值大于等于该第三累加值，将该第三累加值加该第一水平缩放参数作为该第三累加值；

当该水平累加值等于该第三累加值的整数部分，并输出该第三累加值的运算部分；

当该水平累加值大于等于该第四累加值，将该第四累加值加该第二水平缩放参数作为该第四累加值；以及

当该水平累加值等于该第四累加值的整数部分，输出该第四累加值的运算部分。

12.如权利要求11所述的影像缩放电路，其中该线缓冲存储装置包括：

一线缓冲存储器；

一线缓冲读取控制器，耦接该垂直缩放控制单元以及该线缓冲存储器，接收该水平累加值，输出该线缓冲读取结束信号，用以根据该水平累加值控制该线缓冲存储器输出该水平累加值所对应的，当该水平累加值大于等于一水平门坎值，致能该线缓冲读取结束信号；以及

一线缓冲写入控制器，耦接该垂直缩放控制单元，接收该垂直缩放控制单元所输出的该垂直累加值，用以根据该垂直累加值控制该线缓冲存储器接收该扫描线数据。

13.如权利要求11所述的影像缩放电路，其中当该水平累加值大于等于一水平结束值，水平缩放控制单元输出一水平结束控制信号控制该垂直缩放控制单元，使垂直缩放控制单元控制该线缓冲存储装置接收该扫描线数据。

14.如权利要求11所述的影像缩放电路，其中该第一、该第二、该第三、该第四累加值的运算部分分别为上述该第一、该第二、该第三、该第四累加值的非整数部分。

15.一种影像缩放方法，用以将一影像数据，缩放为一第一比例影像数据与一第二比例影像数据，且共享一线缓冲存储装置，此方法包括：

提供一垂直累加值、一水平累加值、一第一垂直缩放参数、一第一水平缩放参数、一第二垂直缩放参数、一第二水平缩放参数；

提供一第一累加值、一第二累加值，以分别对应该第一垂直缩放参数、第二垂直缩放参数；

提供一第三累加值、一第四累加值，以分别对应该第一水平缩放参数、第二水平缩放参数；

每一水平时间，将该水平累加值加一水平默认值，作为该水平累加值；

当该水平累加值大于等于该第三累加值，将该第三累加值加该第一水平缩放参数作为该第三累加值；

当该水平累加值等于该第三累加值的整数部分：

以该水平累加值控制该线缓冲存储装置输出对应该水平累加值的一水平数据；以及

以该第三累加值的运算部分对该水平数据作第一水平缩放运算；以及

当该水平累加值大于等于该第四累加值，将该第四累加值加该第二水平缩放参数作为该第四累加值；

当该水平累加值等于该第四累加值的整数部分：

以该水平累加值控制该线缓冲存储装置输出对应该水平累加值的一水平数据；以及

以该第四累加值的运算部分对该水平数据作第二水平缩放运算；以及

当该水平累加值大于等于一水平门坎值，将该垂直累加值累加一垂直默认值作为该垂直累加值，且设定该水平累加值、该第三累加值以及该第四累加值为一初始值；以及

当该垂直累加值大于等于该第一累加值时，将该第一累加值加该第一垂直缩放参数作为该第一累加值；

当该垂直累加值等于该第一累加值的整数部分：

控制该线缓冲存储装置接收对应垂直累加值的一扫描线数据；以及

以该第一累加值的运算部分对该扫描线数据作第一垂直缩放运算；以及

当该垂直累加值大于等于该第二累加值时，将该第二累加值加该第二垂直缩放参数作为该第二累加值；以及

当该垂直累加值等于该第二累加值的整数部分：

控制该线缓冲存储装置接收对应垂直累加值的该扫描线数据；以及

以该第二累加值的运算部分对该扫描线数据作第二垂直缩放运算。

16.如权利要求15所述的影像缩放方法，其中该第一累加值、该第二累加值、该第三累加值及该第四累加值的初始值为0。

17.如权利要求15所述的影像缩放方法，其中该第一、该第二、该第三、该第四累加值的运算部分分别为上述该第一、该第二、该第三、该第四累加值的非整数部分。

18.如权利要求15所述的影像缩放方法，当第一水平缩放运算为放大运算时，该第一水平缩放参数小于1，当第一水平缩放运算为缩小运算时，该第一水平缩放参数大于1。

19.如权利要求15所述的影像缩放方法，当第一垂直缩放运算为放大运算时，该第一垂直缩放参数小于1，当第一垂直缩放运算为缩小运算时，该第一垂直缩放参数大于1。

Images