CN100580649C - 盘控制装置以及数据传输控制方法 - Google Patents

盘控制装置以及数据传输控制方法 Download PDF

Info

Publication number
CN100580649C
CN100580649C CN200710104898A CN200710104898A CN100580649C CN 100580649 C CN100580649 C CN 100580649C CN 200710104898 A CN200710104898 A CN 200710104898A CN 200710104898 A CN200710104898 A CN 200710104898A CN 100580649 C CN100580649 C CN 100580649C
Authority
CN
China
Prior art keywords
transmission
data
control unit
packet
disk control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710104898A
Other languages
English (en)
Other versions
CN101154203A (zh
Inventor
细谷睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN101154203A publication Critical patent/CN101154203A/zh
Application granted granted Critical
Publication of CN100580649C publication Critical patent/CN100580649C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供一种对盘控制装置内的存储器间数据传输进行数据保护的机构。一种对主计算机和盘驱动器之间的数据传输进行控制的盘控制装置，其具备：具有通道存储器的通道部、以及具有高速缓冲存储器的高速缓存部，在所述通道存储器和所述高速缓冲存储器之间通过数据包传输数据，具备在传输所述数据包时通过验证所述传输数据包的包头信息的一致性来决定是否允许该传输的控制部。

Description

盘控制装置以及数据传输控制方法
技术领域
本发明涉及一种对主计算机和盘驱动装置之间的数据传输进行控制的盘控制装置。
背景技术
近年来，存储器合并导致的TCO的削减以及数据的战略性应用等大规模存储的重要性正不断提高。随着合并的发展，在存储装置中需要更高的可扩展性，如端口数量的增加、容量的增大、性能和功能的提高等。
另一方面，降低市售存储器硬件价格的要求非常强烈。存储器的容量单价以每年20％的速度下降，为了实现该趋势，需要降低包括存储装置的结构体系在内的整个系统的成本。
作为同时实现存储装置的高可扩展性和低成本的一个解决方法，提出了集群(cluster)连接多个盘控制装置的集群型盘控制装置。在集群型盘控制装置中，可以通过连接多个盘控制装置来显著提高可扩展性。此外，通过准备满足用户所需数量的盘控制装置，可以除去无用的硬件资源，并可以降低成本。因此，通过使用集群型盘控制装置可以在提高可扩展性的同时降低成本。
关于上述背景技术(集群型盘控制装置)，例如在专利文献1中进行了记述。
在集群型盘控制装置这样的大规模系统中，同时执行由多个用户要求的多个工作。这些工作通过部分地共用或者独占系统内的硬件资源来进行必要的处理。特别是作为典型硬件资源的存储器，在空间·时间上被分割来进行管理，将分割而得的区域分配给需要的处理。因此，重点是如何管理存储器资源，以便不与其他工作发生干扰，即如何保护存储器区域。
为了保护在存储器中存储的数据，正广泛采用页表虚拟存储方法。在页表虚拟存储方法中，对每个逻辑存储器地址空间定义物理存储器地址空间和访问(access)属性(可否访问、可否READ、可否WRITE等)，即使多个工作共用相同的逻辑地址空间，物理硬件资源也不会重叠。而且，通过对每个地址空间设定访问限制来排除不恰当的访问。
在页表方式中，对每个处理器(工作)设置页表来变换地址。通常，大多设置用于高速变换地址的高速缓存机构(例如TLB)。关于以页表方式进行的存储器保护的一个例子，在专利文献2中进行了记述。
【专利文献1】特开2005-228245号公报
【专利文献2】特开2003-242030号公报
发明内容
基于集群方式的大规模盘控制装置具备高速缓存部、通道部以及处理器部等多个结构。在各个结构中分别具备高速缓冲存储器、通道存储器以及处理器存储器，为了执行基本的IO处理，需要在这些多个存储器之间传输数据。例如，在处理器控制通道部时，在处理器存储器和通道存储器之间传输数据。此外，在从通道部将数据取入高速缓存部时，从通道存储器向高速缓冲存储器传输数据。
现有的页表方式规定特定的工作(执行特定工作的处理器)是否可以访问特定的区域，但不提供针对在多个存储器区域之间的数据传输来保护存储器的机构。即，在现有的方法中，由于在盘控制装置中的多个存储器之间进行数据传输，因此无法保护在存储器中存储的数据。
此外，在集群方式的大规模盘控制装置中，为了提高整个系统的可用性，需要提高盘控制装置集群之间的独立性。即，在跨越集群之间的存储器间数据传输中，特别需要切实地保护存储器中存储的数据，来防止某个集群的故障影响到其他的集群。
关于这一点，现有技术也不提供在集群之间传输数据时，对存储器进行保护的特殊机构，无法对集群方式的盘控制装置的存储器中存储的数据进行保护。
本发明的目的在于，改善上述现有技术的缺点，对盘控制装置集群内以及盘控制装置集群间的存储器之间的数据传输提供存储器保护机构，提高盘控制装置的可靠性。
本发明的一个具有代表性的例子如下所示。即，对主计算机和盘驱动器之间的数据传输进行控制的盘控制装置，其特征在于，具备：具有通道存储器的通道部、具有高速缓冲存储器的高速缓存部、以及控制部，在所述通道存储器和所述高速缓冲存储器之间通过数据包传输数据，在传输所述数据包时，所述控制部对所述传输的数据包的包头(header)信息的一致性进行验证，来决定是否允许该传输。
根据本发明的盘控制装置，在盘控制装置内部传输数据包时，验证数据包包头信息的一致性，仅传输被确认了一致性的数据包，由此可以防止不恰当的传输。
附图说明
图1是表示第一实施方式的盘控制装置的结构的方框图。
图2表示第一实施方式的盘控制装置的内部网络地址空间。
图3表示在第一实施方式的盘控制装置中使用的内部网络数据包的结构。
图4是表示第一实施方式的盘控制装置的存储器间数据传输的顺序图。
图5是表示第一实施方式的盘控制装置的存储器间数据传输的顺序图。
图6是表示第一实施方式的访问控制机构的结构的方框图。
图7表示第一实施方式的盘控制装置的传输制约条件的定义例。
图8是表示第一实施方式的访问控制机构的动作的流程图。
图9是表示第二实施方式的盘控制装置的结构的方框图。
图10是表示第二实施方式的盘控制装置的存储器间数据传输的顺序图。
图11是表示第二实施方式的盘控制装置的存储器间数据传输的顺序图。
图12是表示第三实施方式的盘控制装置的概略结构的方框图。
图13是表示第三实施方式的盘控制装置的详细结构的方框图。
图14是第三实施方式的集群内数据传输处理的顺序图。
图15是第三实施方式的集群间数据传输处理的顺序图。
图16A表示第四实施方式的分割而得的存储器区域。
图16B表示第四实施方式的分割而得的存储器区域。
图16C表示第四实施方式的分割而得的存储器区域。
图17A表示第四实施方式的分割而得的存储器区域。
图17B表示第四实施方式的分割而得的存储器区域。
图17C表示第四实施方式的分割而得的存储器区域。
符号说明
10、11盘控制装置集群；20盘驱动器；30主计算机；100、101前端部(FE PK)；110、111集线器(LR)；115、116DMA控制器；120通道存储器(HM)；130、131协议控制芯片(PCV)；140主计算机连接端口；150访问控制机构；200后端部(BE PK)；210集线器(LR)；220通道存储器(HM)；230协议控制芯片(PCV)；240盘驱动器连接端口；250访问控制机构；300、301处理器部(MP PK)；310、311存储器控制器(MC)；315、316DMA控制器；320处理器存储器(LM)；330、331微处理器(MP)；350访问控制机构；400、401高速缓存部(CM PK)；410、411高速缓冲存储器控制器(CMC)；420高速缓冲存储器(CM)；450访问控制机构；500、501开关部(SW PK)；510、511开关(SW)；540集群间连接端口；550、551开关访问控制机构；700地址解码电路(ADDRESS DECODE)；710地址区域表(REGION TABLE)；720命令解码电路(CMD DECODE)；730一致性检查电路(CONSISTENCY CHECK)
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
(第一实施方式)
图1表示第一实施方式的盘控制装置(一个集群)的结构。
盘控制装置集群10具备：具有主计算机连接端口140的前端部(FE PK)100、具有盘驱动器连接端口240的后端部(BE PK)200、处理器部(MP PK)300、高速缓存部(CM PK)400以及开关部(SW PK)500。
前端部100具备：控制通道协议的协议控制芯片(PCV)130、对协议控制芯片130所使用的数据等进行存储的通道存储器(HM)120、用于与其他组件通信的集线器(LR)110、以及对来自通道存储器120的数据传输进行控制的DMA控制器(DMAC)115。例如图12所示，前端部100与主计算机30连接。
后端部200具备：控制通道协议的协议控制芯片(PCV)230、对协议控制芯片230所使用的数据等进行存储的通道存储器(HM)220、用于与其他组件通信的集线器(LR)210、以及对来自通道存储器220的数据传输进行控制的DMA控制器(DMAC)215。例如图12所示，后端部200与盘驱动器20连接。
处理器部300具备：处理器(MP)330、对处理器330所使用的数据等进行存储的处理器存储器(LM)320、用于与其他组件通信的存储器控制器(MC)310、以及对来自处理器存储器320的数据传输进行控制的DMA控制器(DMAC)315。高速缓存部400具备：高速缓冲存储器(CM)420以及用于与其他组件通信的存储器控制器(CMC)410。
开关部500具备连接前端部100、后端部200、处理器部300以及高速缓存部400的开关(SW)510。此外，开关510具备用于连接其他集群的集群间连接端口540。而且，开关510具备对存储器间数据传输进行保护的开关访问控制机构550。
在盘控制装置集群10内，连接前端部100、后端部200、处理器部300以及高速缓存部400的内部网络由开关510构成。通过内部网络，这些结构以及各部所具备的存储器经由开关510相连。为了在内部网络中唯一地确定存储器空间，将各部的存储器地址空间映射到内部网络地址空间中。图2表示被映射后的存储器地址。对多个通道存储器120、处理器存储器320、高速缓冲存储器420分配了内部网络的唯一的地址。因此，通过指定内部网络的地址，可以在其对象所属的集群内，包含其他构成部分地唯一指定存储器区域。
图3表示在第一实施方式的内部网络的传输中使用的数据包的结构。
数据包600包含包头(header)601和载荷(payload)602。包头601包含命令610、传输源地址611、第一传输目的地地址612、第二传输目的地地址613、数据长614、数据包顺序管理信息615以及包头检查码616。在载荷中包含数据620、数据检查码621。
在盘控制装置的IO处理动作中，使用上述内部网络数据包，在通道存储器120、处理器存储器320以及高速缓冲存储器420之间传输数据。例如，在把来自主计算机的WRITE数据暂时存储(缓冲)到前端部100的通道存储器120之后，传输给高速缓冲存储器420。并且在恰当的定时，在将数据从高速缓冲存储器420传输到后端部200的通道存储器220后，将传输的数据写入盘驱动器20中。此外，为了对前端部100以及后端部200的通道进行控制，处理器330在通道存储器120、220和处理器存储器320之间传输数据。
在本实施方式的盘控制装置中，在这些存储器之间传输数据时，使用内部网络数据包的命令610、传输源地址611以及传输目的地地址612、613来检查是否可以执行该数据传输。仅在允许数据传输时执行传输，当不允许时，作为错误而中断传输。
接下来，参照图4以及图5，对通过第一实施方式的开关访问控制机构550进行的存储器间数据传输保护的动作进行说明。
图4是在第一实施方式中从通道存储器(HM)向两个高速缓冲存储器(CM1、CM2)进行存储器间数据传输时的、通过开关510进行的数据传输保护的顺序图。
当处理器(MP)330对前端部100启动DMA传输时(1401)，从通道存储器(HM)120经由开关(SW)510对两个高速缓冲存储器(CM1、CM2)420传输数据包(1402)。此外，虽然省略了图示，但在DMA传输启动(1401)之前，在处理器存储器320上生成DMA传输所需的DMA传输用参数，并将生成的参数从处理器存储器320传输给通道存储器120(参照图14的1201、1202)。
在对高速缓冲存储器420传输数据包时，在开关510中对数据包的包头601进行分析，取得传输命令、传输源存储器地址以及传输目的地存储器地址。而且，根据得到的传输源存储器地址以及传输目的地存储器地址，取得传输源存储器地址的区域属性以及传输目的地存储器地址的区域属性。在图4所示的例子中，传输命令是高速缓存双重WRITE。
而且，开关访问控制机构550判定传输命令、传输源地址以及传输目的地地址是否为正确的组合，来决定是否执行传输1404、1405(1403)。即，判定传输源地址是否包含在允许基于高速缓存双重WRITE命令的数据传输的区域中，以及判定传输目的地地址是否包含在允许基于高速缓存双重WRITE命令的数据传输的区域中。
此外应该注意，在该传输处理中，对应该通过开关510传输的数据进行了复制。因此，仅由开关510执行一次访问检查即可。
图5是在第一实施方式中从高速缓冲存储器(CM1)向另一个高速缓冲存储器(CM2)进行存储器间数据传输时的、通过开关510进行的数据传输保护的顺序图。
当处理器(MP)330对前端部100启动DMA传输时(1601)，通过对高速缓存部400传输复制命令，来执行用于开始数据传输的控制(1602、1603)。此外，虽然省略了图示，但在DMA传输启动(1401)之前，在处理器存储器320上生成DMA传输所需的DMA传输用参数，并将生成的参数从处理器存储器320传输给通道存储器120(参照图14的1201、1202)。
当高速缓冲存储器(CM1)接收到复制命令时，在CM1和CM2之间经由开关(SW)510开始存储器间数据传输(1604)。此时，在位于存储器传输路径上的开关510中，与上述相同地对数据包包头601进行分析，取得传输命令(高速缓存间COPY)、传输源存储器地址(CM1)的区域属性、以及传输目的地存储器地址(CM2)的区域属性。而且，开关访问控制机构550判定传输命令、传输源地址以及传输目的地地址是否为正确的组合，来决定是否执行传输1606(1605)。即，判定传输源地址是否包含在允许基于高速缓存间COPY命令的数据传输的区域中，以及判定传输目的地地址是否包含在允许基于高速缓存间COPY命令的数据传输的区域中。
图6表示第一实施方式的开关访问控制机构550的结构。
开关访问控制机构550具备：对地址进行分析的地址解码电路700(ADDRESS DECODE)、保存存储器地址和区域属性的关系的地址区域表710(REGION TABLE)、对命令进行分析的命令解码电路720(CMD DECODE)以及验证命令及地址的一致性的一致性检查电路730(CONSISTENCYCHECK)。
地址解码电路700对传输源地址611、第一传输目的地地址612以及第二传输目的地地址613进行分析，通过参照地址区域表710来确定这些地址所属的区域，并确定各区域的属性(REGION#)。一致性检查电路730对已确定的区域的属性之间的一致性进行验证，输出地址的一致性的结果。例如，当所述传输源的区域的属性与所述传输目的地的区域的属性一致时，判定两者匹配，允许数据传输。
此外，命令解码电路720对传输命令610进行分析。一致性检查电路730对由地址解码电路700确定的各区域的属性与命令的一致性进行验证，输出命令的一致性的结果。
此外，可以将一致性检查电路730分成命令一致性检查电路和地址一致性检查电路来构成。此时，命令一致性检查电路检查命令与地址的一致性，地址一致性检查电路检查传输源地址与传输目的地地址的一致性。如此，可以分散处理一致性检查处理，可以使处理高速化。
此外，在本实施方式中，开关访问控制机构550由硬件来实现，但也可以由处理器执行的软件来实现。
图7表示第一实施方式的传输制约条件的定义例。该传输制约条件保存在一致性检查电路730中，但只要可以由一致性检查电路730参照，就不对其保存场所进行限定。
在图7所示的传输制约条件的定义例中，在集群内的从通道存储器向处理器存储器的数据传输中，仅允许控制区域间的数据传输。此外，在集群内的从高速缓冲存储器向高速缓冲存储器的传输中，仅允许数据区域间的数据传输。如此，通过设置传输制约条件，可以防止非法的传输来保护存储在存储器中的数据，并且可以提高盘控制装置的可靠性。
此外，在图7中还表示了集群间传输的传输制约条件，集群间的传输制约条件将在后面的第三实施方式中进行记述。
图8是第一实施方式的开关访问控制机构550的动作的流程图。
开关访问控制机构550通过命令解码电路720对传输命令进行解码，并通过地址解码电路700对传输源地址以及传输目的地地址进行解码。然后，确定由传输源地址以及传输目的地地址指定的各区域的属性(810)。之后，由一致性检查电路730判定传输源区域的属性和传输目的地区域的属性是否一致(820)。在两个区域的属性不一致的情况下作为错误。
另一方面，在两个区域的属性一致时，由一致性检查电路730判定是集群内传输还是集群间传输(850)。根据命令是集群内传输命令还是集群间传输命令来进行该判定。
结果，如果是集群内传输，则判定是否满足集群内传输制约条件(830)。在不满足集群内传输制约条件的情况下作为错误，在满足集群内传输制约条件的情况下允许数据传输。另一方面，如果是集群间传输，则判定是否满足集群间传输制约条件(840)。在不满足集群间传输制约条件的情况下作为错误，在满足集群间传输制约条件的情况下允许数据传输。
如上所述，根据第一实施方式的盘控制装置，通过访问控制机构，在经由内部网络传输数据包时，对数据包包头信息的一致性进行验证，仅传输验证了一致性的数据包，由此可以防止不恰当的传输，可以提高盘控制装置的可靠性。特别是通过在开关510中设置开关访问控制机构550，可以在开关部对数据包包头信息的一致性进行验证。即，因为只通过开关部执行访问控制，所以可以集中地对存储器间数据传输进行验证，可以降低盘控制装置的成本。
此外，根据第一实施方式的盘控制装置，根据数据包的传输源地址以及传输目的地地址来确定数据包的传输源区域的属性以及传输目的地区域的属性。而且，根据数据包传输命令和传输目的地以及传输源区域的属性来决定是否允许传输，由此可以仅通过传输的数据包中包含的信息来判定是否可以传输数据包。
并且，根据第一实施方式的盘控制装置，可以根据传输源的区域属性、传输目的地的区域属性与数据包传输命令之间的关系，对规定了是否允许传输的传输制约条件进行保存。并且，通过参照传输制约条件，并且仅执行被允许的传输，可以实现更加优良的存储器保护机构。
(第二实施方式)
图9表示第二实施方式的盘控制装置(一个集群)的结构。
在图9所示的第二实施方式的盘控制装置集群10中，高速缓冲存储器控制器410具备高速缓冲存储器访问控制机构450。同样地，集线器110以及210分别具备通道存储器访问控制机构150以及250，处理器存储器控制器310具备处理器存储器访问控制机构350。
接下来，参照图10以及图11对通过第二实施方式的高速缓冲存储器访问控制机构450进行的存储器间数据传输保护的动作进行说明。
图10是在第二实施方式中从通道存储器(HM)向两个高速缓冲存储器(CM1、CM2)进行存储器间数据传输时的、通过高速缓冲存储器访问控制机构450进行的数据传输保护的顺序图。
当处理器(MP)330对前端部100启动DMA传输时(1501)，从通道存储器(HM)120经由开关(SW)510对两个高速缓冲存储器(CM1、CM2)传输数据包(1502)。此外，虽然省略了图示，但在DMA传输启动(1501)之前，在处理器存储器320上生成DMA传输所需的DMA传输用参数，并将生成的参数从处理器存储器320传输给通道存储器120(参照图14的1201、1202)。
在对高速缓冲存储器420传输数据包时，在各高速缓冲存储器中对数据包的包头601进行分析，取得传输命令、传输源存储器地址以及传输目的地存储器地址(CM1或CM2)。而且，根据得到的传输源存储器地址以及传输目的地存储器地址，取得传输源存储器地址的区域属性以及传输目的地存储器地址的区域属性。在图10所示的例子中，传输命令是高速缓存双重WRITE。
而且，CM1的高速缓冲存储器访问控制机构450判定传输命令、传输源地址以及传输目的地地址是否为正确的组合，来决定是否执行传输1503(1504)。即，判定传输源地址是否包含在允许基于高速缓存双重WRITE命令的数据传输的区域中，以及判定传输目的地地址是否包含在允许基于高速缓存双重WRITE命令的数据传输的区域中。
结果，当判断为允许传输时，存储器控制器410把从开关510传输的数据(1503)写入高速缓冲存储器420中。另一方面，当判断为不允许传输时，不将从开关510传输的数据(1503)写入高速缓冲存储器420中，而将其丢弃。
同样地，CM2的高速缓冲存储器访问控制机构450判定传输命令、传输源地址以及传输目的地地址是否为正确的组合，来决定是否执行传输1505(1506)。
结果，当判断为允许传输时，存储器控制器410把从开关510传输的数据(1505)写入高速缓冲存储器420中。另一方面，当判断为不允许传输时，不将从开关510传输的数据(1505)写入高速缓冲存储器420中，而将其丢弃。
此外，在由一方的高速缓冲存储器访问控制机构450判断为不允许传输时，可以不写入高速缓冲存储器(CM1)420以及高速缓冲存储器(CM2)420中，而将其丢弃。即，在由双方的高速缓冲存储器访问控制机构450允许传输时，对高速缓冲存储器(CM1)420以及高速缓冲存储器(CM2)420执行双重WRITE。
图11是在第二实施方式中从高速缓冲存储器(CM1)向另一个高速缓冲存储器(CM2)进行存储器间数据传输时的、通过高速缓冲存储器访问控制机构450进行的数据传输保护的顺序图。
当处理器(MP)330对前端部100启动DMA传输时(1701)，通过对高速缓存部400传输复制命令，来执行用于开始数据传输的控制(1702、1703)。此外，虽然省略了图示，但在DMA传输启动(1701)之前，在处理器存储器320上生成DMA传输所需的DMA传输用参数，并将生成的参数从处理器存储器320传输给通道存储器120(参照图14的1201、1202)。
当高速缓冲存储器(CM1)接收到复制命令时，在CM1和CM2之间经由开关(SW)510开始存储器间数据传输(1703)。此时，在传输目的地高速缓冲存储器(CM2)的高速缓冲存储器访问控制机构450中，与上述相同地对数据包包头601进行分析，取得传输命令(高速缓存间COPY)、传输源存储器地址(CM1)的区域属性、以及传输目的地存储器地址(CM2)的区域属性。而且，开关访问控制机构550判定传输命令、传输源地址以及传输目的地地址是否为正确的组合，来决定是否执行传输1660(1704、1705)。即，判定传输源地址是否包含在允许基于高速缓存间COPY命令的数据传输的区域中，以及判定传输目的地地址是否包含在允许基于高速缓存间COPY命令的数据传输的区域中。
结果，当判断为允许传输时，存储器控制器410把从开关510传输的数据(1705)写入高速缓冲存储器420中。另一方面，当判断为不允许传输时，不将从开关510传输的数据(1705)写入高速缓冲存储器420中，而将其丢弃。
如上所述，根据第二实施方式的盘控制装置，可以在存储器间数据传输中保护存储器。此外，设置有传输目的地存储器的存储器访问控制机构(例如高速缓冲存储器控制器410的高速缓冲存储器访问控制机构450)。由此，在通道部、高速缓存部以及处理器部的某一个中，通过验证数据包包头信息的一致性，可以分散地保护存储器间的数据传输。特别是通过写入数据的存储器的存储器访问控制机构来检查是否允许进行传输，所以可以在写入存储器之前进行检查，可以实现更高的可靠性。
此外，在第二实施方式的盘控制装置中，在传输目的地的存储器所具备的存储器访问控制机构中验证数据传输的一致性，但也可以在传输源的存储器所具备的存储器访问控制机构中验证数据传输的一致性。此时，可以在进行需要较高可靠性的数据传输时，在传输目的地的存储器访问控制机构中验证数据传输的一致性，在进行通常可靠性便已足够的数据传输时，在传输源的存储器访问控制机构中验证数据传输的一致性。
此外，还可以混合采用所述第一实施方式和第二实施方式。即，开关部500具备开关访问控制机构550，高速缓存部400具备高速缓冲存储器访问控制机构450，前端部100具备通道存储器访问控制机构150，后端部200具备通道存储器访问控制机构250，处理器部300具备处理器存储器访问控制机构350。此外，各存储器访问控制机构可以是一个或者多个。
而且，还可以由开关访问控制机构550以及数据传输目的地的存储器的存储器访问控制机构双方来检查是否允许传输。
此外，还可以按照命令的种类以及/或者数据的传输目的地，由开关访问控制机构550以及数据传输目的地的存储器的存储器访问控制机构的某一个来检查是否允许传输。例如，在向高速缓存部传输数据时，由高速缓冲存储器访问控制机构450来检查是否允许传输，在向其他部分传输数据时，由开关访问控制机构550检查是否允许传输。
(第三实施方式)
图12表示第三实施方式的包含多个集群的盘控制装置的结构。
盘控制装置集群10具备：与主计算机(HOST)30连接的前端部(FE PK)100、与盘驱动器装置20连接的后端部(BE PK)200、处理器部(MP PK)300、高速缓存部(CM PK)400以及开关部(SW PK)500。盘控制装置集群10、11之间通过各自的开关部500相连。开关部500具备开关访问控制机构550。
如图13所示，第三实施方式的盘控制装置在存储器之间(从通道存储器121、122到高速缓冲存储器321、322等)设有用于传输数据的DMA控制器115、116、315、316。
在第三实施方式的盘控制装置中，开关访问控制机构550检查是否可以在存储器之间传输数据。仅在允许数据传输时执行传输，在不允许时作为错误而中断传输。因此，即使在集群之间传输数据时，也可以对存储器中存储的数据进行保护。
图14是第三实施方式的使用了DMA的集群内数据传输处理的顺序图。
为了启动通道存储器用DMA控制器115，需要向该DMA控制器115通知DMA参数。因此，处理器330在处理器存储器320上生成DMA传输用参数，来启动处理器存储器用DMA控制器315(1201)。而且，处理器存储器用DMA控制器315经由开关510将处理器存储器320中存储的DMA传输用参数传输给通道存储器120(1202)。
之后，处理器330启动通道存储器用DMA控制器115(1204)。而且，通道存储器用DMA控制器115使用已传输的DMA参数列表，将通道存储器120中存储的数据经由开关510传输给高速缓冲存储器420(1205)。
因此，执行从处理器存储器320向通道存储器120的参数传输(1202)、从通道存储器120向高速缓冲存储器420的数据传输(1205)这两个DMA传输。无论在哪个数据传输中，都通过开关510的开关访问控制机构550来验证该数据传输的有效性(1203、1206)，因此可以在数据传输时对存储器中存储的数据进行保护。
图15是第三实施方式的使用了DMA的集群间数据传输处理的顺序图。图15表示从集群1的高速缓冲存储器(CM1)421向集群2的处理器存储器(LM2)323传输了数据时的动作流程。此外，集群间的数据传输仅允许READ模式。
首先，为了启动数据的DMA传输，集群1的处理器(MP1)330请求集群2的处理器(MP2)331执行从集群1的高速缓冲存储器(CM1)421的READ传输。因此，处理器330在处理器存储器321上生成控制信息，启动处理器存储器用DMA控制器315(1301)。然后，处理器存储器用DMA控制器315将处理器存储器(LM1)321中存储的控制信息经由开关(SW1)510以及开关(SW2)511传输给处理器存储器(LM2)323(1302、1303、1304)。而且，处理器(MP1)330通过处理器间通知，请求处理器(MP2)331对传输的控制信息进行处理。
因此，处理器(MP2)331启动处理器存储器用DMA控制器316(1306)。然后，处理器存储器用DMA控制器316将存储在处理器存储器(LM2)323中的控制信息中所包含的DMA传输用参数传输给通道存储器120(1307)。
之后，处理器(MP2)331启动通道存储器用DMA控制器116(1308)。然后，通道存储器用DMA控制器116使用已传输的DMA参数列表，对集群1的高速缓冲存储器(CM1)421发送READ命令(1309)，并将集群1的高速缓冲存储器421中存储的数据经由开关(SW1)510以及开关(SW2)511传输给处理器存储器323(1310)。
无论在哪个数据传输中，都通过开关510、511的开关访问控制机构550、551来验证该数据传输的有效性(1311、1312、1313)，因此可以在数据传输时对存储器中存储的数据进行保护。
从作为数据传输目的地的集群2看来，因为是自身集群的DMA控制器取得其他集群的数据的处理，所以称为READ模式。通过READ模式在集群间传输数据，由此不在其他集群的存储器区域中写入数据。因此，可以不向其他集群的存储器写入数据而保护在存储器中存储的数据。
接下来，对第三实施方式的数据传输制约条件进行说明。
图7中还表示了集群间传输的传输制约条件。在该定义例中，关于集群间传输，仅允许处理器存储器间的传输、从高速缓冲存储器向通道存储器的传输、以及从高速缓冲存储器向处理器存储器的数据传输。而且，关于来自高速缓冲存储器的数据传输，仅允许READ模式。
如上所述，根据第三实施方式的盘控制装置，开关访问控制机构550验证是否可以执行集群间数据传输，仅对确认了一致性的数据包进行传输，所以可以防止不恰当的传输。由此，可以保护集群间数据传输和存储器间数据传输时的数据，保护存储在存储器中的数据，并且可以提高盘控制装置的可靠性。
此外，根据第三实施方式的盘控制装置，在盘控制装置集群之间的数据包传输中，仅在属于传输目的地集群的DMA控制器启动了传输时，允许执行该传输，由此不在其他集群的存储器区域中写入数据。因此，可以保护在其他集群的存储中存储的数据，可以提高模块间的独立性，并可以提高集群结构的盘控制装置的可靠性。
(第四实施方式)
接下来，使用所述图13来说明本发明第四实施方式。
在图13所示的盘控制装置中，集群1的通道存储器120被分割为通道存储器数据区域121和通道存储器控制区域122。此外，集群1的处理器存储器320被分割为处理器存储器数据区域321和处理器存储器控制区域322。此外，集群1的高速缓冲存储器420被分割为高速缓冲存储器数据区域421和高速缓冲存储器控制区域422。同样地，集群2的通道存储器被分割为通道存储器数据区域123和通道存储器控制区域124。此外，集群2的处理器存储器被分割为处理器存储器数据区域323和处理器存储器控制区域324。此外，集群2的高速缓冲存储器被分割为高速缓冲存储器数据区域423和高速缓冲存储器控制区域424。
图16A～C表示进一步细分后的存储器区域。
如图16A所示，通道存储器被分割为数据区域和控制区域，而且针对每个连接端口，将分割而得的各个区域又进行了分割。此外，作为全部连接端口可以共用的区域而设置了共用区域。
同样地，如图16B所示，处理器存储器被分割为数据区域和控制区域，而且针对负责处理的每个处理器，将分割而得的各个区域又进行了分割。此外，作为此处理器部所具备的全部处理器可以共用的区域而设置了处理器部共用区域。
同样地，如图16C所示，高速缓冲存储器被分割为数据区域和控制区域。
对这些区域分配了在全部模块的全部存储器区域中不重复的唯一内部网络地址空间。因此，可以通过识别内部网络地址来确定包含该地址的区域。由此，访问控制机构可以对存储器间数据传输的有效性进行验证，来保护在存储器中存储的数据，并且可以提高盘控制装置的可靠性。
图17A～C表示进一步细分后的存储器区域的变形例。
如图17A所示，通道存储器被分割为数据区域和控制区域，而且针对每个连接端口以及负责处理的每个处理器，将分割而得的各个区域又进行了分割。此外，作为全部连接端口可以共用的区域而设置了组件共用区域，并且还针对负责处理的每个处理器将组件共用区域进行了分割。
如图17B所示，处理器存储器被分割为数据区域和控制区域，而且针对负责处理的每个处理器以及每个连接端口，将分割而得的各个区域又进行了分割。此外，作为此处理器部中具备的全部处理器可以共用的区域而设置了处理器部共用区域，并且还针对每个连接端口，将处理器部共用区域进行了分割。
如图17C所示，高速缓冲存储器被分割为数据区域和控制区域，而且针对负责处理的每个处理器，将分割而得的各个区域又进行了分割。
如上所述，根据第四实施方式的盘控制装置，分配了在全部构成部分的全部存储器区域中不重复的唯一的内部网络地址。因此，可以通过如此细分存储器区域来更加详细地确定包含内部网络地址的区域的属性。因此，访问控制机构更加详细地确定存储器区域的属性，由此可以更加切实地保护在存储器中存储的数据，并且可以提高盘控制装置的可靠性。
特别地，通过将存储器区域分割为存储来自主计算机的数据的数据区域、和存储用于控制盘控制装置内的动作的数据的控制区域，可以更加切实地保护用户数据使其不受到故障的影响。
而且，通过根据与主计算机的连接端口、以及对该数据包传输进行控制的处理器来分割所述数据区域和所述控制区域，可以更加切实地保护用户数据。

Claims (17)

1.一种盘控制装置，对主计算机和盘驱动器之间的数据传输进行控制，其特征在于，
具备：具有通道存储器的通道部、和具有高速缓冲存储器的高速缓存部，
在所述通道存储器和所述高速缓冲存储器之间通过数据包传输数据，
具备在传输所述数据包时，通过对所述传输的数据包的包头信息的一致性进行验证，来决定是否允许该传输的控制部，
所述控制部根据所述数据包的传输源地址以及传输目的地地址，来确定所述数据包的传输源的存储器区域的属性、以及所述传输目的地的存储器区域的属性，
所述控制部根据所述数据包的传输命令和所述已确定的区域的属性，来决定是否允许该传输。
2.根据权利要求1所述的盘控制装置，其特征在于，
所述盘控制装置还具有将所述通道部以及所述高速缓存部连接来形成内部网络的开关部，
所述开关部经由所述内部网络，在所述通道存储器与所述高速缓冲存储器之间传输数据包，
所述开关部具备所述控制部，由此在传输所述数据包时，对所述传输的数据包的包头信息的一致性进行验证。
3.根据权利要求1所述的盘控制装置，其特征在于，
所述通道部以及所述高速缓存部的至少一个具备所述控制部，由此在传输所述数据包时，对所述传输的数据包的包头信息的一致性进行验证。
4.根据权利要求1所述的盘控制装置，其特征在于，
所述盘控制装置还具备与其他盘控制装置连接的开关部，
所述开关部在与所述其他盘控制装置之间传输所述数据包，
所述开关部具有所述控制部，由此在所述盘控制装置之间传输所述数据包时，对所述传输的数据包的包头信息的一致性进行验证。
5.根据权利要求4所述的盘控制装置，其特征在于，
所述盘控制装置还具备具有处理器存储器的处理器部，
所述通道部以及所述处理器部的至少一个具备启动所述数据包传输的DMA控制器，
在所述盘控制装置之间传输数据包时，所述控制部，在通过所述传输目的地盘控制装置所具备的DMA控制器启动传输时允许该传输，在通过所述传输源盘控制装置所具备的DMA控制器启动传输时不允许该传输。
6.根据权利要求1所述的盘控制装置，其特征在于，
所述盘控制装置还具备具有处理器存储器的处理器部，
所述通道部以及所述处理器部的至少一个具备用于启动所述数据包传输的DMA控制器。
7.根据权利要求1所述的盘控制装置，其特征在于，
所述各个存储器的存储区域被分割为：存储从所述主计算机发送的数据的数据区域、和存储用于控制所述盘控制装置内的操作的数据的控制区域，
在传输所述数据包时，所述控制部根据所述传输的数据包的包头信息，对所述传输源的存储器区域和所述传输目的地的存储器区域的一致性进行验证。
8.根据权利要求7所述的盘控制装置，其特征在于，
所述盘控制装置还具备控制所述数据的传输的处理器，
所述数据区域以及所述控制区域被进一步分割为：由与所述主计算机的连接端口所使用的区域、以及由控制该数据包的传输的处理器所使用的区域，
在传输所述数据包时，所述控制部根据所述传输的数据包的包头信息，对所述传输源的存储器区域和所述传输目的地的存储器区域的一致性进行验证。
9.根据权利要求1所述的盘控制装置，其特征在于，
在所述传输源的区域的属性与所述传输目的地的区域的属性一致的情况下，所述控制部允许所述传输。
10.根据权利要求1所述的盘控制装置，其特征在于，
所述盘控制装置保持传输条件，所述传输条件根据所述传输源的区域的属性、所述传输目的地的区域的属性、以及所述数据包传输的传输命令之间的关系，决定是否允许传输，
所述控制部参照所述传输条件，在由所述参照的传输条件允许的情况下允许传输。
11.一种对主计算机与盘驱动器之间的数据传输进行控制的盘控制装置中的数据传输控制方法，其特征在于，
所述盘控制装置具备：具有通道存储器的通道部、和具有高速缓冲存储器的高速缓存部，
所述数据传输控制方法，在所述通道存储器和所述高速缓冲存储器之间通过数据包传输数据时，通过对所述传输的数据包的包头信息的一致性进行验证，并根据所述数据包的传输源地址以及传输目的地地址，来确定所述数据包的传输源的存储器区域的属性以及所述传输目的地的存储器区域的属性，及根据所述数据包的传输命令和所述已确定的区域的属性，来决定是否允许该传输，
当决定允许所述传输时，传输数据包。
12.根据权利要求11所述的数据传输控制方法，其特征在于，
所述盘控制装置还与其他盘控制装置连接，
所述数据传输控制方法，在所述盘控制装置之间传输数据包时，对所述传输的数据包的包头信息的一致性进行验证。
13.根据权利要求12所述的数据传输控制方法，其特征在于，
所述盘控制装置还具备处理器部，所述通道部以及所述处理器部的至少一个具备启动所述数据包传输的DMA控制器，
所述数据传输控制方法，在所述盘控制装置之间传输数据包时，在通过所述传输目的地盘控制装置所具备的DMA控制器启动传输时允许该传输，在通过所述传输源盘控制装置所具备的DMA控制器启动传输时不允许该传输。
14.根据权利要求11所述的数据传输控制方法，其特征在于，
所述各个存储器的存储区域被分割为：存储从所述主计算机发送的数据的数据区域、和存储用于控制所述盘控制装置内的操作的数据的控制区域，
所述数据传输控制方法，在传输所述数据包时，根据所述传输的数据包的包头信息，对所述传输源的存储器区域和所述传输目的地的存储器区域的一致性进行验证。
15.根据权利要求14所述的数据传输控制方法，其特征在于，
所述盘控制装置还具备控制所述数据的传输的处理器，
所述数据区域以及所述控制区域被进一步分割为：由与所述主计算机的连接端口所使用的区域、以及由控制该数据包的传输的处理器所使用的区域，
所述数据传输控制方法，在传输所述数据包时，根据所述传输的数据包的包头信息，对所述传输源的存储器区域和所述传输目的地的存储器区域的一致性进行验证。
16.根据权利要求11所述的数据传输控制方法，其特征在于，
在所述传输源的区域的属性与所述传输目的地的区域的属性一致的情况下，允许所述传输。
17.根据权利要求11所述的数据传输控制方法，其特征在于，
所述盘控制装置保持传输条件，所述传输条件根据所述传输源的区域的属性、所述传输目的地的区域的属性、以及所述数据包传输的传输命令之间的关系，决定是否允许传输，
所述数据传输控制方法参照所述传输条件，在由所述参照的传输条件允许的情况下允许传输。
CN200710104898A 2006-09-26 2007-05-24 盘控制装置以及数据传输控制方法 Expired - Fee Related CN100580649C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006260494 2006-09-26
JP2006260494A JP4362502B2 (ja) 2006-09-26 2006-09-26 ディスク制御装置及びデータ転送制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009102580212A Division CN101739371B (zh) 2006-09-26 2007-05-24 存储系统以及盘控制装置

Publications (2)

Publication Number Publication Date
CN101154203A CN101154203A (zh) 2008-04-02
CN100580649C true CN100580649C (zh) 2010-01-13

Family

ID=38823573

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200710104898A Expired - Fee Related CN100580649C (zh) 2006-09-26 2007-05-24 盘控制装置以及数据传输控制方法
CN2009102580212A Expired - Fee Related CN101739371B (zh) 2006-09-26 2007-05-24 存储系统以及盘控制装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102580212A Expired - Fee Related CN101739371B (zh) 2006-09-26 2007-05-24 存储系统以及盘控制装置

Country Status (4)

Country Link
US (2) US7640365B2 (zh)
EP (1) EP1909167A3 (zh)
JP (1) JP4362502B2 (zh)
CN (2) CN100580649C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266238B2 (en) * 2006-12-27 2012-09-11 Intel Corporation Memory mapped network access
CN101627605A (zh) * 2007-03-09 2010-01-13 奥蒂斯电梯公司 在计算机系统中用于执行数据传输的方法及相应的设备
JP5267166B2 (ja) * 2009-01-30 2013-08-21 ソニー株式会社 インターフェース装置、演算処理装置、インターフェース生成装置、および回路生成装置
WO2011052002A1 (en) * 2009-10-27 2011-05-05 Hitachi, Ltd. Storage system mounted with plurality of processors
US8793628B1 (en) * 2013-03-11 2014-07-29 Cadence Design Systems, Inc. Method and apparatus of maintaining coherency in the memory subsystem of an electronic system modeled in dual abstractions
US10956084B2 (en) * 2018-05-04 2021-03-23 International Business Machines Corporation Drive utilization in multi-tiered systems with read-intensive flash
CN117850705B (zh) * 2024-02-22 2024-05-07 北京壁仞科技开发有限公司 人工智能芯片及其数据同步方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668971A (en) * 1992-12-01 1997-09-16 Compaq Computer Corporation Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
US5841769A (en) * 1994-12-16 1998-11-24 Nec Corporation Data message routing system for mobile or fixed terminals within a network
US7657727B2 (en) * 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem
US6901468B1 (en) * 2000-09-27 2005-05-31 Emc Corporation Data storage system having separate data transfer section and message network having bus arbitration
JP2003084919A (ja) * 2001-09-06 2003-03-20 Hitachi Ltd ディスクアレイ装置の制御方法およびディスクアレイ装置
JP2003242030A (ja) 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法
JP2004013367A (ja) * 2002-06-05 2004-01-15 Hitachi Ltd データ記憶サブシステム
JP4107083B2 (ja) 2002-12-27 2008-06-25 株式会社日立製作所 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム
US7127568B2 (en) * 2003-01-23 2006-10-24 Hitachi, Ltd. Throttling in storage systems
JP4405277B2 (ja) 2004-02-16 2010-01-27 株式会社日立製作所 ディスク制御装置
JP2005250551A (ja) 2004-03-01 2005-09-15 Nec Corp ディスクアレイ装置、転送データ制御方法
JP4340616B2 (ja) * 2004-10-04 2009-10-07 富士通株式会社 ディスクアレイ装置

Also Published As

Publication number Publication date
JP2008083788A (ja) 2008-04-10
JP4362502B2 (ja) 2009-11-11
CN101739371B (zh) 2012-08-29
US20080126603A1 (en) 2008-05-29
CN101739371A (zh) 2010-06-16
EP1909167A3 (en) 2010-06-09
EP1909167A2 (en) 2008-04-09
US7640365B2 (en) 2009-12-29
CN101154203A (zh) 2008-04-02
US20100082916A1 (en) 2010-04-01
US8069272B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
US11269518B2 (en) Single-step configuration of storage and network devices in a virtualized cluster of storage resources
CN100580649C (zh) 盘控制装置以及数据传输控制方法
US8543762B2 (en) Computer system for controlling allocation of physical links and method thereof
US7937542B2 (en) Storage controller and storage control method for accessing storage devices in sub-block units
CN100428185C (zh) 存储服务器的自底向上高速缓存结构
US8589723B2 (en) Method and apparatus to provide a high availability solid state drive
CN101630270B (zh) 数据处理系统和方法
CN1770110B (zh) 对I/O完成进行无锁InfiniBand轮询的方法和系统
US8751716B2 (en) Adaptive data throttling for storage controllers
US7426588B2 (en) Storage apparatus
CN101430651B (zh) 一种异构多核体系中外设的访问方法
CN101452373B (zh) 输入输出处理器
JP2010049502A (ja) ストレージサブシステム、及びこれを有するストレージシステム
CN104731635A (zh) 一种虚拟机访问控制方法,及虚拟机访问控制系统
CN100464290C (zh) 缓存管理系统
CN106302061A (zh) 一种基于FlexRay总线的通信方法、装置及系统
US7089378B2 (en) Shared receive queues
JP4936088B2 (ja) ディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法
CN110134638B (zh) 一种双处理器数据交换方法
KR101499668B1 (ko) 가상 실행 환경에서 네트워크 프레임을 전달하기 위한 장치 및 방법
JP3684902B2 (ja) ディスクアレイ制御装置
JPH11149455A (ja) メモリディスク共有方法及びその実施装置
KR20050004157A (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
EP2189893A1 (en) Data storage system and method of operation
Ang et al. StarT-Voyager: Hardware Engineering Specification (Version 4.0)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

CF01 Termination of patent right due to non-payment of annual fee