CN100576566C - 半导体器件及其制造方法以及接触刻蚀停止层 - Google Patents

Abstract

本发明公开了一种半导体器件及其制造方法以及接触刻蚀停止层，该器件包括衬底、在所述衬底上形成的至少一个栅极和源/漏区，以及由多层结构组成的接触刻蚀停止层，该接触刻蚀停止层包括在所述衬底和所述栅极、源/漏区上形成的第一接触刻蚀停止层；在所述第一接触刻蚀停止层上形成的隔离层；在所述隔离层上形成的第二接触刻蚀停止层。本发明的半导体器件，可以有效降低器件制作过程中等离子体对器件的损伤，并进一步增大在器件沟道中的应力，更有效地提高载流子的迁移率，改善器件的电性能。本发明器件的制造方法，简单可行，操作方便，无需增加额外的工艺步骤，对生产周期影响不大。

Description

半导体器件及其制造方法以及接触刻蚀停止层

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法以及接触刻蚀停止层。

背景技术

随着集成电路的制造向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，器件尺寸越来越小，操作速度越来越快，改善电路中器件的驱动电流变得越来越重要。电路的驱动电流与器件的栅极长度、栅极电容以及载流子的迁移率等多个参数密切相关，缩短栅极长度、增加栅极电容或提高载流子的迁移率都可以有效地改善器件的驱动电流。其中，在不改变栅极结构的情况下，常利用应力工程向器件的沟道施加一定的应力，以提高沟道内的载流子的迁移率，改善器件的驱动电流。进入65nm工艺技术节点，由于传统的提高器件驱动电流的方法受到了诸多限制，通过应力工程改善器件的驱动电流已经成为半导体产业的实际上的工业标准。

所谓应力工程是指，在器件形成过程中，在器件表面生长能引入应力的材料层，可以达到改善器件特性的目的。现已证实，沿沟道方向的压应力(compressive strain)可以提高空穴的迁移率，可用于提高PMOS器件的性能；而沿沟道方向的张应力(tensile strain)可以提高电子的迁移率，可用于提高NMOS器件的性能。为了对沟道内的载流子迁移率有明显的改进，该引入应力的材料层应该形成于接近沟道的表面，通常可以利用在器件上形成具有应力的接触刻蚀停止层(CESL，Contact Etch Stop Layer)来实现。

图1为现有的具有引入应力的接触刻蚀停止层的器件结构示意图，如图1所示，在硅衬底101上形成了一器件结构，该器件具有一多晶硅栅极104，该栅极下方为垫氧化硅层103(Pad Oxide)，在栅极侧壁上形成了栅极侧壁层105，其可形成对多晶硅栅极的良好保护；此外，在各器件的栅极两侧，以栅极结构和侧壁层为掩膜，在衬底上以离子注入的方式在栅极之间形成了源/漏极掺杂区107和108。在本层器件形成后，为了实现其与上层器件间的隔离，需要在其上生长接触刻蚀停止层110和层间介质层(图中未示出)。此时，为了增强该器件的载流子迁移率，提高器件电性能，可以将与器件相连接的接触刻蚀停止层110生长为具有一定应力的应力层，该层所具有的应力种类和大小可通过调节其沉积时的工艺条件而实现。通常，对于PMOS器件，会沉积一层具有压应力的接触刻蚀停止层，以提高空穴的迁移率；对于NMOS器件，则会沉积一层具有张应力的接触刻蚀停止层，以提高电子的迁移率，最终达到改善器件电性能的目的。其中，在一定范围内，该接触刻蚀停止层能够引入的应力大小会随着其层厚度的增大而增大。

但是，上述现有的具有应力的CESL的制作中存在两个方面的问题，一是，该层用于引入应力的CESL通常是由等离子体增强化学气相沉积(PECVD，Plasma enhanced chemical vapor deposition)方法形成，在其沉积形成过程中会产生大量的等离子体，而由于该CESL层很接近器件，其形成过程中产生的等离子体会对器件造成损伤，严重时，将导致器件可靠性较差，并使得栅极漏电流明显增大；二是，当该层CESL厚度达到一定程度后(通常为100nm以后)，该层所引入的应力大小不会再随其厚度的增大而有明显的变化，而是趋于饱和。可见，现有的单层CESL制作方法会对器件造成等离子体损伤，且其能够引入的应力有限，因此，现有的具有应力的单层CESL对器件电性能的改进也是有限的。

申请号为200310121332.7的中国专利申请公开了一种引入应力的结构，该结构是利用栅极的侧壁层(spacer)对沟道引入应力，但该应力结构同样存在着上述引入应力大小有限的问题。其中，因为栅极侧壁层的厚度直接涉及到器件的尺寸，其厚度不能随便更改，利用层厚调整应力大小本身已不可行，另外，其生长该侧壁层的方法采用的是高密度等离子化学气相沉积(HDP，High density plasma chemical vapor deposition)方法，同样存在等离子体对器件造成损伤的问题。

发明内容

本发明提供一种半导体器件及其制造方法，该器件中应用的接触刻蚀停止层，可以减小或避免等离子体对器件的损伤，并改善现有的接触刻蚀停止层在器件沟道内引入的应力有限的问题。

本发明提供的一种半导体器件，包括：衬底、在所述衬底上形成的至少一个栅极和源/漏区；其中，还包括：在所述衬底和所述栅极、源/漏区上形成的第一接触刻蚀停止层；在所述第一接触刻蚀停止层上形成的隔离层；在所述隔离层上形成的第二接触刻蚀停止层。

其中，所述隔离层为未掺杂的硅层，且所述隔离层的厚度在30到之间。

其中，当所述源/漏区为N型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层为具有张应力的氮化硅层或氮氧化硅层；当所述源/漏区为P型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力的氮化硅层或氮氧化硅层。

其中，所述第一接触刻蚀停止层和第二接触刻蚀停止层的厚度分别在10至50nm之间。

本发明具有相同或相应技术特征的一种器件的制造方法，包括步骤：

提供一衬底，且在所述衬底上至少包含一个栅极和源/漏区；

在所述衬底上形成第一接触刻蚀停止层；

在所述第一刻蚀停止层上形成一隔离层；

在所述隔离层上形成第二接触刻蚀停止层。

其中，所述隔离层为未掺杂的硅层，且所述隔离层的厚度在30到

之间。

其中，当所述源/漏区为N型时，形成的第一接触刻蚀停止层和第二接触刻蚀停止层具有张应力，当所述源/漏区为P型时，形成的第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力。

其中，所述第一接触刻蚀停止层和第二接触刻蚀停止层为氮化硅层或氮氧化硅层，且所述第一接触刻蚀停止层和第二接触刻蚀停止层是由PECVD或HDP方法形成，形成的厚度在10至50nm之间。

本发明具有相同或相应技术特征的一种接触刻蚀停止层，包括第一接触刻蚀停止层，在所述第一接触刻蚀停止层上形成的隔离层，和在所述隔离层上形成的第二接触刻蚀停止层。

其中，所述隔离层为未掺杂的硅层，且所述隔离层的厚度在30到

之间。

其中，当应用于NMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层为具有张应力的氮化硅层或氮氧化硅层，当应用于PMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力的氮化硅层或氮氧化硅层，且所述第一接触刻蚀停止层和第二接触刻蚀停止层的厚度分别在10至50nm之间。

与现有技术相比，本发明具有以下优点：

本发明的半导体器件，在所应用的接触刻蚀停止层中间增加了一层隔离层，在进行接触停止层刻蚀之前，该隔离层具有一定的导电性，并能吸收等离子体产生的高能光子可以有效降低生产过程中等离子体对器件的伤害。避免了因等离子体对器件的损伤而导致的器件性能下降的问题。

本发明的半导体器件，在应用的接触刻蚀停止层中间加入了一隔离层，将该接触刻蚀停止层分为了第一接触刻蚀停止层和第二接触刻蚀停止层，增多了引入应力的结构的层数，避免了层厚度到达一定程度后出现的引入应力趋于饱和的问题，可以进一步增大所能引入的应力，更有效地提高载流子的迁移率，改善器件的电性能。

本发明的器件制造方法，具有简单可行，操作方便的优点，仅对形成接触刻蚀停止层时的沉积程序进行了调整，无需增加额外的工艺步骤，对生产周期影响不大。

本发明的接触刻蚀停止层，中间加入的隔离层不仅可以减小该接触刻蚀停止层在形成过程中造成的对器件的等离子体损伤，而且因其层数的增多还可以更有效地向器件引入应力，提高其对器件性能的改善度。

附图说明

图1为现有的具有引入应力的接触刻蚀停止层的器件结构示意图；

图2为本发明的具有引入应力的接触刻蚀停止层的器件结构示意图；

图3为加入隔离层前后器件栅极漏电流的统计结果示意图；

图4为说明接触刻蚀停止层的层数、总厚度与引入应力大小的对应关系的示意图；

图5为本发明的半导体器件制作方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明的处理方法可被广泛地应用到许多应用中，并且可利用许多适当的材料制作，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。

现有的半导体器件中，在形成器件后，需要生长可引入应力的接触刻蚀停止层(CESL)和层间介质层，这两层通常是利用等离子体方式(PECVD或HDP)沉积形成，其生长过程中产生的大量等离子体易对器件造成等离子损伤，导致器件性能下降，如漏电流增大。另外，虽然应力会随CESL层厚度的增大而增大，但当其厚度达到一定程度后，其所引入的应力也会趋于饱和。因此，现有的单层接触刻蚀停止层制作过程中不可避免地会因产生的等离子体而损伤器件，且其能引入器件的应力是有限的。

本发明提出的半导体器件，采用了具有多层结构的接触刻蚀停止层，缓解了上述问题。图2为本发明的具有引入应力的接触刻蚀停止层的器件结构示意图，如图2所示，本发明的半导体器件，包括衬底101，在该衬底上形成了至少一个栅极104和源/漏区(107和108)，以及在衬底和栅极、源/漏区上形成的一具有应力的第一接触刻蚀停止层(110)，接着，本发明还在该第一接触刻蚀停止层上形成了一隔离层201，该隔离层具有的导电性和高能光子吸收性不仅可以避免在整个接触刻蚀停止层生长过程中产生的等离子体对器件的损伤，还可以有效防止在层间介质层的生长过程中引入的等离子体对器件的损伤。在接触刻蚀停止层形成后，还需要进行层间介质层的生长，为了得到较好的生长效果，该层间介质层通常是采用HDP的方法沉积形成，其生长过程中也会产生大量的等离子体，如果没有隔离层，这些等离子体也将对器件造成损伤。形成该隔离层201后，为进一步提高所能引入的应力，接着又在其上形成了具有应力的第二接触刻蚀停止层202。

图3为加入隔离层前后器件栅极漏电流的统计结果示意图，其中所用的隔离层为未掺杂的硅层。如图3所示，图中的横坐标表示的是栅极漏电流的对数，其值越小表明栅极漏电流越小；图中的纵坐标表示的是统计几率，即器件测试中某一漏电流出现的几率。图中的301为未加入硅层的器件的栅极漏电流的统计结果，302为加入硅层后的器件栅极漏电流的统计结果，可以看出，在未加入硅层时，器件的栅极漏电情况比较严重，有较多器件的栅极漏电流较大，且栅极漏电流的分布也较分散，表明器件性能的均匀性较差；而在加入硅层后，器件的栅极漏电情况明显好转，绝大部分器件的栅极漏电流都很小，且均匀性也很好。可见，加入硅层可以有效改善器件的栅极漏电性能。原因在于，等离子体给器件带来的损伤主要由两个方面造成：一方面是由于等离子体工艺中产生的带电电荷造成的电荷损伤，另一方面是等离子体工艺中产生的高能光子对器件的损伤。对于前者，因为加入的硅层可以作为一临时导电层，令等离子体产生的电荷在其上流动，结果电荷在衬底上的分布会均匀一致，减小了电荷对器件的损伤。对于后者，因为硅材料的带隙宽度为1.1eV，而等离子体产生的高能光子的波长范围在250nm到750nm之间，即高能光子的能量在4.96到1.65eV之间，这就意味着高能光子在经过硅材料时会被其吸收，从而避免了高能光子对器件的损伤。可见，该隔离层--硅层的存在可以有效地避免等离子体工艺对器件造成的损伤，因而加入该硅层后，器件的栅极漏电情况可以得到明显的改善。

图4为说明接触刻蚀停止层的层数、总厚度与引入应力大小的对应关系的示意图，本图中所采用的应力材料为氮化硅材料。如图4所示，401为在XX方向的层数、总厚度与引入的应力的关系图，402为在YY方向的层数、总厚度与引入的应力的关系图。其中，横坐标代表的是层厚度，纵坐标代表的是应力大小，且每一方向上都分别给出了一层、三层和五层，三种层数的曲线。可以看到，无论在XX还是YY方向，产生的应力与总层厚的变化关系都是相似的：同一层数时，应力随总厚度的增大而增大，但会趋于饱和；不同层数时，在总厚度相同的情况下，增加生长的层数可以明显提高所能引入的应力。这是因为应力的产生主要是由各层的界面引起，当一层生长完后，该层表面的应力被释放，其晶格常数已发生了变化，此时，在该释放了应力的层上再生长新的一层材料时，二者在界面处的晶格常数会不相同，为对抗这一两层间晶格常数的不匹配会产生新的应力。因为最终表现出的应力是多层材料产生的应力的总和，所以生长多层氮化硅材料所能产生的应力远远大于单层氮化硅材料所能产生的应力。

本发明的第一实施例就是一种生长了具有张应力的多层接触刻蚀停止层的增强型NMOS器件。对于增强型NMOS器件，其衬底为P型，源/漏掺杂区为N型，因其工作时，在栅极下方的源、漏极之间形成的沟道流动的是与源/漏掺杂区同型的电子，该器件称为N沟道器件或NMOS器件。为提高该类器件沟道内的电子的迁移率，需要在其上生长具有张应力的CESL，本实施例中，该CESL由三层组成，与器件相连接的第一接触刻蚀停止层，位于中间的隔离层，以及位于隔离层之上的第二接触刻蚀停止层。本实施例中，第一、第二接触刻蚀停止层是氮化硅层，隔离层选用了未掺杂的硅层。

本实施例中，第一接触刻蚀停止层和第二接触刻蚀停止层的厚度可以分别设置在10至50nm之间，如20nm、30nm或40nm等。由图4可以看到，在这一厚度范围内的应力、厚度比是最高的，是较优的取值范围。此外，本实施例中的硅层的厚度不需要太厚，以避免增加后面选择性去除接触刻蚀停止层的难度，其最优值可以设置在30到

之间，如为或

等。

本实施例中所用的可引入应力的第一、第二接触刻蚀停止层为氮化硅层，在本发明的其他实施例中，其还可以分别由具有一定应力的氮氧化硅或氧化硅材料形成，只要对其的沉积条件进行调节，使其具有器件所需要的应力即可。

本实施例中所用的隔离层为未掺杂的硅层，在本发明的其他实施例中，该隔离层还可以采用其他材料，只要该材料既可以作为一临时的导电通道，又可以吸收等离子体产生的高能光子应落入本发明的保护范围。

本实施例中的器件为NMOS器件，要求所用的接触刻蚀停止层材料具有张应力，在本发明的其他实施例中，也可以将接触刻蚀停止层应用于PMOS器件中，只是此时要将对应的接触刻蚀停止层的材料制作成为具有压应力的材料。利用工艺条件的调整实现应力的改变是本领域的普通技术人员所熟知的方法，在此不再赘述。

本发明的半导体器件的制作方法，与现有的器件制作方法基本一致，只是对形成接触刻蚀停止层时的沉积工艺进行了调整，实现起来简单方便，对生产周期的影响不大。

本发明的第二实施例详细介绍了本发明的半导体器件的制作方法，图5为本发明的半导体器件制作方法的流程图，如图5所示，在制作接触刻蚀停止层之前，器件制作的方法与过程与传统技术相同，当器件制作到在衬底表面形成了栅极、源/漏区后(S501)，进入接触刻蚀停止层的制作。

先在该衬底上形成第一接触刻蚀停止层(S502)，本实施例中该层是利用PECVD方法沉积而成的氮氧化硅层，对于NMOS器件，对该层的沉积条件进行调整，令其对器件沟道形成张应力，以提高沟道内电子的迁移率。该层厚度的最优值可以设置在10到50nm之间。

形成第一接触刻蚀停止层后，在其上接着形成一隔离层(S503)，本实施例中，该隔离层是利用PECVD方法，在同一腔室中在位(in situ)形成的多晶硅层。其工艺实现上非常简单，只需在沉积完第一接触刻蚀停止层后，对通入腔室的反应气体、工艺条件进行调整，即可实现该多晶硅层的在位沉积。本实施例中，该多晶硅层的厚度可以设置在30到

之间，如为

或

等。

形成隔离层后，在该层上再形成一第二接触刻蚀停止层(S504)，本实施例中，该层采用了氮化硅材料，其也可以在同一腔室中利用PECVD方法沉积形成，同样，对于NMOS器件，要将其调整为具有张应力的薄层。本实施例中，该层的厚度最优值可以设置在10到50nm之间。

接着，可以进行层间介质层的生长(S505)，该层的生长通常是利用PECVD或HDP方法，但因本发明中增加了一层可避免等离子体损伤的隔离层，在生长层间介质层时产生的等离子体已不能再损伤器件。本步以后所进行的器件制作步骤与现有技术基本相同，为本领域的普通技术人员所熟知，在此不再赘述。

本实施例中，接触刻蚀停止层的三层结构均是利用PECVD方法形成，只需对沉积程序进行调整，输入不同的反应气体即可在同一反应腔室中实现，操作非常简单，对生产周期基本没有影响，也不增加工艺的复杂度。在本发明的其他实施例中，为达到更好的效果，也可以采用其他方法形成该三层结构，如用HDP方法。另外，这三层结构也可以分别用不同的方式形成，如第一接触刻蚀停止层采用HDP方法形成，隔离层采用PECVD方法形成，第二接触刻蚀停止层又采用HDP方法形成。

本实施例中，针对NMOS器件生长了上述具有张应力的多层结构的接触刻蚀停止层，在本发明的其他实施例中，也可以在PMOS器件中生长具有压应力的多层结构的接触刻蚀停止层。

本实施例中，第一接触刻蚀停止层采用的是氮氧化硅层，第二接触刻蚀停止层采用的是氮化硅层，在本发明的其他实施例中，这两层还可以采用其他材料，如第一接触刻蚀停止层采用氧化硅层，第二接触刻蚀停止层采用氮化硅层等。

本发明的半导体器件中用于引入较大的应力，同时又可避免等离子损伤器件的接触刻蚀停止层，有三层结构，包括一第一接触刻蚀停止层，在该第一接触刻蚀停止层上形成的一隔离层和在所述隔离层上形成的一第二接触刻蚀停止层。其中，第一接触刻蚀停止层和第二接触刻蚀停止层可分别由氮化硅层或氮氧化硅层形成，且第一接触刻蚀停止层和第二接触刻蚀停止层的厚度分别在10至50nm之间，隔离层的厚度在30到

之间。

当该接触刻蚀停止层应用于NMOS器件时，将其制作成为具有张应力的多层结构，当该接触刻蚀停止层应用于PMOS器件时，将其制作成为具有压应力的多层结构

上述实施例中的第一接触刻蚀停止层和第二接触刻蚀停止层均为单层介质层，在本发明的其他实施例中，第一和/或第二接触刻蚀停止层也可以是由多层介质层组成，如第一接触刻蚀停止层可以由1至5层的具有一定应力的介质层，如氮氧化硅层组成，第二接触刻蚀停止层也可以由1至5层的具有一定应力的介质层，如氮化硅层组成等等。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (18)

1、一种半导体器件，包括：

衬底；

在所述衬底上形成的至少一个栅极和源/漏区；

其特征在于，还包括：

在所述衬底和所述栅极、源/漏区上形成的第一接触刻蚀停止层；

在所述第一接触刻蚀停止层上形成的隔离层；

在所述隔离层上形成的第二接触刻蚀停止层；

当所述源/漏区为N型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有张应力；

当所述源/漏区为P型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力。

2、如权利要求1所述的半导体器件，其特征在于：所述隔离层为未掺杂的硅层。

3、如权利要求1所述的半导体器件，其特征在于：所述隔离层的厚度在30到

之间。

4、如权利要求1所述的半导体器件，其特征在于：当所述源/漏区为N型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层为具有张应力的氮化硅层或氮氧化硅层。

5、如权利要求1所述的半导体器件，其特征在于：当所述源/漏区为P型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力的氮化硅层或氮氧化硅层。

6、如权利要求1所述的半导体器件，其特征在于：所述第一接触刻蚀停止层和第二接触刻蚀停止层的厚度分别在10至50nm之间。

7、一种如权利要求1所述的器件的制造方法，包括步骤：

提供一衬底，且在所述衬底上至少包含一个栅极和源/漏区；

在所述衬底上形成第一接触刻蚀停止层；

在所述第一刻蚀停止层上形成一隔离层；

在所述隔离层上形成第二接触刻蚀停止层；

当所述源/漏区为N型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有张应力；

当所述源/漏区为P型时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力。

8、如权利要求7所述的制造方法，其特征在于：所述隔离层为未掺杂的硅层。

9、如权利要求7所述的制造方法，其特征在于：所述隔离层的厚度在30到

之间。

10、如权利要求7所述的制造方法，其特征在于：所述第一接触刻蚀停止层和第二接触刻蚀停止层为氮化硅层或氮氧化硅层。

11、如权利要求7所述的制造方法，其特征在于：所述第一接触刻蚀停止层和第二接触刻蚀停止层是由PECVD或HDP方法形成。

12、如权利要求7所述的制造方法，其特征在于：形成的所述第一和第二接触刻蚀停止层的厚度分别在10至50nm之间。

13、一种接触刻蚀停止层，其特征在于：包括第一接触刻蚀停止层，在所述第一接触刻蚀停止层上形成的隔离层，和在所述隔离层上形成的第二接触刻蚀停止层，当应用于NMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有张应力，当应用于PMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力。

14、如权利要求13所述的接触刻蚀停止层，其特征在于：所述隔离层为未掺杂的硅层。

15、如权利要求13所述的接触刻蚀停止层，其特征在于：所述隔离层的厚度在30到

之间。

16、如权利要求13所述的接触刻蚀停止层，其特征在于：当应用于NMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层为具有张应力的氮化硅层或氮氧化硅层。

17、如权利要求13所述的接触刻蚀停止层，其特征在于：当应用于PMOS器件时，所述第一接触刻蚀停止层和第二接触刻蚀停止层具有压应力的氮化硅层或氮氧化硅层。

18、如权利要求13所述的接触刻蚀停止层，其特征在于：所述第一接触刻蚀停止层和第二接触刻蚀停止层的厚度分别在10至50nm之间。

Images