CN100574288C - 用于串行通信总线的数据链路层设备 - Google Patents
用于串行通信总线的数据链路层设备 Download PDFInfo
- Publication number
- CN100574288C CN100574288C CNB038146363A CN03814636A CN100574288C CN 100574288 C CN100574288 C CN 100574288C CN B038146363 A CNB038146363 A CN B038146363A CN 03814636 A CN03814636 A CN 03814636A CN 100574288 C CN100574288 C CN 100574288C
- Authority
- CN
- China
- Prior art keywords
- cycle
- data
- bus
- link layer
- transmit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
根据IEEE 1394总线协议,将优先级赋予同步数据分组。在传送循环中,在循环主机的控制下,完成数据传送。其依赖于针对同步数据的已分配带宽,传送周期中多少传送容量可用。为了在一个循环中管理混合的数据传送,规定没有要传送的同步数据的总线节点需要与其传输请求一起等待,直到以子动作间隙表示的、循环中同步数据传送的结束为止。本发明的目的在于提高针对没有总线节点需要传送同步数据的情况的数据传送效率。根据本发明的数据链路层设备包括用于检查是否要传送同步数据并且如果不传送则切换到无循环主机状态的装置,在所述无循环主机状态下,忽略本地循环同步事件。节点在发出异步传输请求之前,无须等待本地循环事件之后的子动作间隙。
Description
技术领域
本发明涉及串行通信总线上的数据通信领域。更具体地,本发明涉及一种用于这种串行通信总线的数据链路层设备。
背景技术
很长时间以来,随着多媒体的流行,对消费电子产品一侧(HiFi、视频、音频)和个人计算机一侧的产品部分的融合进行了大量的宣传,并且实际上已被两个阵营的许多制造商加以推行。两个产品部分的融合意味着与不同产品部分的设备之间或一个产品部分内的设备之间的数据交换的主题相关的工作变得越来越重要。从已经取得良好进展的、针对与此主题有关的标准化的成就来看,这也是显而易见的。具体地,所谓的IEEE 1394串行总线已经提供了用于来自两个产品组的终端之间的数据交换的、国际标准化并被广泛接受的总线。前述标准的准确命名为:
针对高性能串行总线的IEEE1394标准,(IEEE)STD 1394/1995,IEEE纽约,1996年8月。
这里将进行描述的本发明涉及总线管理。此IEEE 1394总线提供了同步数据传送和异步数据传送服务。在本文中,同步数据传送表示要传输的数据有规律地到达数据源,每次,该数据还以近乎相同的尺寸到达。这种数据源的示例为录像机或便携式录像机、DVD播放器、如CD播放器或MP3播放器等的音频设备等。异步传送模式用于所有其他数据传送,包括控制命令和配置消息,其并不如在形成视频流或音频流的情况下那么关键。
IEEE 1394串行总线规范包括一系列的标准,对于来自消费电子产品部分的产品尤为重要:
-虚拟自由可选总线拓扑(例如,链、树、…),最多63个终端;
-在具有4个或6个导体的电缆上的位串行数据传输,两个设备间的最大距离为4.5米;
-目前最大400兆位/秒的传输速率;
-终端可以在操作期间连接和断开(使用期限插入)。
为了产生IEEE 1394接口,需要利用硬件来实现IEEE 1394标准的两个层:分别是根据数据通信的OSI/IEC-7层参考模型已知的物理层和数据链路层。通过物理层管理到总线的连接,同时在数据链路层中实现总线协议的本质部分。由于在1394标准中提供了物理层和数据链路层之间的电分离(galvanic separation),通常利用分离的IC来完成上述实现。
在1394总线的给定配置中,总线管理确保总线由同步数据分组的传送和异步数据分组的传送以公平的方式共享,这基本上通过在网络中引入所谓的循环主机(cycle master)来实现。具有主循环能力的总线节点将被分配为循环主机。该总线节点通过以有规律的时间间隔传输循环起始分组,向网络中的所有总线节点提供时间同步。每个总线节点在接收到循环起始分组之后,必须重新同步其时钟。为了确保此同步过程,在每个总线节点中,存在正在运行的循环定时器,以其自身的时钟产生本地循环同步事件。在本地循环同步事件之后,总线节点将在做出自身的传输请求之前等待循环起始分组的接收。在接收到循环起始分组之后,总线节点将在产生针对可能已经到期的同步数据的传输请求之前等待较短的同步间隙。已经做出同步传输请求的每个节点将能够在标称循环周期内访问总线。这通过也建立在1394标准中的同步资源管理器来确保。如果同步管理器未占用1394总线的数据传送容量,已经做出异步传输请求的所有其他节点可以在被称为子动作间隙的特定时间过去之后访问总线。因此,循环周期的剩余部分专用于异步传输。
其中确保同步数据传送容量而针对异步传输保留剩余数据传送容量的上述总线管理过程具有以下缺点:
在将IEEE 1394总线用于不需要传送同步数据的设备间的串行通信的情况下,具有循环主机和专用循环周期的总线管理并不是最有效的。每个总线节点不得不在每个本地循环同步事件之后等待循环起始分组的接收,并且其不得不在能够请求异步传输之前等待子动作间隙。这在某种程度上是对时间的浪费,即循环起始分组的传输时间和子动作间隙的等待时间。在每个循环周期的这段时间内,任何数据传送都不能发生。
发明内容
本发明的目的是克服基于循环周期中的主循环的IEEE 1394总线中的总线管理的上述缺点。换句话说,本发明的目的是公开一种更有效地使用串行总线的数据传送容量的改进总线管理。
通过本发明的方案来实现这些和其他目的。根据本发明,解决方案在于,在用于串行通信总线的数据链路层设备中提供配置装置,利用该装置,响应预定条件,禁用接续在本地循环同步事件之后的循环起始分组的产生或提交,以便支持无主循环传送模式。
根据本发明,提出了一种用于串行通信总线的数据链路层设备,包括对物理层单元的接口和对支持OSI/ISO数据通信参考模型的更高层的至少一个主机处理器的接口,其特征在于,所述数据链路设备还包括装置,用于检查网络中是否存在能够传输所述串行通信总线上的同步和异步数据传输的循环起始分组的循环主机,以及配置装置,如果所述用于检查的装置发现在所述网络中不存在循环主机,所述配置装置启用异步传输请求的产生,而在本地循环同步事件发生之后无需等待同步数据传送和子动作间隙,以便支持无循环主机传送模式。
根据上述方案,所述数据链路层设备本身是网络中的循环主机,但在作为循环主机之前,此数据链路层设备检查同步资源管理器是否已经分配了用于同步数据传送的带宽。如果并未分配,根据本发明的数据链路层设备将切换到无主循环状态,并将不再产生循环起始分组,以便提高数据传送的效率。
根据本发明,从将集成在总线节点中的数据链路层设备的观点出发,公开了根据本发明的另一种解决方案,所述总线节点或者不具有主循环能力或者作为循环从机,即其并不试图或成功地成为总线中的循环主机。对于这种数据链路层设备,其有利地实现了用于检查网络中是否存在循环主机并在不存在循环主机时激活用于切换到无循环主机模式的配置装置的装置。在这种模式下,启用异步传输请求的产生,而无需等待循环起始分组,并实现了更快的异步数据传送。
利用这两种实现方式,能够增加网络中的数据传送容量。
对根据本发明的数据链路层设备的进一步改进是可能的。对于如何检查网络中是否存在循环主机,存在两种可能性。一种基于对存储在数据链路层设备的内部存储器中的、来自网络中的所有节点的自标识分组的评估。在总线复位每个总线节点之后,即每个数据链路层设备收集总线节点在总线复位阶段所传送的全部自标识分组,并将这些分组存储在其内部存储器中。根据IEEE 1394标准,自标识分组具有以下格式:存在表示相应节点是同步资源管理器的竞争者的条目。如果任何自表示分组中都未设置此条目,则可以清楚网络上无人将要传送同步数据分组,因此,每个数据链路层设备可以切换到无循环主机状态。
用于检查网络中是否存在循环主机的可选解决方案在于,提供:用于对参考时钟的时钟脉冲进行计数的第一计数器,每次在预定的计数时间间隔之后,所述计数器产生循环同步事件;用于每次在循环同步事件之后未接收到循环起始分组时递增的第二计数器,以及如果第二计数器达到预定值,则进行向无循环主机传送模式的切换。
附图说明
将在附图中示出本发明的典型实施例,并在以下的描述中对其进行更为详细的解释。
在附图中:
图1示出了具有个人计算机、XDSL调制解调器、打印机和数字照相机的IEEE 1394总线配置的示例;
图2示出了IEEE 1394接口的简单方框图;
图3示出了IEEE 1394串行总线协议栈;
图4示出了根据IEEE 1394总线协议的循环结构;
图5示出了用于描述循环主机传送模式的简化图;
图6示出了根据本发明的无循环主机传送模式的结构;
图7示出了数据链路层设备的方框图;
图8示出了IEEE 1394自标识分组的格式;
图9示出了被配置为循环从机的数据链路层设备的第一状态图;以及
图10示出了被配置为循环从机的数据链路层设备的第二状态图。
具体实施方式
在图1中,参考数字10表示个人计算机。XDSL调制解调器11、打印机12和数字照相机13通过1394线缆与个人计算机10相连。XDSL调制解调器11与电话线相连,并通过此线路访问因特网。个人计算机10需要至少装备有3端口1394物理层IC,以便能够处理到外围设备11到13的全部连接。如图1所示的总线配置的特征在于,外围设备11到12中没有一个具有传输或接收同步数据分组的能力的事实。根据本实施例,不能以打印机、数字照相机或XDSL调制解调器形成音频或视频流。个人计算机10可以具有接收和发送同步数据分组的能力,但在此配置中,其将不使用这种能力,因为没有外围设备能够管理这些同步数据分组。因此,1394总线上的所有业务将涉及异步传输。
图2示出了IEEE 1394接口的主要结构。需要通过硬件来实现根据数据通信的OSI/ISO参考模型的通信层中的两个。分别是物理层和数据链路层。根据IEEE 1394标准,可以实现物理层电路和数据链路层电路之间的电隔离。因此,在图2中,针对数据链路层和物理层,示出了两个分离的IC。参考数字20表示针对物理层的IC,而参考数字30表示针对数据链路层的IC。物理层IC与1394总线DTx、StrbTx、DRx和StrbRx相连。还示出了物理层IC 20与数据链路层IC 30之间的连接线路。存在最多8条专用于数据位传送的线路,两条线路专用于两个IC之间的控制,以及存在从链路IC到PHY-IC的链路请求线路LReq。尽管还有链路IC到外部微控制器的连接,但并未列出这些连接的细节。还示出了用于向PHY-IC 20传递49.512MHz的石英稳定时钟的时钟发生器14。还将此时钟信号提供给二分频电路15,其将时钟频率降低到时钟发生器14的一半。将24.576MHz的降低后的时钟信号传递给链路IC 30。此时钟用于递增链路IC 30中的32位循环定时器寄存器,稍后将对其进行进一步的详细解释。在本发明的另一实施例中,将二分频电路集成在链路IC中。
图3示出了如IEEE 1394总线标准中所示的总线协议栈。右侧分别示出了物理层20、数据链路层30和事务层50。在IEEE 1394总线标准中未对所有上层进行规定。在图3的左侧,示出了如总线管理器41、同步资源管理器42和节点控制器43等串行总线管理软件工具。这些工具主要通过运行在各个1394总线节点的微控制器上的软件来实现。将其应用于事务层实现。只有物理层和数据链路层通过硬件来实现。物理层20的重要部分是以下组件。仲裁逻辑21、连接器/媒体逻辑22、数据重新同步逻辑23、总线初始化逻辑24、用于数据选通编码/解码的编码/解码逻辑25和总线信号电平产生和解码逻辑26。对于不同逻辑的完整细节及物理层功能,可以查阅IEEE 1394总线标准本身。
对于本发明,更为重要的是数据链路层协议30的实现。图3示出了三个分离的组件:循环控制逻辑31、分组接收器23和分组发射器32。下面,将对数据链路层实现的结构进行详细解释。但是,对于对本发明并不重要的链路层的所有特征,也可以查阅IEEE 1394总线标准。对于与其他一个层交换信息以及如图3所示的串行总线管理项、多个请求、配置、指示和寄存器存取消息,这里将不再对其进行详细的描述。这些都是标准化消息,也可以查阅1394总线标准,以便公开这些消息。在1394总线标准中也公开了事务层50的功能性。为了实现本发明,不需要对其进行修改。
串行总线协议还包括串行总线管理,其提供了控制节点或管理总线资源所需的基本控制功能和标准控制以及状态寄存器(CSR)。总线管理组件只在行使对整个总线的管理职责的单一节点处有效。在被管理的节点处(不是总线管理器的所有节点),串行总线管理仅由节点控制器组件构成。额外的组件,同步资源管理器42,集中分配带宽和其他同步资源所需的服务。例如,通过其中针对同步资源管理器定义了多个专用寄存器的软件装置来实现同步资源管理器42。例如,这些寄存器之一对应于当前已经为网络分配了多少同步带宽的信息。可以从数据链路层访问这些寄存器。如稍后所述,这将用于实现本发明的目的。
如应用的组成条款中所述,IEEE 1394总线标准规定了循环周期中的数据传送。这种循环周期如图4所示。基本传送模式被称为受控总线,其中循环主机保持网络上的公共时钟。在线缆环境中,最高优先级节点是路由,并且循环主机必须是路由。循环主机试图以特定的时间间隔传输循环起始分组,例如,每隔125μs。如果当循环同步事件发生时传送正在进行,则将延迟循环起始分组,引起了传送起始定时的重要抖动。由于此抖动通常是不被接受的,在分组中将延迟循环起始分组的时间量编码为被广播到每个节点的循环定时器寄存器的事务层四字节(quadlet)写请求。所有其他节点可以将其循环定时器寄存器条目与此数值同步。节点具有32位循环定时器寄存器。寄存器的低12位是模余3072计数,每24.576MHz时钟周期递增一次。接下来的高13位是8kHz循环计数,而最高的7位对秒进行计数。当循环定时器寄存器的低12位从3071绕回到零时,在每个节点中产生本地同步事件。这等价于以125μs为时间间隔的循环同步事件。所有不是循环主机的节点响应本地循环同步事件的发生,在进行另一传输请求之前等待循环起始分组。当循环同步事件发生时,节点在正在进行的数据传输之后至少等待子动作间隙的时间段。在接收到循环起始分组之后,其在设置其自身的同步传输请求之前只须等待较短的同步间隙。不具有要传输的同步数据的所有节点在其发出其自身的同步传输请求之前、在最后一个同步数据分组之后等待另一子动作间隙。
在图5中还以简化的方式示出了在循环主机控制下的数据传送。在图5的上方,示出了本地循环同步事件。具有循环主机功能的总线节点等待正在进行的数据传送的结束,然后,在总线上产生并提交循环起始分组。在从本地循环同步事件到传输循环起始分组的全部时间内,禁止所有的异步传输请求和同步传输请求。在刚刚接收到循环起始分组之后的时间段内继续禁止异步传输请求,以便首先保证同步数据传输。此时间段以同步总线业务之后、总线上子动作间隙的发生作为结束。如图5中的第三和第四线所示。
利用本发明,将引入新的传送模式,主要特征在于,在总线上不出现循环主机。将在已经首先建立了正常传送模式之后进入此传送模式,在所述正常传送模式中,已经对定时器寄存器进行了同步。然后,将在已经两次检测到在本地循环同步事件发生之后未接收到循环起始分组之后,进入无循环主机传送模式。图6中的线3示出了在第一循环周期中,在本地循环同步事件之后,禁止定制异步传输请求。只有在第二个本地循环同步事件之后仍未接收到循环起始分组之后,才启用异步传输请求,并检测到无循环主机状态。在向无循环主机状态切换时,将数据链路层设备重新配置为无循环主机传送模式,其中忽略随后的本地循环同步事件,并在整个循环周期期间,允许异步传输请求。
在图7中,示出了数据链路层设备的主要结构。与前述附图相同的参考数字表示相同的组件。此数据链路层设备的结构基于来自Texas Instruments的TSB12LV01A数据链路层IC的结构。为了公开本发明的目的,可以参照此IC的数据表。物理层接口35一方面对发射器和接收器32和33进行接口,另一方面其还对物理层芯片进行接口,并符合IEEE 1394总线标准的附录J中所描述的PHY-Link接口规范。发射器32获得来自内部存储器37的数据,并创建要通过PHY接口35传输的正确格式的串行总线分组。
接收器从PHY接口35获得输入数据,并确定输入数据是否寻址于此节点。如果输入数据寻址于此节点,则在CRC计算单元34中校验此分组报头的CRC。如果报头CRC良好,则将报头存储在内部存储器37中。以两个传送FIFO和一个接收FIFO来组织内部存储器37。这些FIFO中的每一个均为四字节宽。
循环定时器31a是32位寄存器。循环定时器寄存器由三个字段构成:循环偏移量、循环计数和秒计数。如前所述,定时器的低12位是模余3072计数器,每24.576MHz时钟周期递增一次,从而在精确的125μs之后绕回。接下来的高13位是8,000Hz或125μs周期的计数,而最高的7位对秒进行计数。
循环监视器31b不仅产生本地循环同步事件,其还监控循环起始分组的接收或传输。因此,其利用接收到的循环起始分组的条目重新同步循环定时器。循环监视器检测并计数本地循环同步事件之后丢失的循环起始分组,并如上所述地向无循环主机状态切换。
配置寄存器38按照CSR(控制和状态寄存器)体系结构的公知方式,控制数据链路层设备的操作。主机总线接口36允许对主机处理器的容易连接。
结合图6,已经对如何可以将数据链路层设备切换到无循环主机传送模式的第一实施例进行了解释。能够按照替代的方式进行此切换过程。此替代的解决方案基于数据链路层设备中对在总线复位后从所有总线节点收集到并存储在其内部存储器中的所有自标识分组的分析。自标识分组的结构如图8所示。前两位对应于自标识分组标识符。接下来的6位涉及此分组的发送方的物理节点标识符。如果在此分组的发送方中出现有效链路或事务层,则置位L位。接下来的6位对应于间隙计数值。2位sp通知了发送此分组的总线节点的速度容量。两位dil通知了最坏情况中继器数据延迟。如果发送节点是总线或同步资源管理器的竞争者,则置位c位。需要分析的就是这个位,以便确定能否进入无循环主机模式。pwr位通知了节点的功率消耗和源特性。字段p0、p1、p2的位通知了发送节点的端口状态。如果发送节点已经发起当前总线复位,则置位i位。m位表示另一自标识分组是否将跟随此节点。自标识分组#0中的第二个四字节是第一个四字节的逻辑非,用于误码校验的目的。通过在任一所收集到的自标识分组中评估c位是否被置位,数据链路层循环监视器31b能够发现是否将发生同步业务。在没有自标识分组已经置位c位的情况下,其立即清楚网络中不存在同步资源管理器,并因而不会提供同步服务。结果,可以进行向无循环主机状态的立即切换。利用此解决方案,与先前根据图6所解释的解决方案相比,能够更快地进行向无循环主机状态的切换。
在随后的图9和图10中还公开了两种替代的解决方案。图9示出了第一公开解决方案的状态图。在数据链路层设备的循环主机状态下,由循环起始分组检测的每个本地循环同步事件将计数器复位为数值零。在检测到本地循环同步事件之后而未接收到循环起始分组,则将递增计数器。如果计数器值已经达到预定值n,则数据链路层设备切换到无循环主机状态。如果已经检测到循环起始分组,则将离开无循环主机状态,数据链路层设备返回循环主机状态。
在根据图10的替代解决方案的状态图中,如结合图8所述,如果对所有自标识分组的评估已经公开没有已连接总线节点竞争同步资源管理器,其将向无循环主机状态切换。同样,当检测到循环起始分组时,将离开无循环主机状态,然后返回循环主机状态。
所公开的两个替代解决方案适用于不能用作循环主机的总线节点。对于如图1所示的情况,将针对所有外围设备11、12和13。但是,个人计算机10具有循环主机能力和同步资源能力。但是,如果在自配置阶段之后,其被配置为根、同步资源管理器和循环主机,则位于个人计算机10中的数据链路层设备可以直接进入无循环主机状态。其仅需要向同步资源管理器发出请求,请求与同步带宽分配有关的信息。这可以由循环监视器31b通过主机接口36按照公知的方式进行。主机处理器具有针对与已分配同步带宽有关的信息的软件寄存器。其将通过主机接口36读取出,以及如果未分配同步带宽,循环监视器31b可以切换到无循环主机状态。
Claims (3)
1、一种用于串行通信总线的数据链路层设备,包括对物理层单元(20)的接口(35)和对支持OSI/ISO数据通信参考模型的更高层的至少一个主机处理器的接口,其特征在于,所述数据链路设备还包括装置(31b),用于检查网络中是否存在能够传输所述串行通信总线上的同步和异步数据传输的循环起始分组的循环主机,以及配置装置(38),如果所述用于检查的装置(31b)发现在所述网络中不存在循环主机,所述配置装置(38)启用异步传输请求的产生,而在本地循环同步事件发生之后无需等待同步数据传送和子动作间隙,以便支持无循环主机传送模式。
2、根据权利要求1所述的数据链路层设备,其特征在于用于检查网络中是否存在循环主机的所述装置包括:存储器(37),用于存储来自网络中的所有节点的自标识分组;以及评估装置,用于检查在所述自标识分组之一中是否找到表示相应节点是同步资源管理器(42)的竞争者的条目。
3、根据权利要求1所述的数据链路层设备,其特征在于用于检查网络中是否存在循环主机的所述装置包括:第一计数器(31a),用于对参考时钟的时钟脉冲进行计数,每次在预定的计数时间间隔之后,所述计数器产生循环同步事件;以及第二计数器,每次接续在循环同步事件之后未接收到循环起始分组时,递增所述第二计数器,从而如果所述第二计数器达到预定值,则激活所述配置装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02090227.6 | 2002-06-29 | ||
EP02090227A EP1376960A1 (en) | 2002-06-29 | 2002-06-29 | Data link layer device with two transmission modes for a serial communication bus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1663202A CN1663202A (zh) | 2005-08-31 |
CN100574288C true CN100574288C (zh) | 2009-12-23 |
Family
ID=29716907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038146363A Expired - Fee Related CN100574288C (zh) | 2002-06-29 | 2003-06-17 | 用于串行通信总线的数据链路层设备 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7254662B2 (zh) |
EP (2) | EP1376960A1 (zh) |
JP (1) | JP4200133B2 (zh) |
KR (1) | KR100985745B1 (zh) |
CN (1) | CN100574288C (zh) |
AU (1) | AU2003242717A1 (zh) |
DE (1) | DE60331545D1 (zh) |
MX (1) | MXPA04012696A (zh) |
WO (1) | WO2004004256A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006037243B4 (de) * | 2006-08-09 | 2010-06-02 | Siemens Ag | Netzwerk zur drahtlosen Übertragung von Daten |
US8566630B2 (en) * | 2006-11-30 | 2013-10-22 | Eaton Corporation | Apparatus, methods and computer program products supporting automatic network identification for power supplies |
CN100498749C (zh) * | 2007-04-12 | 2009-06-10 | 威盛电子股份有限公司 | 串行外围接口数据传输方法及串行外围接口数据传输系统 |
CN104950829B (zh) * | 2014-03-31 | 2018-04-27 | 奇点新源国际技术开发(北京)有限公司 | 一种总线系统功耗控制方法及装置 |
JP6620176B2 (ja) | 2018-01-29 | 2019-12-11 | アオイ電子株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0596648A1 (en) * | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network link endpoint capability detection |
JP3927647B2 (ja) * | 1997-04-21 | 2007-06-13 | キヤノン株式会社 | 情報処理装置、情報処理方法及び情報処理システム |
US6683848B1 (en) * | 1999-06-08 | 2004-01-27 | Cisco Technology, Inc. | Frame synchronization and fault protection for a telecommunications device |
-
2002
- 2002-06-29 EP EP02090227A patent/EP1376960A1/en not_active Withdrawn
-
2003
- 2003-06-17 CN CNB038146363A patent/CN100574288C/zh not_active Expired - Fee Related
- 2003-06-17 MX MXPA04012696A patent/MXPA04012696A/es unknown
- 2003-06-17 DE DE60331545T patent/DE60331545D1/de not_active Expired - Lifetime
- 2003-06-17 KR KR1020047021485A patent/KR100985745B1/ko not_active IP Right Cessation
- 2003-06-17 EP EP03761472A patent/EP1518376B1/en not_active Expired - Fee Related
- 2003-06-17 US US10/520,049 patent/US7254662B2/en not_active Expired - Lifetime
- 2003-06-17 AU AU2003242717A patent/AU2003242717A1/en not_active Abandoned
- 2003-06-17 JP JP2004516611A patent/JP4200133B2/ja not_active Expired - Fee Related
- 2003-06-17 WO PCT/EP2003/006368 patent/WO2004004256A1/en active Application Filing
Non-Patent Citations (4)
Title |
---|
A BUS ON A DIET-THE SERIAL BUS ALTERNATIVE-ANINTRODUCTION TO THE P1394 HIGH ERFORMACESERIAL BUS. TEENER M.INTELLECTUAL LEVERAGE,Vol.vol.CONF.37 . 1992 |
A BUS ON A DIET-THE SERIAL BUS ALTERNATIVE-ANINTRODUCTION TO THE P1394 HIGH ERFORMACESERIAL BUS. TEENER M.INTELLECTUAL LEVERAGE,Vol.vol.CONF.37 . 1992 * |
ISO-ETJERMET:BRIDGING THE GAP FROM WAN TO LAN. BRAND R.DATA COMMUNICATIONS,Vol.vol.24 No.no.9. 1995 |
ISO-ETJERMET:BRIDGING THE GAP FROM WAN TO LAN. BRAND R.DATA COMMUNICATIONS,Vol.vol.24 No.no.9. 1995 * |
Also Published As
Publication number | Publication date |
---|---|
MXPA04012696A (es) | 2005-03-23 |
WO2004004256A1 (en) | 2004-01-08 |
DE60331545D1 (de) | 2010-04-15 |
EP1518376A1 (en) | 2005-03-30 |
EP1518376B1 (en) | 2010-03-03 |
KR20050014895A (ko) | 2005-02-07 |
US7254662B2 (en) | 2007-08-07 |
EP1376960A1 (en) | 2004-01-02 |
AU2003242717A1 (en) | 2004-01-19 |
US20050262283A1 (en) | 2005-11-24 |
JP4200133B2 (ja) | 2008-12-24 |
JP2005536089A (ja) | 2005-11-24 |
KR100985745B1 (ko) | 2010-10-06 |
CN1663202A (zh) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6157972A (en) | Apparatus and method for processing packetized information over a serial bus | |
JP2510606B2 (ja) | ロ−カル エリア デ−タ ディストリビユ−ション システム | |
US4858232A (en) | Distributed switching system | |
US5301303A (en) | Communication system concentrator configurable to different access methods | |
US5991831A (en) | High speed serial communications link for desktop computer peripherals | |
EP1134937B1 (en) | Information signal processing apparatus, corresponding system, method and computer readable storage medium | |
US6813651B1 (en) | Interface device for ethernet transceiver and 1394 controller | |
CA2247341C (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
CA1221757A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
JPS6356038A (ja) | 通信リング・システムの通信制御方法 | |
JP2000069035A (ja) | 電子機器及び情報処理方法 | |
US6741566B1 (en) | Remote management ethernet network and device | |
US20030133476A1 (en) | Method of and apparatus for providing reserved bandwidth to ethernet devices over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub | |
CN111800226B (zh) | 一种基于硬件仲裁的边带管理电路及方法 | |
US6909699B2 (en) | Data transfer system, data transfer management apparatus and data transfer method | |
JP2003174486A (ja) | 情報通信装置、情報通信方法および情報通信処理プログラム | |
US8582576B2 (en) | Method of bus configuration to enable device bridging over dissimilar buses | |
JP3351744B2 (ja) | データ伝送システム | |
CN100574288C (zh) | 用于串行通信总线的数据链路层设备 | |
US7406555B2 (en) | Systems and methods for multiple input instrumentation buses | |
US6295280B1 (en) | Method for network node recognition | |
JP3495878B2 (ja) | データ処理方法、データ処理装置及びプリンタ | |
JP3495879B2 (ja) | データ処理方法、データ処理装置、及びコンピュータ読み取り可能な記録媒体 | |
CN111478838A (zh) | 一种高效高带宽的通信方法及系统 | |
Teener | IEEE 1394-1995 High Performance Serial Bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20170617 |
|
CF01 | Termination of patent right due to non-payment of annual fee |