CN100568258C - 用于混沌运算模块的方法和设备 - Google Patents
用于混沌运算模块的方法和设备 Download PDFInfo
- Publication number
- CN100568258C CN100568258C CNB2004800364197A CN200480036419A CN100568258C CN 100568258 C CN100568258 C CN 100568258C CN B2004800364197 A CNB2004800364197 A CN B2004800364197A CN 200480036419 A CN200480036419 A CN 200480036419A CN 100568258 C CN100568258 C CN 100568258C
- Authority
- CN
- China
- Prior art keywords
- logic gate
- reference signal
- signal
- threshold reference
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000000739 chaotic effect Effects 0.000 title description 6
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000001105 regulatory effect Effects 0.000 claims 8
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/08—Computing arrangements based on specific mathematical models using chaos models or non-linear system models
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Algebra (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Measuring Volume Flow (AREA)
Abstract
一种动态配置逻辑门，包括配置用于提供第一阈值参考信号的控制器(110)；配置用于对第一阈值参考信号和至少一个输入信号求和生成和信号的加法器(115)；配置用于对和信号使用非线性函数的混沌更新器(105)；和配置用于通过取第二阈值参考信号和来自混沌更新器(105)的已处理的和信号之间的差值来确定输出信号的减法器(120)。响应调节阈值参考信号中的至少一个，逻辑门可作为多种不同逻辑门中的一种而进行操作。
Description
技术领域
本发明涉及动态运算领域，更具体地，涉及一种用于逻辑门的混沌运算结构。
背景技术
传统的运算系统依靠定时操作和布尔代数来完成计算。也就是说，传统运算系统中的信号流和信号处理过程处于诸如来自系统时钟的信号之类的定时源的控制之下，并由之协调。随每一时钟周期的过去，对信号进行处理，典型的是使用不同的逻辑门组合来实现一个或多个布尔代数函数。
传统的运算系统本质上是静态的，缺乏灵活的运算结构。在静态运算系统中，运算系统的不同硬件元件在操作中不能重新连接或重新配置。例如，如逻辑门这样的硬件元件，一旦该元件被制成，其功能便无法改变。此外，一旦多个元件或逻辑门组成了数据处理系统或特定的布尔函数，这些元件就在电路上固定了。不论该功能是由一系列离散元件来实现，还是在硅片上实现，都是这样的。在任一情况下，最后的电路结构都无法重新配置或重新排序为不同的设计。
然而，一些运算模块能够进行有限度的重新配置。例如，现场可编程门阵列就提供了有关重新配置的有限灵活度。一类称为一次可配置结构的FPGA，能够通过使用熔断或反熔断技术编程一次，作为开关来连通或阻断电路连接。另一类称为多次可配置结构的FPGA，能够在每次使用设备时调节完成不同的结构配置。
还有另一类FPGA在设计的操作过程中可进行硬件开发。这样的一类FPGA称为具有动态结构，更具体的，称为具有动态重布线结构。例如，这样一类传统的动态FPGA包括自由逻辑单元(uncommitted cell)和选路资源(routing resource)，它们的功能和互连由用户定义的、储存于静态随机存储器(RAM)的配置数据来确定。静态RAM能够在运行期间修改，因而在其它电路运行不被中断的情况下，可以改变芯片的某一部分结构。其它实施例包括在FPGA内可以实现重新选路的微控制器。
无论如何，尽管电子设计的现状是已开始发展动态运算结构，但是这些努力只限于简单地重定向信号流或对诸如这类FPGA的设备或元件进行“重新布线”。
发明内容
在此公开的发明方案提供了一种用于仿真不同逻辑门的方法、系统和设备。使用一种控制机制，本发明能够仿真多个不同逻辑门的任意一个的功能。例如，给定的逻辑门结构能够实现一种类型的逻辑门的功能，在运算期间则开始实现不同类型的逻辑门的功能。因此，在此公开的发明方案能够被组合以形成更多复杂的系统。特别地，在操作期间不仅能够动态地改变不同的独立的门结构的功能，而且能够改变更大的系统的功能。
本发明的一个方面包括动态配置逻辑门。此逻辑门包括：控制器，配置用于提供第一阈值参考信号；加法器，配置用于对第一阈值参考信号与至少一个输入信号求和生成和信号。逻辑门还可以包括混沌更新器，配置用于对和信号使用非线性函数；和减法器，配置用于通过取第二阈值参考信号与来自混沌更新器的已处理的和信号之间的差值来确定输出信号。响应调节至少一个阈值参考信号，逻辑门可作为多种不同逻辑门中的一种来操作。
例如，可调节一个或多个参考信号，使得逻辑门作为“与”(AND)逻辑门来操作。还可调节一个或多个参考信号，使得逻辑门作为“或”(OR)逻辑门、“异或”(XOR)逻辑门、或“非”(NOT)逻辑门来操作。由减法器确定的差值信号可作为逻辑门的输出信号。
本发明的另一方面可以包括一种改变动态配置逻辑门的功能的方法。此方法可以包括生成第一阈值参考信号并对第一阈值参考信号与至少一个输入信号求和产生和信号。可以对此和信号使用非线性函数。可以取第二阈值参考信号和已处理的和信号之间的差值。响应调节阈值参考信号中的至少一个，可以改变逻辑门的操作以实现多种不同逻辑门中的一种功能。
例如，逻辑门的操作可被改变以实现“与”逻辑门、“或”逻辑门、“异或”逻辑门、或“非”逻辑门的功能。差值信号可作为逻辑门的输出。
本发明的再另一方面包括一种实现逻辑表达的系统。该系统包括第一动态配置逻辑门和至少一个第二动态配置逻辑门。根据至少一个提供的参考信号，每一个动态配置逻辑门可以以多个不同逻辑门类型中的一种进行操作。
响应改变提供给至少一个动态配置逻辑门的至少一个这样的参考信号，可以改变由系统实现的逻辑表达。每一个动态配置逻辑门可接收独立的或专用的(separate or individual)参考信号，或者可接收相同的参考信号。第一和第二动态配置逻辑门可以以混沌逻辑门的形式实现。
附图说明
附图示出了当前优选的实施例，但是需要理解的是，本发明并不局限于所示的精确的方案和手段。
图1是一原理图，示出了用于根据在此公开的发明方案的混沌逻辑门的高等级电路结构。
图2A是一原理图，示出了图1所示的混沌更新器的典型电路实现。
图2B是一时序图，示出了可用于驱动图2A中的混沌更新器的元件的典型定时脉冲。
图3是一原理图，示出了图1中的混沌逻辑门的阈值控制器、加法器和减法器的典型电路实现。
图4A是一组时序图，示出了根据在此公开的发明方案所形成的用于实现代表性“或”门配置的时序序列。
图4B是一组时序图，示出了根据在此公开的发明方案所述形成的用于实现代表性“非”门配置的时序序列。
具体实施方式
本发明提供了一种能够被配置以便实现任意多种不同逻辑门的功能的混沌逻辑门的方法、系统和设备。这些逻辑门如“与”(AND)逻辑门、“或”(OR)逻辑门、“异或”(XOR)逻辑门和“非”(NOT)逻辑门。混沌逻辑门的功能可以通过改变供给门的一个或多个参考电压而发生改变。因此，根据在此公开的发明方案所描述的混沌逻辑门例如能够实现一种类型的门，如“与”逻辑门的功能，在操作期间能够受到指示开始作为另一种类型的逻辑门，如“或”逻辑门而操作，或者实现其功能。
下面的表1表示基本操作的真值表。例如，第3列表示给定输入(I1，I2)的“与”门的函数，第4列表示给定输入(I1，I2)的“或”门的函数，第5列表示给定输入(I1，I2)的“异或”门的函数。表1的第二部分表示给定输入I1的“非”门的操作。
| I<sub>1</sub> | I<sub>2</sub> | 与 | 或 | 异或 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 |
| I | 非 |
| 0 | 1 |
| 1 | 0 |
表1
混沌逻辑门具有由一x值描述的初始状态。根据在此公开的发明方案，每一个基本的逻辑门操作：“与”、“或”、“非”、“异或”，包括下面三个步骤：
1.输入。初始状态→x0+I1+I2用于“与”、“或”和“异或”操作；初始状态→x0+I用于“非”操作，其中x0表示图1中系统的阈值控制器110的初始值，当I＝0时x0＝0，当I＝1时x0＝δ。
2.混沌更新。x→f(x)，其中f(x)为混沌函数。
3.阈值。获取输出Z：若f(x)≤x*则Z＝0，若f(x)＞x*则
Z＝f(x)-x*，其中x*为阈值。这可用来解释若Z＝0则逻辑输出为0，若Z＝δ则逻辑输出为1。
根据本发明的一个实施例，输入输出具有等价定义，这使得一个单元中用于输入输出的数量与用于不同逻辑操作的数量相同。这要求常量δ在网络中具有相同的值。这样的结构允许实现一种门的功能的混沌模块的输出耦合至也实现一特定门的功能的另一混沌模块，形成实现复合逻辑操作的门阵列。
给定一用于物理设备的动态的f(x)，必须确定满足真值表中条件的阈值和初始状态信号值。下面的表2表示为实现逻辑操作“与”、“或”、“异或”和“非”，混沌运算元件需满足的必要条件。由于输入的对称，表1中表示的真值表中的四个条件可减少至三个不同的条件，其中表1中的第二和第三行可合并表示为表2中的条件二。
| 操作 | 与 | 或 | 异或 | 非 |
| 条件1 | f(x<sub>0</sub>)≤x<sup>*</sup> | f(x<sub>0</sub>)≤x<sup>*</sup> | f(x<sub>0</sub>)≤x<sup>*</sup> | f(x<sub>0</sub>)-x<sup>*</sup>＝δ |
| 条件2 | f(x<sub>0</sub>+δ)≤x<sup>*</sup> | f(x<sub>0</sub>+δ)-x<sup>*</sup>＝δ | f(x<sub>0</sub>+δ)-x<sup>*</sup>＝δ | f(x<sub>0</sub>+δ)≤x<sup>*</sup> |
| 条件3 | f(x<sub>0</sub>+2δ)-x<sup>*</sup>＝δ | f(x<sub>0</sub>+2δ)-x<sup>*</sup>＝δ | f(x<sub>0</sub>+2δ)≤x<sup>*</sup> |
表2
下面的表3表示当f(x)＝4ax(1-x)且参数a＝1时，满足表2中的条件的初值x0和阈值x*的精确解。对于输入输出和所有逻辑门来说，通常常量δ＝1/4。
| 操作 | 与 | 或 | 异或 | 非 |
| x<sub>0</sub> | 0 | 1/8 | 1/4 | 1/2 |
| x<sup>*</sup> | 3/4 | 11/16 | 3/4 | 3/4 |
表3
图1是一原理图，示出了用于根据在此公开的发明方案所形成的混沌逻辑门的高等级电路结构。如图所示，混沌逻辑门可包括混沌更新器105、阈值控制器110、加法器115和减法器120。阈值控制器110提供x0的参考电压作为输出。参考电压x0提供给加法器115。加法器可对从阈值控制器110处接收到的参考电压信号与任何接收的输入进行求和。例如，加法器115可接收I的逻辑电平输入，其中I＝I1+I2。和信号用来作为混沌更新器105的输入。
混沌更新器105实现由f(x)表示的动态函数。例如，根据本发明的一个实施例，混沌更新器105可实现函数f(x)＝4ax(1-x)，其中a＝1。这样，混沌更新器105可以以一维逻辑图迭代形式实现。给定一个与一物理设备相对应的动态f(x)，必须确定满足真值表中条件的阈值和初始状态值。本领域的技术人员还将认识到，也可使用包括但不局限于连续时间混沌函数的其它函数。
混沌更新器105处理进入的和信号，生成xn+1。混沌更新器105将f(x)应用于和信号xn+1，其结果可提供给减法器120。减法器120确定xn+1信号和x*信号之间的差值信号。x*信号是提供给电路结构的另一参考信号。最后的差值信号作为逻辑电平输出信号。
图2A是一原理图，示出了图1中描述的混沌更新器105的典型电路实现。在电路实现中，xn-1、xn+1和xn+1表示归一化至±10V的电源电压的电平。例如，在本发明的一个实施例中，电压电源可归一化至±10V。本领域的技术人员还将认识到，可使用任何适合的电压电源。因此，本发明并不局限于以±10V的电源电压工作的情况。
模拟乘法器205用作平方器，对作为输入而接收到的给定xn信号，生成输出电平。乘法器可通过使用例如模拟乘法集成电路(IC)来实现。举例说明，可使用马萨诸塞州的Norwood公司的模拟器件AD633IC。对于作为输入的一给定xn，模拟乘法器可用作平方器生成输出电平xn 2/V。
通过使用可依次通过运算放大器230、235和210来实现的适合的反相放大器、反相求和放大器和符号变换器，可在运算放大器210的输出处得到与4xn(1-xn)或xn-1成比例的电平。可变电阻VR1用来控制逻辑图中参数a从0到1的变化。如果端子A和B各自连至它们在此公开的混沌逻辑门结构中的其余部分的对应端子，那么运算放大器210的输出电压在通过两个采样和保持电路215和220(SH1和SH2)之后，将成为送入模拟乘法器205的新的输入电平。根据本发明的一个实施例所述，采样和保持电路215和220可使用LF398或ADG412IC来实现。
用于图2A中示出的混沌更新器105的实施例的典型的电阻值为R1＝10千欧、R2＝25千欧、以及R3＝100千欧。可变电阻VR1和VR2的值可为10千欧。系统中的电容值可为如下：C1＝0.1微法、以及C2＝0.01微法。运算放大器230、235和210可使用LM741或AD712运算放大器。
图2B是一时序图，示出了可用于驱动图2A中的采样和保持电路215和220的典型定时脉冲。采样和保持电路可由图中示出的适当的时延定时脉冲T1和T2触发。典型地，定时脉冲由提供反馈时延的时钟发生器产生。根据一个实施例，使用5kHz或10kHz的时钟速率。然而应该意识到，任一适合的时钟速率都可用于驱动采样和保持电路。
图3是一原理图，示出了图1中的混沌逻辑门的阈值控制器、加法器和减法器的典型电路实现。也就是说，当图3中示出的电路端子A和B分别与图2A的端子A和B连接时，两电路的组合构成了图1的混沌逻辑门的实施例。在此结构中，输入输出变量已归一化。例如，在这种情况下输入输出变量归一化至10V。
精确的限幅电路可用作阈值控制器。例如，如图所示，在阈值控制电平V0之下，对应的端子A处的输入信号xn+1，控制电路305可作为阈值控制器在端子C产生信号x0。对应不同的逻辑门，输入电压I可等于0V、0.25V或0.5V。在图3中所述的实施例中，x*为另一参考阈值电压，用于产生差值电压和来自信号xn+1的逻辑门输出信号δ。信号δ和输入信号I确定不同门的逻辑条件。
根据本发明的一个实施例，图3中的电路结构可通过用于运算放大器310、315、320、325、330和335的μ4741型号的运算放大器来实现。电阻值可设置如下：R1＝100千欧以及R2＝1千欧。可使用型号为IN4148或IN34A的二极管替代二极管340。
图4A是一组时序图，示出了用于实现根据在此公开的发明方案所形成的典型“或”门配置的时序序列。实现典型“或”门的定时序列，由上至下表不：(1)第一输入I1；(2)第二输入I2；(3)混沌更新f(x)之后的状态；(4)经过阈值处理得到的输出。
图4B是一组时序图，示出了用于实现根据在此公开的发明方案所形成的典型“非”门配置的时序序列。实现典型“非”门的定时序列，由上至下表示：(1)输入I；(2)混沌更新f(x)之后的状态；(3)经过阈值处理得到的输出。
本发明的另一方面可包括用于实现诸如布尔表达之类的逻辑函数。系统可包括一个或多个动态配置逻辑门，比如根据在此公开的发明方案的混沌逻辑门。根据至少一个提供的参考信号，一个或多个动态配置逻辑门可以作为多种不同逻辑门类型中的一种进行操作。特别的，每一个动态配置逻辑门可接收单独的或独立的参考信号，或者接收相同的参考信号。在包含多于两个动态配置逻辑门的情况下，一个或多个逻辑门可接收相同的参考信号和/或独立的参考信号。
因此，系统中的一个逻辑门、一组逻辑门或所有逻辑门可根据已知参考信号来改变功能。例如，在操作中，一组逻辑门可停止“与”逻辑门功能，而开始改变为“或”逻辑门功能。又例如，每一个逻辑门可由仅控制一个门的独立的参考信号进行控制。这样，比如具有“与”逻辑门功能的第一组逻辑门可受到指示，开始作为“或”逻辑门进行操作，而也具有“与”逻辑门功能第二组逻辑门可受到指示，开始实现“异或”逻辑门功能。无论如何，整个系统的功能都可改变。这样，可以使用控制信号，动态地将设计用于实现一种类型的布尔表达的系统改变为开始实现一种不同的布尔表达的系统。
通过使用将特定的离散元件组合的不同的示例，对在此公开的发明方案进行了解释。本领域的技术人员应认识到，这样的元件仅用于解释目的。因此，无论是离散元件或高等级元件(即图1)的功能上的等同、变化、还是更改，都可使用在此公开的多种不同元件中的任何一种。同样，本发明不局限于使用特定元件或元件组。此外，应当认识到，本发明可以以一个或多个离散元件或单个较大元件的形式来实现。本发明也可在硅片内以集成电路的形式实现。
在不偏离本发明的精神或本质属性的情况下，本发明可以以其它形式具体化。因此应参考权利要求，而非之前的说明书来作为本发明的范围。
Claims (16)
1、一种动态配置逻辑门，包括：
控制器，配置用于提供第一阈值参考信号x0；
第一输入端，用于接收至少一个输入信号；
第二输入端，用于接收第二阈值参考信号x*；
输出端，用于提供输出信号δ；
加法器，配置用于对第一阈值参考信号x0和所述输入信号进行求和，生成和信号；
混沌更新器，配置用于将非线性函数f(x)应用于和信号，其中f(x)＝4ax(1-x)，实现“与”、“或”、“异或”和“非”中的至少两种布尔函数，a是常数，第一阈值参考信号x0和第二阈值参考信号x*满足以下条件：
；以及
减法器，配置用于通过取第二阈值参考信号x*和来自所述混沌更新器的已处理的和信号之间的差值，来确定输出信号；
其中，响应调节第一阈值参考信号x0和第二阈值参考信号x*中的至少一个，逻辑门作为实现“与”、“或”、“异或”和“非”中的至少两种布尔函数的多种不同逻辑门中的一种而进行操作。
2、权利要求1所述的逻辑门，其中，调节阈值参考信号中的至少一个，以使逻辑门作为“与”逻辑门而进行操作。
3、权利要求1所述的逻辑门，其中，调节阈值参考信号中的至少一个，以使逻辑门作为“或”逻辑门而进行操作。
4、权利要求1所述的逻辑门，其中，调节阈值参考信号中的至少一个，以使逻辑门作为“异或”逻辑门而进行操作。
5、权利要求1所述的逻辑门，其中，调节阈值参考信号中的至少一个，以使逻辑门作为“非”逻辑门而进行操作。
6、权利要求1所述的逻辑门，其中，由所述减法器确定的差值信号作为所述逻辑门的输出信号。
7、一种用于实现逻辑表达的系统，包括：
第一动态配置逻辑门，其中，根据至少一种提供的参考信号，所述第一逻辑门作为实现“与”、“或”、“异或”和“非”中的至少两种布尔函数的多种不同类型逻辑门中的一种类型而进行操作；
至少一个第二动态配置逻辑门，其中，根据至少一种提供的参考信号，所述第二逻辑门作为实现“与”、“或”、“异或”和“非”中的至少两种布尔函数的多种不同类型逻辑门中的一种类型而进行操作；
其中，响应改变用于提供给所述动态配置逻辑门中至少一个动态配置逻辑门的参考信号中的至少一个，改变由系统实现的逻辑表达。
8、权利要求7所述的系统，其中，所述的第一和第二动态配置逻辑门接收相同的参考信号。
9、权利要求7所述的系统，其中，所述的第一和第二动态配置逻辑门接收不同的参考信号。
10、权利要求7所述的系统，其中，所述的第一和第二动态配置逻辑门为混沌逻辑门。
11、一种在动态配置逻辑门中改变逻辑门功能的方法，包括：
生成第一阈值参考信号x0；
在第一输入端接收至少一个输入信号；
在第二输入端接收第二阈值参考信号x*；
在输出端产生输出信号δ；
对第一阈值参考信号x0和至少一个输入信号求和，生成和信号；
将非线性函数f(x)应用于和信号；
取第二阈值参考信号x*和已处理的和信号之间的差值，来实现“与”、“或”、“异或”和“非”中的至少两种布尔函数，其中f(x)＝4ax(1-x)，a是常数，第一阈值参考信号x0和第二阈值参考信号x*满足以下条件：
；以及
响应调节第一阈值参考信号，改变逻辑门的操作以实现用于实现“与”、“或”、“异或”和“非”中的至少两种布尔函数的多种不同逻辑门中的一种的功能。
12、权利要求11所述的方法，其中，调节所述阈值参考信号中的至少一个，以使逻辑门作为“与”逻辑门而进行操作。
13、权利要求11所述的方法，其中，调节所述阈值参考信号中的至少一个，以使逻辑门作为“或”逻辑门而进行操作。
14、权利要求11所述的方法，其中，调节所述阈值参考信号中的至少一个，以使逻辑门作为“异或”逻辑门而进行操作。
15、权利要求11所述的方法，其中，调节所述阈值参考信号中的至少一个，以使逻辑门作为“非”逻辑门而进行操作。
16、权利要求11所述的方法，其中，差值信号作为所述逻辑门的输出信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/680,271 US7096437B2 (en) | 2003-10-07 | 2003-10-07 | Method and apparatus for a chaotic computing module using threshold reference signal implementation |
| US60/680,271 | 2005-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1894700A CN1894700A (zh) | 2007-01-10 |
| CN100568258C true CN100568258C (zh) | 2009-12-09 |
Family
ID=34394318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800364197A Expired - Fee Related CN100568258C (zh) | 2003-10-07 | 2004-10-07 | 用于混沌运算模块的方法和设备 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7096437B2 (zh) |
| EP (1) | EP1678651A4 (zh) |
| JP (1) | JP4395517B2 (zh) |
| CN (1) | CN100568258C (zh) |
| CA (1) | CA2542055A1 (zh) |
| WO (1) | WO2005036353A2 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863937B2 (en) * | 2003-10-07 | 2011-01-04 | University Of Florida Research Foundation, Inc. | Logic based on the evolution of nonlinear dynamical systems |
| KR100758271B1 (ko) * | 2005-12-08 | 2007-09-12 | 한국전자통신연구원 | 카오스 초광대역 무선 통신 방식을 이용한 거리 측정 장치및 그 방법 |
| EP2092446A4 (en) * | 2006-12-05 | 2013-03-13 | Univ Florida | NONLINEAR DYNAMIC SEARCH ENGINE |
| US7453285B2 (en) * | 2006-12-22 | 2008-11-18 | Chaologix, Inc. | Dynamically configurable logic gate using a non-linear element |
| US7925814B2 (en) * | 2007-05-09 | 2011-04-12 | Chaologix, Inc. | Dynamically configurable high speed interconnect using a nonlinear element |
| US7924059B2 (en) * | 2009-02-27 | 2011-04-12 | University Of Florida Research Foundation, Inc. | Reconfigurable and reliable logic circuit elements that exploit nonlinearity and noise |
| WO2011047035A2 (en) * | 2009-10-14 | 2011-04-21 | Chaologix, Inc. | High utilization universal logic array with variable circuit topology and logistic map circuit to realize a variety of logic gates with constant power signatures |
| US8427199B2 (en) | 2010-10-29 | 2013-04-23 | Honeywell International Inc. | Magnetic logic gate |
| US8358154B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
| US8358149B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
| US8374020B2 (en) | 2010-10-29 | 2013-02-12 | Honeywell International Inc. | Reduced switching-energy magnetic elements |
| US8427197B2 (en) | 2011-06-15 | 2013-04-23 | Honeywell International Inc. | Configurable reference circuit for logic gates |
| US8587343B2 (en) | 2011-06-29 | 2013-11-19 | Instituto Potosino De Investigacion Cientifica y Tecnologica A.C. | Reconfigurable dynamic logic gate with linear core |
| US8823464B2 (en) | 2011-11-01 | 2014-09-02 | Instituto Potosino de Investigacion Cientifica y Tecnológica A.C. | Reconfigurable multivibrator element based on chaos control |
| CN104361799B (zh) * | 2014-11-07 | 2016-11-23 | 山东外国语职业学院 | 三阶买比乌斯带型细胞神经网络混沌电路 |
| CN105184365B (zh) * | 2015-07-02 | 2018-02-09 | 清华大学 | 用于非精确计算的数模混合信号处理系统 |
| US10062709B2 (en) | 2016-09-26 | 2018-08-28 | International Business Machines Corporation | Programmable integrated circuit standard cell |
| CN110727157B (zh) * | 2019-10-31 | 2021-12-28 | 太原理工大学 | 一种布尔混沌光的产生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE35977E (en) * | 1992-05-08 | 1998-12-01 | Altera Corporation | Look up table implementation of fast carry arithmetic and exclusive-or operations |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3473160A (en) | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
| US5260610A (en) | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
| US5291555A (en) | 1992-12-14 | 1994-03-01 | Massachusetts Institute Of Technology | Communication using synchronized chaotic systems |
| KR0185754B1 (ko) | 1994-02-02 | 1999-05-15 | 정호선 | 맵핑회로와 이를 이용한 혼돈 신경망 |
| JP3125644B2 (ja) * | 1995-09-13 | 2001-01-22 | 松下電器産業株式会社 | 復調装置 |
| US6025735A (en) | 1996-12-23 | 2000-02-15 | Motorola, Inc. | Programmable switch matrix and method of programming |
| US20040036636A1 (en) | 2002-08-26 | 2004-02-26 | Rifeng Mai | Tone-free dithering methods for sigma-delta DAC |
| US6803787B1 (en) * | 2002-09-25 | 2004-10-12 | Lattice Semiconductor Corp. | State machine in a programmable logic device |
| US6876232B2 (en) * | 2003-08-21 | 2005-04-05 | International Business Machines Corporation | Methods and arrangements for enhancing domino logic |
| JP4174402B2 (ja) * | 2003-09-26 | 2008-10-29 | 株式会社東芝 | 制御回路及びリコンフィギャラブル論理ブロック |
-
2003
- 2003-10-07 US US10/680,271 patent/US7096437B2/en active Active
-
2004
- 2004-10-07 JP JP2006534337A patent/JP4395517B2/ja not_active Expired - Fee Related
- 2004-10-07 WO PCT/US2004/033108 patent/WO2005036353A2/en active Search and Examination
- 2004-10-07 CN CNB2004800364197A patent/CN100568258C/zh not_active Expired - Fee Related
- 2004-10-07 EP EP04794451A patent/EP1678651A4/en not_active Ceased
- 2004-10-07 CA CA002542055A patent/CA2542055A1/en not_active Abandoned
-
2005
- 2005-12-15 US US11/304,125 patent/US7415683B2/en not_active Expired - Lifetime
-
2008
- 2008-07-16 US US12/174,332 patent/US8091062B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE35977E (en) * | 1992-05-08 | 1998-12-01 | Altera Corporation | Look up table implementation of fast carry arithmetic and exclusive-or operations |
Non-Patent Citations (2)
| Title |
|---|
| FPGA动态可重构逻辑设计初探. 朱明程，黄强.半导体技术，第25卷第4期. 2000 * |
| 可重构信息处理. 鲍晓宇，施克仁.计算机自动测量与控制，第8卷第1期. 2000 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050073337A1 (en) | 2005-04-07 |
| EP1678651A4 (en) | 2011-06-15 |
| CN1894700A (zh) | 2007-01-10 |
| EP1678651A2 (en) | 2006-07-12 |
| US7415683B2 (en) | 2008-08-19 |
| JP4395517B2 (ja) | 2010-01-13 |
| US7096437B2 (en) | 2006-08-22 |
| WO2005036353A8 (en) | 2005-11-17 |
| US20080278196A1 (en) | 2008-11-13 |
| JP2007532985A (ja) | 2007-11-15 |
| CA2542055A1 (en) | 2005-04-21 |
| WO2005036353A2 (en) | 2005-04-21 |
| WO2005036353A3 (en) | 2005-06-16 |
| US20060091905A1 (en) | 2006-05-04 |
| US8091062B2 (en) | 2012-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568258C (zh) | 用于混沌运算模块的方法和设备 | |
| Williams | Qualitative analysis of MOS circuits | |
| US7863937B2 (en) | Logic based on the evolution of nonlinear dynamical systems | |
| Kunen | Elementary embeddings and infinitary combinatorics | |
| JP3477584B2 (ja) | ロジックシステム | |
| US5652902A (en) | Asynchronous register for null convention logic systems | |
| JPH06511331A (ja) | ファジィマイクロ制御器 | |
| Corinto et al. | Nonlinear networks with mem-elements: Complex dynamics via flux–charge analysis method | |
| JP2007532985A6 (ja) | カオス演算モジュールのための装置、及び方法 | |
| WO2008140357A1 (ru) | Универсальный мостовой инвертирующий сумматор | |
| Breitinger et al. | Eden—the paradise of functional concurrent programming | |
| US11138498B2 (en) | Computing unit | |
| Rubanov et al. | Application of Decomposition Method to Cyclic Finite State Machine Synthesis with Reconfigurable Time Parameters of Output Signals | |
| Yüzügüler et al. | Analog neural networks with deep-submicrometer nonlinear synapses | |
| Matas et al. | A synthesis of fuzzy control surfaces in CMOS technology | |
| Kablar | Singularly impulsive or generalized impulsive dynamical systems: Lyapunov and asymptotic stability | |
| Hinova | Synthesis of logic circuits with programmable logic controller | |
| Catania et al. | Analog gates for a VLSI fuzzy processor | |
| Kom | Simulation of a fuzzy-logic control system | |
| Bullingham | Prepacked circuit analysis | |
| Cobelli et al. | On the relationship between Forrester's schematics and compartmental graphs | |
| Chattopadhyay et al. | A complex measure of non-regular languages for discrete-event supervisory control | |
| Biasizzo et al. | Model-Based Diagnosis of Analog Circuits with CLP (R) | |
| Ogunlere et al. | Using Formal Theory to Determine Sequential Logic Circuit States | |
| Khatun | VLSI implementation of fuzzy logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: CONTROL DYNAMICS CO., LTD. Free format text: FORMER OWNER: UNIV FLORIDA Effective date: 20080307 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20080307 Address after: Washington, USA Applicant after: Control Dynamics Inc. Address before: American Florida Applicant before: University of Florida Research Foundation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091209 Termination date: 20181007 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |