CN100563322C - 滤波动态补偿的非反馈插值器 - Google Patents

Abstract

本发明公开了一种滤波动态补偿的非反馈插值器，其中，将六阶滤波插值及双线性滤波插值共享同一硬件电路，并且根据一插值运算位置对一图像区块进行亮度及色度的插值，其包括：一水平滤波器、一第一垂直滤波单元、一第二垂直滤波单元、一第三垂直滤波单元、一第一多任务器及一双线性滤波器，其中，在各垂直滤波单元中分别通过一选择器及一旁道路径来平衡不同滤波演算的频率延迟。借此，以达到整合六阶滤波及双线性滤波的插值演算，进而提高效率及节省面积的目的。

Description

滤波动态补偿的非反馈插值器

技术领域

本发明涉及一种非反馈插值器，特别是涉及一种可适用于不同滤波方式的动态补偿的非反馈插值器。

背景技术

随着影音多媒体产品的快速发展，影像视频方面的压缩技术也不断进步，继MPEG2、MP3、VCD、DVD后，具有H.264/AVC或MPEG4影音编解碼功能已经是目前多媒体产品的基本要求条件之一，由于这两者具有强大的压缩比、低比特率、无须复杂的程序以及高度与通信应用整合的能力，己经成为影音数字视频产品必备的功能及标准格式。其中，MPEG-4标准已在无线视频通信和流(Stream)媒体应用中得到采用，而由于H.264/AVC在压缩性能方面所具有的优势，H.264/AVC将会在实时视频通信、广播电视、视频存储播放等领域中得到应用。

但是，H.264/AVC视频压缩标准的主要目标在发展一套高效能、具有网络亲和性(network-friendly)及具有抗误性(error resilience)能力的视频压缩技术，并且大幅改进速率-失真效率(rate-distortion efficiency)，与MPEG-2、H.263v2或MPEG-4等视频压缩标准相比，由于其拥有较高的压缩率及编码功能，使得在相似的视频压缩质量下可节省较多的比特速率。

相对的在这些视频压缩标准的算法中，为了提高压缩效率，往往允许搭配使用精确至半像素(Half Pixel)甚至是四分之一像素(Quarter Pixel)的动态补偿(Motion Compensation)算法。而这些半像素或四分之一像素的值就必须使用整数像素之间的插值(Interpolation)算法来达成，并且插值运算在整个动态补偿功能运行上又是属于运算最频繁的部分。另一方面，因为人眼视觉对于亮度(Luminance)及色度(Chrominance)拥有不一致的敏感度，因此在计算亮度或色度的非整数像素值的时候，便会采用不同的插值算法，以H.264/AVC的视频压缩标准为例：亮度方面是使用六阶滤波(6-Tap Filter)算法，而色度方面则是使用双线性滤波(Bilinear Filter)算法。

而不同种类的插值算法在硬件电路设计上，就必须设计有两套不同的插值运算单元来处理，但就亮度与色度的运算时间来看，在同一运算时间里是仅有一套插值运算单元在运行，这样一来便造成了硬件电路设计上的浪费。请参考图1，为公知技术反馈型六阶滤波插值运算单元的示意图，如图所示，传统上为了节省芯片的面积而将水平方向(Horizontal Direction)的滤波器与垂直方向(Vertical Direction)的滤波器进行电路共享以产生的反馈型六阶滤波插值运算单元，其中通过一六阶滤波器10’来接收一输入数据流101’并且先进行水平方向的滤波，之后再利用一转置存储单元20’将水平方向的数据转置成垂直方向，再反馈至六阶滤波器10’中进行处理，最后才产生输出数据流102’。而这一设计虽只需使用一个六阶滤波器10’来达到节省面积的目的，但由于其数据流的方向上因为产生反馈的路线，因此没办法无限制的接收数据的输入，也就是说当六阶滤波器10’被反馈路线的数据所占用时，便无法接收新的输入数据流101’，所以无法达到无缝(Seamless)输入的效果。而这样的限制对于数据来自不定期响应的动态随机存储器来说，会大幅降低其功能。

请参考图2，为公知技术双线性滤波插值运算单元的示意图，如图所示，其包括了一水平双线性滤波器11’、一垂直双线性滤波器12’及一暂存缓冲区30’。而双线性滤波技术不论在水平方向或垂直方向上都只需要两笔输入数据流101”的像素值便可进行运算，当两笔输入数据流101”的像素值输入至水平双线性滤波器11’后，其也被传送至暂存缓冲区30’，而垂直双线性滤波器12’插值储存于暂存缓冲区30’的每两个像素值之间，借此重复执行运算之后产生输出数据流102”。

因此，在目前业界急需产品拥有较佳的市场竞争力以及将生产成本降低的情况下，如何整合硬件电路并搭配软件程序的设计来实现同时适用两种滤波功能的插值器架构，便成为值得加以研究的重点，以使整个视频压缩技术借此更能有效搭配使用各种编码工具及找出最佳的编码模式组合，进而发挥其最大的功能。

发明内容

本发明的目的在于提供一种滤波动态补偿的非反馈插值器，其克服了在运算时造成的不同的存储单元深度(Depth of Memory)以及频率延迟(ClockLatency)，对各个插值算法提供相同的频率延迟，进而具有可同时适用于六阶滤波及双线性滤波的动态补偿功能，且可以进行无缝(Seamless)的像素数据输入的处理，可更有效节省所占面积。

为了实现上述目的，本发明提供了一种滤波动态补偿的非反馈插值器，其根据一插值运算位置对一图像区块进行亮度及色度的插值，该图像区块包含数个整数像素点(Pixel)，该非反馈插值器包括：一水平滤波器、一第一垂直滤波单元、一第二垂直滤波单元、一第三垂直滤波单元、一第一多任务器及一双线性滤波器。其中水平滤波器用以接收该整数像素点，并输出一水平像素点，，其中：若进行该亮度的插值时，该水平滤波器接收该图像区块中在该插值运算位置的左右各三个整数像素点；若进行该色度的插值时，该水平滤波器接收该图像区块中在该插值运算位置的左右各一个整数像素点；而第一垂直滤波单元耦接水平滤波单元，并进一步包含：一第一转置存储单元以累积存储该水平像素点，并且提供一旁道路径来传输水平像素点；一第一垂直滤波器以处理该水平像素点而输出一第一取样点；以及一第一选择器直接耦接于第一转置存储单元，用以选择第一转置存储单元中所累积储存的水平像素点以产生一第二取样点及一第三取样点。第二垂直滤波单元，通过一第二转置存储单元来累积储存该水平像素点两侧的整数像素点的一个整数像素点，进而经由一第二垂直滤波器接收该第二转置存储单元所累积储存的整数像素点而进行垂直滤波以输出一第四取样点，且另提供旁道路径来传输该整数像素点，再借助一第二选择器选择该该第二转置存储单元所累积储存的整数像素点以产生一第五取样点及一第六取样点；第三垂直滤波单元，通过一第三转置存储单元来累积储存该水平像素点两侧其中的另一整数像素点，进而经由一第三垂直滤波器接收该第三转置存储单元所累积储存的整数像素点而进行垂直滤波以输出一第七取样点，且另提供旁道路径来传输该另一整数像素点，再借助一第三选择器选择该该第三转置存储单元所累积储存的另一整数像素点以产生一第八取样点及一第九取样点；此外，第一多任务器接收该取样点，并依据插值运算位置来选择输出相对应的两点取样点，之后再由双线性滤波器接收第一多任务器所输出的取样点，并加以进行双线性滤波演算以产生出一插值像素点。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为公知技术反馈型六阶滤波插值运算单元的示意图；

图2为公知技术双线性滤波插值运算单元的示意图；

图3为本发明非反馈插值器的实施例方块图；

图4为图像区块的像素点位置示意图；

图5为本发明在亮度插值的第一实施例应用示意图；

图6为本发明在亮度插值的第二实施例应用示意图；

图7为本发明在亮度插值的第三实施例应用示意图；

图8为本发明在亮度插值的第四实施例应用示意图；

图9为本发明在色度插值的第一实施例应用示意图；

图10为本发明在色度插值的第二实施例应用示意图；及

图11为本发明在色度插值的第三实施例应用示意图。

其中，附图标记：

10’六阶滤波器

11’水平双线性滤波器

12’垂直双线性滤波器

101’，101”输入数据流

102’，102”输出数据流

20’转置存储单元

30’暂存缓冲区

1第一取样点

2第二取样点

3第三取样点

4第四取样点

5第五取样点

6第六取样点

7第七取样点

8第八取样点

9第九取样点

10水平滤波器

20第一垂直滤波单元

201第一转置存储单元

202第一垂直滤波器

203第一选择器

204第一数值运算单元

205第四数值运算单元

206第四选择器

30第二垂直滤波单元

301第二转置存储单元

302第二垂直滤波器

303第二选择器

304第二数值运算单元

40第三垂直滤波单元

401第三转置存储单元

402第三垂直滤波器

403第三选择器

404第三数值运算单元

50第一多任务器

60双线性滤波器

D缓存单元

I，I’，I”整数像素点

Q插值像素点

具体实施方式

请参考图3，为本发明非反馈插值器的实施例方块图，本发明提供的非反馈插值器根据滤波动态补偿所要进行的插值运算位置对图像区块进行亮度及色度的插值，而在图像区块中包含有数个整数像素点(Pixel)(I，I’，I”)，并通过本发明非反馈插值器而可插值出该插值运算位置的插值像素点Q。如图所示，本发明非反馈插值器包括：一水平滤波器10、一第一垂直滤波单元20、一第二垂直滤波单元30、一第三垂直滤波单元40、一第一多任务器50及一双线性滤波器60。其中，若要进行亮度插值演算时，便选择插值运算位置的左右各三点整数点来提供给水平滤波器10进行插值演算；而若要进行色度插值演算时，则选择插值运算位置的左右各一点整数点来进行插值演算。水平滤波器10以水平方向接收该整数像素点(I，I’，I”)，并输出一水平像素点，而第一垂直滤波单元20耦接水平滤波单元10，且进一步包含：一第一转置存储单元201、一第一垂直滤波器202、一第一选择器203、一第一数值运算单元204、一第四数值运算单元205及一第四选择器206。其中第一转置存储单元201用以累积储存该水平像素点，并且提供旁道路径来传输水平像素点，而第一垂直滤波器202耦接第一转置存储单元201，以用来接收该累积的水平像素点进而进行垂直滤波以输出一第一取样点1，举例来说，进行亮度插值时累积六个水平像素点才可进行垂直滤波；而进行色度插值时累积两个水平像素点便可进行垂直滤波。再有，第一选择器203直接耦接与通过旁道路径耦接于第一转置存储单元201用以进行选择水平像素点以产生一第二取样点2及一第三取样点3。

由于非反馈插值器先运算水平方向再运算垂直方向，因此当垂直滤波运算完便会输出结果，而也就因此，当第一垂直滤波器202进行垂直滤波运算后可再经第一数值运算单元204进行四舍五入(Rounding)及删除(Clipping)的运算以得到第一取样点1；而同样的，在第一选择器203之后也可例如通过第四数值运算单元205来进行数值运算而得到第二取样点2及第三取样点3，而经过此数值运算之后能够确保取样点符合1像素(pixel)为8位(bits)，也就是位于0至255之间。此外，第三取样点3更可通过第四选择器206的选择而等同于第二取样点2，以在该两点取样点为相同时不需再进行运算而可直接取得。

接着，第二垂直滤波单元30包含一第二转置存储单元301、一第二垂直滤波器302、一第二选择器303及一第二数值运算单元304。其中通过第二转置存储单元301来累积存储水平像素点两侧其中之一的整数像素点I’，进而经第二垂直滤波器302加以运算输出一第四取样点4，而第二转置存储单元301还提供旁道路径来传输整数像素点I’，第二选择器303来选择整数像素点I’以产生一第五取样点5及一第六取样点6。同理，还可借助第二数值运算单元304耦接于第二垂直滤波器302以进行四舍五入及删除的运算而产生第四取样点4。

相同的，第三垂直滤波单元40包含一第三转置存储单元401、一第三垂直滤波器402、一第三选择器403及一第三数值运算单元404。其中通过第三转置存储单元401来累积存储水平像素点两侧其中的另一整数像素点I”，进而经第三垂直滤波器402加以运算输出一第七取样点7，而第三转置存储单元401还另提供旁道路径来传输整数像素点I”，并借助第三选择器403来选择整数像素点I”以产生一第八取样点8及一第九取样点9。相同的，可借助第三数值运算单元404耦接于第三垂直滤波器402以进行四舍五入及删除的运算而产生第七取样点7。

而上述的各个选择器(203、303及403)都用来平衡进行亮度插值或色度插值时所产生不同工作频率的延迟，亮度插值由于需累积六个像素点方可进行六阶滤波演算，因此需要六个延迟频率；而色度插值因只需两个像素点便可进行双线性滤波演算，因此只需两个延迟频率。而本发明为了能进行亮度插值及色度插值，因此需要利用各个旁道路径搭配选择器来平衡不同工作频率的差异。其中，该选择器可为多任务器或切换器。另外，该转置存储单元可分别包含有数个缓存单元D，并且该选择器例如可分别直接耦接于所属的转置存储单元中的第三个缓存单元。

两第一多任务器50例如可为九选二的多任务器，用于接收上述该取样点1至9，并根据插值运算位置而选择相对应的两点取样点来进行输出。此外，双线性滤波器60接收第一多任务器50所输出的两点取样点来进行双线性滤波演算以产生插值像素点Q，其中插值像素点Q在亮度插值时即为四分之一像素点；而在色度插值时为依权重比例的像素点。

在参考以下实施例说明时，请同时参考图4，为图像区块的像素点位置示意图，以方便说明。

请参考图5，为本发明在亮度插值的第一实施例应用示意图，此实施例水平方向为非整数像素，垂直方向为非整数像素时的六阶滤波的应用，如图所示，在此情况下，因为在水平及垂直方向上都必须经过滤波，因此除了各旁道路径之外，其它的运算单元都必须工作。而水平滤波器10在接收图像区块的水平方向六个整数像素点(I、I’及I”)之后进行水平六阶滤波以输出第一个二分之一像素点，并且由第一垂直滤波单元20中的第一转置存储单元201开始累积存储，而在第一转置存储单元201累积存储到第一垂直滤波器202所需的六个二分之一整数像素点时，便由第一垂直滤波器202进行垂直六阶滤波而输出第一取样点1，而在第一转置存储单元201累积二分之一像素点的同时，也通过第一选择器203的选择通行而将所累积的第三及第四个二分之一像素点进行第一数值运算单元204的四舍五入及删除运算之后存储以产生第二取样点2及第三取样点3。

另外，在第一垂直滤波单元20运行的同时，第二垂直滤波单元30及第三垂直滤波单元40也同时进行运算。首先，第二垂直滤波单元30借助其中的第二转置存储单元301来直接累积存储该图像区块的中间两个其中的一个整数像素点I’，而在第二转置存储单元301累积存储到第二垂直滤波器302所需的六个整数像素点I’时，便由第二垂直滤波器302进行垂直六阶滤波，且通过第二数值运算单元304的运算而产生第四取样点4。相同的，第三垂直滤波单元40借助其中的第三转置存储单元401来直接累积储存该图像区块的中间两个其中的另一个整数像素点I”，而在第三转置存储单元401累积储存到第三垂直滤波器402所需的六个整数像素点I”时，便由第三垂直滤波器402进行垂直六阶滤波，且通过第三数值运算单元404的运算而产生第七取样点7。

而由于水平及垂直方向皆为非整数，因此第一多任务器50便接收上述第一取样点1、第二取样点2、第三取样点3、第四取样点4及第七取样点7等五点并依据所要进行插值运算位置来选择其中两点进行输出，而双线性滤波器60便接收第一多任务器50所选择输出的两点取样点来进行双线性滤波而产生所需的插值像素点Q。

请参考图6，为本发明在亮度插值的第二实施例应用示意图，此实施例为水平方向为非整数像素，垂直方向为整数像素时的六阶滤波的应用，如图所示，在此情况下时，因为垂直方向为整数像素，因此所有垂直滤波单元皆可通过本身的旁道路径以节省频率延迟，并且各个垂直滤波器也可以关闭以节省能耗。而水平滤波器10在接收图像区块的水平方向六个整数像素点(I、I’及I”)之后进行水平六阶滤波以输出第一个二分之一像素点，并且在经第一转置存储单元201时便通过第一选择器203选择旁道路径来通过，而同样在经第四数值运算单元205运算后产生第二取样点2及第三取样点3。此外，在第四数值运算单元205之后，也可通过第四选择器206来使第三取样点3等于第二取样点2，以更节省频率的延迟。

而在第二垂直滤波单元30及第三垂直滤波单元40中，由于本实施例为整数像素，因此仅需分别使用到第二转置存储单元301及第三转置存储单元401且分别通过第二选择器303及第三选择器403来选择旁道路径以进行累积储存整数像数点(分别为I’及I”)。第二转置存储单元301累积储存两个整数像素点I’即产生第五取样点5及第六取样点6；而第三转置存储单元401累积储存两个整数像素点I”即产生第八取样点8及第九取样点9。

同样的，第一多任务器50接收第二取样点2、第三取样点3、第五取样点5、第六取样点6、第八取样点8及第九取样点9等六点，并依据所要进行插值运算位置来选择其中两点进行输出，而双线性滤波器60便接收第一多任务器50所选择输出的两点取样点来进行双线性滤波而产生所需的插值像素点Q。

请参考图7，为本发明在亮度插值的第三实施例应用示意图，此实施例为水平方向为整数像素，垂直方向为非整数像素时的六阶滤波的应用，如图所示，在此情况下时，因为水平方向为整数像素，因此水平滤波器10及用以处理非整数像数滤波的第一垂直滤波单元20都可关闭以节省能耗。此时，仅需第二垂直滤波单元30及第三垂直滤波单元40进行运算，且第二选择器303及第三选择器403也分别选择第二转置存储单元301及第三转置存储单元401来作为各自整数像素点(I’及I”)的通道，因此，第二转置存储单元301累积六个整数像素点I’之后，第二垂直滤波器302便进行垂直六阶滤波，并经第二数值运算单元304运算后产生第四取样点4，同时截取第二转置存储单元301本身所累积储存的第三及第四个整数像素点I’为第五取样点5及第六取样点6。同理，第三转置存储单元401累积六个整数像素点I”之后，第三垂直滤波器402便进行垂直六阶滤波，并经第三数值运算单元404运算后产生第七取样点7，同时截取第三转置存储单元401本身所累积储存的第三及第四个整数像素点I”为第八取样点8及第九取样点9。

再由第一多任务器50接收第四取样点4、第五取样点5、第六取样点6、第七取样点7、第八取样点8及第九取样点9等六点，并依据所要进行插值运算位置来选择其中两点进行输出，而双线性滤波器60便接收第一多任务器50所选择输出的两点取样点来进行双线性滤波而产生所需的插值像素点Q。

请参考图8，为本发明在亮度插值的第四实施例应用示意图，此实施例为水平及垂直方向皆为整数像素的六阶滤波的应用，如图所示，在此情况下时，因为水平方向为整数像素，因此水平滤波器10及用以处理非整数像数滤波的第一垂直滤波单元20接可关闭以节省能耗，并且由于垂直方向也为整数像素，因此第二垂直滤波单元30及第三垂直滤波单元40中各自的垂直滤波器也可以关闭，仅剩下第二转置存储单元301及第三转置存储单元401分别通过第二选择器303及第三选择器403来选择使用旁道路径以节省频率延迟。

而第二转置存储单元301通过第二选择器303累积两个整数像素点I’之后便可产生第五取样点5及第六取样点6；同时第三转置存储单元401通过第三选择器403累积两个整数像素点I”之后便可产生第八取样点8及第九取样点9。再由第一多任务器50接收第五取样点5、第六取样点6、第八取样点8及第九取样点9等四点，并依据所要进行插值运算位置来选择其中两点进行输出，而双线性滤波器60便接收第一多任务器50所选择输出的两点取样点来进行双线性滤波而产生所需的插值像素点Q。

以下的实施例为色度插值演算，因而各个滤波器最多仅需两个像素点即可进行双线性滤波演算，且双线性滤波采用权重计算的方式进行，所以在进行双线性滤波后的像素点为依权重比例的非整数像素点，并非全为二分之一像素点。此外，由于进行双线性滤波演算之后，即可得出所要插值运算位置，因此，第一多任务器50及双线性滤波器60便不需加以进行运算而直接通过形成插值像素点Q。

请参考图9，为本发明在色度插值的第一实施例应用示意图，此实施例为水平及垂直方向都为非整数像素的双线性滤波的应用，如图所示，在此情况下时，水平滤波器10接收图像区块中水平方向的两个整数像素点(I’及I”)，并且通过水平滤波器10进行双线性滤波以输出一非整数像素点，而第一转置存储单元201在累积存储两个非整数像数点后，便通过第一垂直滤波器202进行双线性滤波演算，且同样经过第一数值运算单元204运算后输出第一取样点1。而在直接通过第一多任务器50及双线性滤波器60后以形成插值像素点Q。

请参考图10，为本发明在色度插值的第二实施例应用示意图，此实施例为水平方向为非整数像素，垂直方向为整数像素的双线性滤波的应用，如图所示，在此情况下时，由于垂直方向为整数像素，因此，水平滤波器10所输出的非整数像素点经第一选择器203选择旁道路径通过，而不需进行垂直方向的双线性滤波，而该非整数像素点经过第四数值运算单元205运算后再经第四选择器206直接选择暂存为第三取样点3。并且同样直接通过第一多任务器50及双线性滤波器60后以形成插值像素点Q。

请参考图11，为本发明在色度插值的第三实施例应用示意图，此实施例为水平方向为整数像素，垂直方向为非整数像素的双线性滤波的应用，如图所示，在此情况下时，为保持数据流的一致性，因此水平方向即使为整数像素，仍会通过水平滤波器10，但此时的水平滤波器10并不会进行任何演算及处理操作，而在第一转置存储单元201中累积整数像素点(I’或I”)达两个时便会通过第一垂直滤波器202进行垂直双线性滤波，并经第一数值运算单元204运算后产生第一取样点1。同样的第一取样点1直接通过第一多任务器50及双线性滤波器60后以形成插值像素点Q。

而本发明在色度插值的第四实施例为水平及垂直方向皆为整数像素，其与色度插值的第三实施例相同为保持数据流的一致性，因此水平方向即使为整数像素，仍会通过水平滤波器10，但此时的水平滤波器10并不会进行任何演算及处理操作，而请同样参考图10的应用示意图即可，本实施例与该图所不同说明的是水平滤波器10并不会进行演算处理而直接输出整数像素点(I’或I”)，并经第一选择器203选择旁道路径通过，而不需进行垂直方向的双线性滤波，并且再经过第四数值运算单元205运算后由第四选择器206直接选择暂存为第三取样点3。最后同样直接通过第一多任务器50及双线性滤波器60后以形成插值像素点Q。

综上所述，本发明非反馈插值器主要将六阶滤波插值及双线性滤波插值共享同一硬件电路，以节省面积，并且可允许高流量及无缝(Seamless)输入，同时更拥有较佳的可扩充性。此外，因为增加了旁道路径，使得六阶滤波插值或双线性滤波插值均承受相同的频率延迟，以保持数据处理速率的一致性。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1、一种滤波动态补偿的非反馈插值器，其特征在于，根据一插值运算位置对一图像区块进行亮度及色度的插值，该图像区块包含数个整数像素点，该非反馈插值器包括：

一水平滤波器，以水平方向接收该整数像素点，并输出一水平像素点，其中：若进行该亮度的插值时，该水平滤波器接收该图像区块中在该插值运算位置的左右各三个整数像素点；若进行该色度的插值时，该水平滤波器接收该图像区块中在该插值运算位置的左右各一个整数像素点；

一第一垂直滤波单元，耦接该水平滤波单元，进一步包含：一第一转置存储单元，用以累积储存该水平像素点，并且另提供一旁道路径来传输该水平像素点；一第一垂直滤波器，耦接该第一转置存储单元，以接收该累积的水平像素点而进行垂直滤波以输出一第一取样点；及一第一选择器，直接耦接于该第一转置存储单元，用以选择该第一转置存储单元中所累积储存的水平像素点以产生一第二取样点及一第三取样点；

一第二垂直滤波单元，通过一第二转置存储单元来累积储存该水平像素点两侧的整数像素点的一个整数像素点，进而经由一第二垂直滤波器接收该第二转置存储单元所累积储存的整数像素点而进行垂直滤波以输出一第四取样点，且另提供旁道路径来传输该整数像素点，再借助一第二选择器选择该该第二转置存储单元所累积储存的整数像素点以产生一第五取样点及一第六取样点；

一第三垂直滤波单元，通过一第三转置存储单元来累积储存该水平像素点两侧其中的另一整数像素点，进而经由一第三垂直滤波器接收该第三转置存储单元所累积储存的整数像素点而进行垂直滤波以输出一第七取样点，且另提供旁道路径来传输该另一整数像素点，再借助一第三选择器选择该该第三转置存储单元所累积储存的另一整数像素点以产生一第八取样点及一第九取样点；

一第一多任务器，接收第一取样点、第二取样点、第三取样点、第四取样点、第五取样点、第六取样点、第七取样点、第八取样点以及第九取样点，并依据该插值运算位置来选择输出相对应的两点取样点；及

一双线性滤波器，用以接收该第一多任务器所输出的取样点，并运算产生出一插值像素点。

2、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一垂直滤波单元还进一步包含一第四选择器，取得该第二取样点，以输出该第三取样点，并使该第三取样点等同于该第二取样点。

3、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一选择器、第二选择器及第三选择器分别用以平衡亮度插值及色度插值时的不同工作频率。

4、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一选择器、第二选择器及第三选择器为多任务器或切换器。

5、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一转置存储单元、第二转置存储单元及第三转置存储单元分别包含数个缓存单元。

6、根据权利要求5所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一选择器、第二选择器及第三选择器分别直接耦接于所属该第一转置存储单元、第二转置存储单元及第三转置存储单元中的第三个缓存单元。

7、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一垂直滤波单元、第二垂直滤波单元及第三垂直滤波单元还进一步分别包括：

一数值运算单元，分别耦接于该所属的第一垂直滤波单元、第二垂直滤波单元及第三垂直滤波单元以进一步加以进行四舍五入及删除运算而分别输出该第一取样点、该第四取样点及该七取样点。

8、根据权利要求7所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一垂直滤波单元还进一步包括另一数值运算单元，耦接于该第一选择器，用以对该第一选择器所输出的该水平像素点进行四舍五入及删除的运算。

9、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的第一多任务器为九选二的多任务器。

10、根据权利要求1所述的滤波动态补偿的非反馈插值器，其特征在于，所述的插值像素点在该亮度插值时为四分之一像素点；而在该色度插值时为依权重比例的像素点。

Images