CN100555261C - 运动控制器的ieee 1394通讯接口系统 - Google Patents
运动控制器的ieee 1394通讯接口系统 Download PDFInfo
- Publication number
- CN100555261C CN100555261C CNB2008100391955A CN200810039195A CN100555261C CN 100555261 C CN100555261 C CN 100555261C CN B2008100391955 A CNB2008100391955 A CN B2008100391955A CN 200810039195 A CN200810039195 A CN 200810039195A CN 100555261 C CN100555261 C CN 100555261C
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- links
- ieee
- tsb43aa82
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种运动控制器的IEEE 1394通讯接口系统，包括DSP电路，双口RAM存储器电路，IEEE 1394控制器电路，IEEE 1394通讯接口插座电路，电压控制电路，以及复位电路。DSP电路经引出线分别与IEEE 1394控制器电路、双口RAM存储器电路、电压控制电路、复位电路连接；IEEE 1394控制器电路经引出线分别于与电压控制电路、复位电路以及IEEE 1394通讯接口插座电路连接；双口RAM存储器电路经引出线与电压控制电路连接；IEEE 1394通讯接口插座电路经IEEE 1394传输电缆连接至上位计算机。本发明在IEEE 1394协议的支持下可以实现高速数据传输，支持即插即用、热插拔、等时和异步数据传输。
Description
技术领域
本发明涉及一种有线传输技术领域的通讯系统，具体是一种运动控制器的IEEE 1394通讯接口系统。
背景技术
现代的运动控制系统大多使用基于计算机标准总线的运动控制器，通过连接上位计算机与运动控制器之间的总线来实现通讯。运动控制系统所使用的总线形式多种多样，有ISA接口、PCI接口、VME接口、RS232接口、USB接口，以及以太网、RS485、SERCOS、Profibus等现场网络通信接口。目前，新出现的IEEE 1394标准已逐渐成为在计算机上流行的接口标准之一。相对于其它总线形式而言，IEEE 1394用于运动控制的主要优点是，一方面是它支持对等通信，各个IEEE1394的节点可以脱离主机自主执行事物，另一方面它可以构建一个快速的实时网络。IEEE(电子和电器工程师协会)在1995年认可的IEEE 1394-1995规范和2000年推出的IEEE 1394a-2000规范支持高达400Mb/s的传输速率，而1394b支持的传输速率为800Mb/s-1.6Gb/s，使用塑料光纤时可能提高到3.2Gb/s。此外，目前的运动控制器大多采用数字信号处理和FPGA技术，针对这种运动控制器，无论它具体使用什么型号的数字信号处理芯片，应用于什么系统，它的数字信号处理芯片都可以通过挂接FPGA然后通过IEEE 1394通讯接口系统接入到上位计算机，这使得运动控制器与IEEE 1394通讯接口系统的连接灵活而方便。总而言之，将IEEE 1394总线引入运动控制系统具有极大的必要性，对于提高运动控制系统的通讯性能具有重大的意义。
经对现有技术的文献检索发现，中国专利公开号为CN1411250的中国专利，提供了一种实时信号分析仪的USB通讯接口系统，该专利包括USB控制器电路，串口EEPROM存储器电路，RAM数据存储器电路，USB通讯接口插座电路，以及电压控制电路。该系统在USB协议的支持下可以实现大数据量的数据吞吐，更好的实现实时信号处理可以应用于各种需要与上位机PC机进行通讯的实时信号分析仪。但是该系统无法使用在IEEE 1394协议框架下。
发明内容
本发明针对现有技术的不足，提供了一种运动控制器的IEEE 1394通讯接口系统，用于解决各种运动控制器与上位计算机的实时大批量数据传输的通讯问题。本发明在IEEE 1394协议框架下，通过软件的支持，使运动控制器可以方便快捷的连接上位计算机。
本发明是通过以下技术方案实现的：
本发明包括数字信号处理电路，IEEE 1394控制器电路、双口RAM存储器电路、IEEE 1394通讯接口插座电路、电压控制电路以及复位电路。数字信号处理电路经引出线分别与IEEE 1394控制器电路、双口RAM存储器电路、电压控制电路、复位电路连接；IEEE 1394控制器电路经引出线分别于与电压控制电路、复位电路以及IEEE 1394通讯接口插座电路连接；双口RAM存储器电路经引出线与电压控制电路连接；IEEE 1394通讯接口插座电路经IEEE 1394传输电缆连接至上位计算机。
所述的数字信号处理电路，其核心为一块数字信号处理芯片，数字信号处理芯片用于控制IEEE1394芯片和双口RAM芯片，数字信号处理芯片首先初始化IEEE1394芯片和双口RAM芯片，接下来，在1394芯片接收到1394数据后，数字信号处理芯片将有效数据从IEEE1394控制器提取出来存入双口RAM，在双口RAM接收到运动控制器写入的数据后，数字信号处理芯片将数据从双口RAM中读出，请求1394芯片将数据发送出去；此外，数字信号处理电路的JTAG接口用于连接数字信号处理仿真器。
所述的IEEE1394控制器电路，其核心为一块IEEE1394芯片，IEEE1394芯片接收IEEE1394通讯接口插座电路传来的数据，提示数字信号处理芯片收到1394数据，并在接收到数字信号处理芯片的读请求后将数据提供给数字信号处理芯片；在收到数字信号处理芯片发送的1394数据请求后，将待发送数据通过IEEE1394通讯接口插座电路发送出去。
所述的IEEE1394通讯接口插座电路，将上位计算机通过IEEE1394传输电缆发送来的数据传递给IEEE1394控制电路，将IEEE1394控制器电路发给上位计算机的数据通过IEEE1394传输电缆发送出去。
所述的双口RAM存储器电路，其一侧端口与数字信号处理电路交互，另一侧端口与运动控制器交互；储存数字信号处理芯片传来的命令数据，在运动控制器发出读数据请求后将数据传给运动控制器接口；储存运动控制器接口传来的数据，在数字信号处理芯片发出读数据请求后将数据传给数字信号处理电路。
所述的电压控制电路，将外接的5V电源转换为3.3V电源，提供给数字信号处理电路，IEEE1394控制器电路，双口RAM存储器电路和复位电路；将5V电源转换为1.9V电源，提供给IEEE1394控制器电路。
本发明的信息处理内容和流程为：上位计算机通过IEEE 1394传输电缆以IEEE1394数据包的形式向运动控制器发送数据，IEEE1394数据包首先通过IEEE1394通讯接口插座电路传给IEEE1394控制器电路，接着IEEE1394控制器电路将数据包传给数字信号处理电路，然后数字信号处理电路将数据包中的有效数据，即需要传给运动控制器的数据，提取出来，存入双口RAM存储器电路，最后运动控制器通过双口RAM存储器电路获得数据；运动控制器需要向上位计算机发送数据时，首先运动控制器将数据写入双口RAM存储器电路，接着数字信号处理电路将数据从双口RAM存储器电路中读出，将这些数据以及发送数据的指令传给IEEE1394控制器电路，然后IEEE1394控制器电路将数据打成IEEE1394数据包，通过IEEE1394通讯接口插座电路将数据发送到IEEE1394传输电缆上，最终数据包到达上位计算机。复位电路向数字信号处理电路和IEEE1394控制器电路提供复位信号。
本发明与传统背景技术相比，所具有的有益效果是：
1、即插即用，目前越来越多的计算机主板上都带有IEEE 1394接口，所以拥有这种IEEE 1394通讯接口的运动控制器可以方便的接入到上位计算机中；
2、通讯方便，只需在上位计算机上安装相应的驱动程序，运动控制器就可以与上位计算机通讯；
3、高速数据通讯，运动控制器在IEEE 1394协议的支持下可以实现大数据量的数据吞吐；
4、热插拔，当多个运动控制器通过各自的IEEE 1394通讯接口与上位计算机通讯时，带电接入或移出某一个运动控制器不会影响其它运动控制器与上位计算机的数据传输；
5、每条IEEE 1394总线上除了上位计算机外，最多可以连接多达62个IEEE1394通讯接口；
6、对等传输，网络中不需要服务器，各IEEE 1394通讯接口可以脱离主机自主执行事务；
7、应用范围广，应用于运动控制器的各种芯片，如数字信号处理芯片，单片机芯片等都可以通过挂接FPGA然后通过这种IEEE 1394通讯接口系统接入到上位计算机。
附图说明
图1是本发明的结构框图；
图2是数字信号处理电路原理图；
图3是IEEE 1394控制器电路原理图；
图4是IEEE 1394通讯接口插座电路原理图；
图5是双口RAM存储器电路原理图；
图6是电压控制电路原理图；
图7是复位电路原理图。
具体实施方式
下面结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
如图1所示，本实施例包括：数字信号处理电路1，IEEE 1394控制器电路2，双口RAM存储器电路3，IEEE 1394通讯接口插座电路4，电压控制电路5，以及复位电路6。数字信号处理电路1经引出线分别与IEEE 1394控制器电路2，双口RAM存储器电路3，电压控制电路5，复位电路6连接；IEEE 1394控制器电路2经引出线分别于与电压控制电路5，复位电路6以及IEEE 1394通讯接口插座电路4连接；双口RAM存储器电路3经引出线与电压控制电路5连接；IEEE1394通讯接口插座电路4经IEEE 1394传输电缆连接至上位计算机。
本实施例上位机通过IEEE 1394传输电缆以IEEE1394数据包的形式向运动控制器发送数据，IEEE1394数据包首先通过IEEE1394通讯接口插座电路4传给IEEE1394控制器电路2，接着IEEE1394控制器电路2将数据包传给数字信号处理电路1，然后数字信号处理电路1将数据包中的有效数据，即需要传给运动控制器的数据，提取出来，存入双口RAM存储器电路3，最后运动控制器通过双口RAM存储器电路3获得数据；运动控制器需要向上位机发送数据时，首先运动控制器将数据写入双口RAM存储器电路3，接着数字信号处理电路1将数据从双口RAM存储器电路3中读出，将这些数据以及发送数据的指令传给IEEE1394控制器电路2，然后IEEE1394控制器电路2将数据打成IEEE1394数据包，通过IEEE1394通讯接口插座电路4将数据发送到IEEE1394传输电缆上，最终数据包到达上位机。
如图2所示，数字信号处理电路1包括TMS320F2812芯片U1、电阻R1-R3、电容C1-C21、两脚晶振Y1、JTAG插头JP1。
TMS320F2812芯片U1的引脚/XHOLD接上拉电阻R1，TMS320F2812芯片U1的3.3V电源入口处接9个去耦电容C3-C11，TMS320F2812芯片U1的1.9V电源入口处接10个去耦电容C12-C21，两脚晶振Y1的一端连接TMS320F2812芯片U1的X2引脚，另一端连接TMS320F2812芯片U1的X1/XCLKIN引脚，两脚晶振Y1的两端各连一个极性电容C5、C6的正极，这两个电容C5、C6的负极接地，本段落中描述的电路组成TMS320F2812芯片U1的外围电路；
TMS320F2812芯片U1的引脚XD0-XD15通过数据线D0-D15与TSB43AA82芯片U2及CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚XA0-XA13通过地址线A0-A13与CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚XA0-XA7通过地址线A0-A7与TSB43AA82芯片U2相连，TMS320F2812芯片U1的引脚/XZCSOAND1通过1394片选线CEO与TSB43AA82芯片U2相连，TMS320F2812芯片U1的引脚/XZCS22通过双口RAM片选线CE2与CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚/XWE通过写信号线WE与TSB43AA82芯片U2及CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚/XRD通过读信号线RD与TSB43AA82芯片U2及CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚XREADY通过忙信号线RDY与TSB43AA82芯片U2及CY7C026A芯片U5相连，TMS320F2812芯片U1的引脚XINT通过中断信号线XINT1与TSB43AA82芯片U2相连，TMS320F2812芯片U1的引脚/XRS通过复位信号线RESET与TSB43AA82芯片U2相连，本段落中描述的电路成TMS320F2812芯片与TSB43AA82芯片和CY7C026A芯片相连的电路。
TMS320F2812芯片U1的JTAG信号引脚TMS、/TRST、TDI、TDO分别与JTAG插头JP1的1、2、3、7号引脚相连，TMS320F2812芯片U1的引脚TCK与JTAG插头JP1的9、11号引脚相连，TMS320F2812芯片U1的两个扩展口引脚EMUO、EMU1分别与JTAG插头JP1的13、14号引脚相连，JTAG插头JP1的13、14号引脚分别接上拉电阻R2、R3，JTAG插头JP1的5号引脚接高电平，JTAG插头JP1的4、6、8、10、12号引脚接地，本段落中描述的电路组成JTAG接口电路。
所述的TMS320F2812芯片U1是TI公司生产的32位定点数字信号处理器，最高主频150MHz，最小指令周期6.67ns。
如图3所示，IEEE 1394控制器电路2包括TSB43AA82芯片U2、电阻R4-R20、电容C22-C44、两脚晶振Y2。
TSB43AA82芯片U2的引脚FILTERO和FILTER1之间接滤波电容C28，TSB43AA82芯片U2的3.3V电源入口处接11个去耦电容C29-C39，TSB43AA82芯片U2的1.8V电源入口处接5个去耦电容C40-C44，TSB43AA82芯片U2的引脚BDOCLKDIS、M8M16、ALE、PHYTESTM分别接上拉电阻R4、R5、R18、R20，TSB43AA82芯片U2的引脚/EN接下拉电阻R19，TSB43AA82芯片U2的引脚R0和引脚R1之间接电流设置电阻R11，两脚晶振Y2的一端连接TSB43AA82芯片U2的X1引脚，另一端连接TSB43AA82芯片U2的X0引脚，两脚晶振Y2的两端各连一个电容C26、C27的一端，这两个电容C26、C27的另一端接地，本段落中描述的电路组成TSB43AA82芯片的外围电路。
TSB43AA82芯片U2的引脚DA0-DA15通过数据线D0-D15与TMS320F2812芯片U1相连、引脚BDIO8-BDIO15通过地址线A0-A7与TMS320F2812芯片U1相连、引脚XCS通过1394片选线CEO与TMS320F2812芯片U1相连、引脚XWR通过写信号线WE与TMS320F2812芯片U1相连、引脚XRD通过读控制线RD与TMS320F2812芯片U1相连、引脚XWAIT通过忙信号线RDY与TMS320F2812芯片U1相连、引脚XINT通过中断信号线XINT1与TMS320F2812芯片U1相连、引脚XRESETP和XRESETL通过复位信号线RESET与TMS320F2812芯片U1相连，本段落中描述的电路组成TSB43AA82芯片与TMS320F2812芯片相连的电路；
TSB43AA82芯片U2的引脚TPA1P通过双绞线信号线TPA1P与IEEE 1394通讯接口插座电路4相连，引脚TPA1N通过双绞线信号线TPA1N与IEEE 1394通讯接口插座电路4相连，引脚TPB1P通过双绞线信号线TPB1P与IEEE 1394通讯接口插座电路4相连，引脚TPB1N通过双绞线信号线TPB1N与IEEE 1394通讯接口插座电路4相连，引脚TPA2P通过双绞线信号线TPA2P与IEEE 1394通讯接口插座电路4相连，引脚TPA2N通过双绞线信号线TPA2N与IEEE 1394通讯接口插座电路4相连，引脚TPB2P通过双绞线信号线TPB2P与IEEE 1394通讯接口插座电路4相连，引脚TPB2N通过双绞线信号线TPB2N与IEEE 1394通讯接口插座电路4相连，线缆供电引脚CPS通过限流电阻R12与IEEE 1394通讯接口插座电路4相连；TSB43AA82芯片U2的双绞线偏压输出引脚TPBIAS2通过电阻R6、R7分别连接到双绞线信号线对TPA2P、TPA2N，同时经过去耦电容C23接地；TSB43AA82芯片U2的双绞线偏压输出引脚TPBIAS1通过电阻R13、R14分别连接到双绞线信号线对TPA1P、TPA1N同时经过去耦电容C24接地，第一对电容和电阻C22、R9并联后，一端接地，另一端分别连接两个电阻R8、R10的一端，这两个电阻的其中一个电阻R8的另一端连接TSB43AA82芯片U2的TPB2P引脚，这两个电阻的其中另一个电阻R10的另一端连接TSB43AA82芯片U2的TPB2N引脚，第二对电容和电阻C25、R17并联后，一端接地，另一端分别连接两个电阻R15、R16的一端，这两个电阻的其中一个电阻R15的另一端连接TSB43AA82芯片U2的TPB1P引脚，这两个电阻的其中另一个电阻R16的另一端连接TSB43AA82芯片U2的TPB1N引脚，本段落中描述的电路组成TSB43AA82芯片与IEEE 1394通讯接口插座电路相连的电路。
所述的TSB43AA82芯片U2是TI公司生产的IEEE1394物理层和链路层综合控制芯片，支持IEEE1394-1995规范和IEEE1394a-2000规范，集成有两个传输速率高达400Mbps的IEEE1394物理层端口。
如图4所示，IEEE 1394通讯接口插座电路4包括两个通用的IEEE 1394插座U3、U4。其中一个IEEE 1394插座U4的TPA+、TPA-引脚分别通过双绞线信号线对TPA1P、TPA1N与TSB43AA82芯片U2相连，TPB+、TPB-引脚分别通过双绞线信号线对TPB1P、TPB1N与TSB43AA82芯片U2相连；另一个IEEE 1394插座U3的TPA+、TPA-引脚分别通过双绞线信号线对TPA2P、TPA2N与TSB43AA82芯片U2相连，TPB+、TPB-引脚分别通过双绞线信号线对TPB2P、TPB2N与TSB43AA82芯片U2相连。这两个IEEE 1394插座U4、U3的PWR引脚通过限流电阻R12与TSB43AA82芯片U2的引脚CPS相连。
如图5所示，双口RAM存储器电路3包括CY7C026A芯片U5、电阻R21-R29、电容C45-C47，CY7C026A芯片U5的引脚/SEML、/INTL、M/S、/SEMP、/INTR分别接上拉电阻R21-R25，CY7C026A芯片U5的引脚/LBL、/UBL、/LBR、/UBR分别接下拉电阻R26-R29，CY7C026A芯片U5的3.3V电源入口接3个去耦电容C45-C47；CY7C026A芯片U5的引脚I/O0L-I/O15L通过数据线D0-D15与TMS320F2812芯片U1相连，引脚A0L-A13L通过地址线A0-A13与TMS320F2812芯片U1相连，引脚CEL通过双口RAM片选线CE2与TMS320F2812芯片U1相连，引脚R/WL通过写信号线WE与TMS320F2812芯片U1相连，引脚OEL通过读信号线RD与TMS320F2812芯片U1相连，引脚BUSYL通过忙信号线RDY与TMS320F2812芯片U1相连；CY7C026A芯片U5的引脚I/O0R-I/O15R通过数据线IOR0-IOR15与运动控制器接口JP2相连，引脚A0R-A13R通过地址线AR0-AR13与运动控制器接口JP2相连，引脚CER通过双口RAM片选线CER与运动控制器接口JP2相连，引脚R/WR通过写信号线RWR与运动控制器接口JP2相连，引脚OER通过读信号线OER与运动控制器接口JP2相连，引脚BUSYR通过忙信号线BUSYR与运动控制器接口JP2相连。
所述的CY7C026A芯片U5是CYPRESS公司生产的16K×16低功耗CMOS型静态双口RAM。
如图6所示，电压控制电路5包括5V转1.9V的电压变换TPS76801Q芯片U6、5V转3.3V的电压变换TPS75733芯片U7。TPS75733芯片U7的引脚FB/PG接上拉电阻R34，TPS75733芯片U7的引脚OUTPUT接指示灯LED3，指示灯LED3通过接入电阻R35接地，TPS75733芯片U7的引脚OUTPUT通过并联电容C51、C52接地，TPS75733芯片U7的5V电源入口通过去耦电容C50接地；PS76801Q芯片U6的引脚/EN接TPS75733芯片U7的引脚FB/PG，TPS76801Q芯片U6的引脚OUT接指示灯LED2，指示灯LED2通过接入电阻R33接地，TPS76801Q芯片U6的引脚OUT接极性电容C49的正极，极性电容C49的负极接地，TPS76801Q芯片U6的引脚OUT和引脚FB/NC之间接电阻R30，引脚FB/NC通过电阻R31接地，TPS76801Q芯片U6的5V电源入口通过去耦电容C48接地，TPS76801Q芯片U6的5V电源入口接指示灯LED1，指示灯LED1通过接入电阻R32接地。
所述的TPS76801Q芯片U6是TI公司生产的5V转1.9V的电压变换芯片。所述的TPS75733芯片U7是TI公司生产的5V转3.3V的电压变换芯片。
如图7所示，复位电路6包括复位TPS3823-33芯片U8，TPS3823-33芯片U8的3.3V电源入口处接去耦电容C53，TPS3823-33芯片U8的引脚/RESET通过复位信号线RESET与TMS320F2812芯片U1和TSB43AA82芯片U2相连，TPS3823-33芯片U8的引脚/MR连接复位开关S1的一端，复位开关S1的另一端接地。
所述的TPS3823-33芯片U8是TI公司生产的复位芯片，供电电压为3.3V。本发明使用了TPS3823-33芯片U8提供的上电复位和手动复位功能。
下面对本实施例的具体工作过程说明：
1、TMS320F2812初始化TSB43AA82。IEEE 1394通讯接口系统上电后，TMS320F2812会运行程序，写TSB43AA82的配置ROM及配置寄存器。
2、设备接入，通过专用的IEEE 1394电缆将运动控制器的IEEE 1394接口与上位计算机的IEEE 1394接口相连，上位计算机会自动检测到有新设备接入，并向IEEE 1394外设发出读取设备配置ROM的命令。
3、上位计算机对IEEE 1394控制器的枚举过程。针对上位计算机向IEEE1394外设发出的读取配置ROM的请求，TSB43AA82芯片的自动回复模块会将其配置ROM的内容发送给上位计算机，上位计算机根据这个配置ROM中的内容装载相应的设备驱动程序，完成枚举过程。
4、建立通讯连接。上位计算机发起总线复位命令并强制自己为IEEE 1394根节点，整个IEEE 1394系统完成树标识和自标识过程。从而，上位计算机与TSB43AA82之间建立了正常的通讯。
本实施例应用于运动控制器。通常运动控制器要使用数字信号处理芯片或者单片机芯片来完成信号的处理。运动控制器的数字信号处理芯片、单片机芯片等都可以通过挂接FPGA然后通过这种IEEE 1394通讯接口系统接入到上位计算机，实现运动控制器与上位计算机之间的高速数据通讯。
Claims (10)
1、一种运动控制器的IEEE 1394通讯接口系统，其特征在于，包括：数字信号处理电路、IEEE 1394控制器电路、双口RAM存储器电路、IEEE 1394通讯接口插座电路、电压控制电路以及复位电路，数字信号处理电路经引出线分别与IEEE 1394控制器电路、双口RAM存储器电路、电压控制电路、复位电路连接；IEEE 1394控制器电路经引出线分别于与电压控制电路、复位电路以及IEEE 1394通讯接口插座电路连接；双口RAM存储器电路经引出线与电压控制电路连接；IEEE 1394通讯接口插座电路经IEEE 1394传输电缆连接至上位计算机；
上位计算机通过IEEE 1394传输电缆以IEEE1394数据包的形式向运动控制器发送数据，IEEE1394数据包首先通过IEEE1394通讯接口插座电路传给IEEE1394控制器电路，接着IEEE1394控制器电路将数据包传给数字信号处理电路，然后数字信号处理电路将数据包中的有效数据，即需要传给运动控制器的数据，提取出来，存入双口RAM存储器电路，最后运动控制器通过双口RAM存储器电路获得数据；运动控制器需要向上位计算机发送数据时，首先运动控制器将数据写入双口RAM存储器电路，接着数字信号处理电路将数据从双口RAM存储器电路中读出，将这些数据以及发送数据的指令传给IEEE1394控制器电路，然后IEEE1394控制器电路将数据打成IEEE1394数据包，通过IEEE1394通讯接口插座电路将数据发送到IEEE1394传输电缆上，最终数据包到达上计算位机，复位电路向数字信号处理电路和IEEE1394控制器电路提供复位信号。
2、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的数字信号处理电路，其核心为一块数字信号处理芯片，数字信号处理芯片用于控制IEEE1394芯片和双口RAM芯片，数字信号处理芯片首先初始化IEEE1394芯片和双口RAM芯片，接下来，在IEEE1394芯片接收到IEEE1394数据后，数字信号处理芯片将有效数据从IEEE1394控制器提取出来存入双口RAM芯片，在双口RAM芯片接收到运动控制器写入的数据后，数字信号处理芯片将数据从双口RAM芯片中读出，请求IEEE1394芯片将数据发送出去；此外，数字信号处理电路的JTAG接口用于连接数字信号处理仿真器。
3、根据权利要求1或2所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述数字信号处理电路包括TMS320F2812芯片(U1)、电阻(R1-R3)、电容(C1-C21)、两脚晶振(Y1)、JTAG插头；
TMS320F2812芯片的外围电路的结构为：TMS320F2812芯片U1的引脚/XHOLD接上拉电阻(R1)；TMS320F2812芯片(U1)的3.3V电源入口处接9个去耦电容(C3-C11)，每个去耦电容的一端接3.3V电源，另一端接地；TMS320F2812芯片(U1)的1.9V电源入口处接10个去耦电容(C12-C21)每个去耦电容的一端接1.9V电源，另一端接地；两脚晶振(Y1)的一端连接TMS320F2812芯片U1的X2引脚，另一端连接TMS320F2812芯片U1的X1/XCLKIN引脚，两脚晶振(Y1)的两端各连一个极性电容(C5、C6)的正极，这两个电容(C5、C6)的负极接地；
TMS320F2812芯片与TSB43AA82芯片和CY7C026A芯片相连的电路的结构为：TMS320F2812芯片U1的引脚XD0-XD15通过数据线与TSB43AA82芯片及CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚XA0-XA13通过地址线与CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚XA0-XA7通过地址线与TSB43AA82芯片相连，TMS320F2812芯片(U1)的引脚/XZCSOAND1通过1394片选线与TSB43AA82芯片相连，TMS320F2812芯片(U1)的引脚/XZCS22通过双口RAM片选线与CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚/XWE通过写信号线与TSB43AA82芯片及CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚/XRD通过读信号线与TSB43AA82芯片及CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚XREADY通过忙信号线与TSB43AA82芯片及CY7C026A芯片相连，TMS320F2812芯片(U1)的引脚XINT通过中断信号线与TSB43AA82芯片相连，TMS320F2812芯片(U1)的引脚/XRS通过复位信号线与TSB43AA82芯片相连；
TMS320F2812芯片(U1)的JTAG接口电路的结构是：TMS320F2812芯片(U1)的JTAG信号引脚TMS、/TRST、TDI、TDO分别与JTAG插头的1、2、3、7号引脚相连，TMS320F2812芯片(U1)的引脚TCK与JTAG插头的9、11号引脚相连，TMS320F2812芯片(U1)的两个扩展口引脚EMU0、EMU1分别与JTAG插头的13、14号引脚相连，JTAG插头JP1的13、14号引脚分别接上拉电阻R2、R3，JTAG插头的5号引脚接高电平，JTAG插头的4、6、8、10、12号引脚接地。
4、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的IEEE1394控制器电路，其核心为一块IEEE1394芯片，IEEE1394芯片接收IEEE1394通讯接口插座电路传来的数据，提示数字信号处理芯片收到1394数据，并在接收到数字信号处理芯片的读请求后将数据提供给数字信号处理芯片；在收到数字信号处理芯片发送的1394数据请求后，将待发送数据通过IEEE1394通讯接口插座电路发送出去。
5、根据权利要求1或4所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的IEEE 1394控制器电路包括TSB43AA82芯片(U2)、电阻(R4-R20)、电容(C22-C44)、两脚晶振(Y2)；
TSB43AA82芯片的外围电路的结构为：TSB43AA82芯片(U2)的引脚FILTER0和FILTER1之间接滤波电容(C28)；TSB43AA82芯片(U2)的3.3V电源入口处接11个去耦电容(C29-C39)，每个去耦电容的一端接3.3V电源，另一端接地；TSB43AA82芯片(U2)的1.8V电源入口处接5个去耦电容(C40-C44)，每个去耦电容的一端接1.8V电源，另一端接地；TSB43AA82芯片(U2)的引脚BDOCLKDIS、M8M16、ALE、PHYTESTM分别接上拉电阻(R4、R5、R18、R20)，TSB43AA82芯片(U2)的引脚/EN接下拉电阻(R19)，TSB43AA82芯片(U2)的引脚R0和引脚R1之间接电流设置电阻(R11)，两脚晶振(Y2)的一端连接TSB43AA82芯片(U2)的X1引脚，另一端连接TSB43AA82芯片(U2)的X0引脚，两脚晶振(Y2)的两端各连一个电容(C26、C27)的一端，这两个电容(C26、C27)的另一端接地；
TSB43AA82芯片与TMS320F2812芯片相连的电路的结构为：TSB43AA82芯片(U2)的引脚通过数据线与TMS320F2812芯片(U1)相连、引脚BDIO8-BDIO15通过地址线与TMS320F2812芯片(U1)相连、引脚XCS通过1394片选线CEO与TMS320F2812芯片(U1)相连、引脚XWR通过写信号线与TMS320F2812芯片(U1)相连、引脚XRD通过读控制线与TMS320F2812芯片(U1)相连、引脚XWAIT通过忙信号线与TMS320F2812芯片(U1)相连、引脚XINT通过中断信号线与TMS320F2812芯片(U1)相连、引脚XRESETP和XRESETL通过复位信号线与TMS320F2812芯片(U1)相连；
TSB43AA82芯片与IEEE 1394通讯接口插座电路相连的电路的结构为：TSB43AA82芯片(U2)的引脚TPA1P通过双绞线信号线TPA1P与IEEE 1394通讯接口插座电路相连，引脚TPA1N通过双绞线信号线TPA1N与IEEE 1394通讯接口插座电路相连，引脚TPB1P通过双绞线信号线TPB1P与IEEE 1394通讯接口插座电路相连，引脚TPB1N通过双绞线信号线TPB1N与IEEE 1394通讯接口插座电路相连，引脚TPA2P通过双绞线信号线TPA2P与IEEE 1394通讯接口插座电路相连，引脚TPA2N通过双绞线信号线TPA2N与IEEE 1394通讯接口插座电路相连，引脚TPB2P通过双绞线信号线TPB2P与IEEE 1394通讯接口插座电路相连，引脚TPB2N通过双绞线信号线TPB2N与IEEE 1394通讯接口插座电路相连，线缆供电引脚CPS通过限流电阻(R12)与IEEE 1394通讯接口插座电路相连；TSB43AA82芯片(U2)的双绞线偏压输出引脚TPBIAS2通过电阻(R6、R7)分别连接到双绞线信号线对TPA2P、TPA2N，同时经过去耦电容(C23)接地；TSB43AA82芯片(U2)的双绞线偏压输出引脚TPBIAS1通过电阻(R13、R14)分别连接到双绞线信号线对TPA1P、TPA1N同时经过去耦电容(C24)接地，第一对电容和电阻(C22、R9)并联后，一端接地，另一端分别连接两个电阻(R8、R10)的一端，这两个电阻的其中一个电阻(R8)的另一端连接TSB43AA82芯片(U2)的TPB2P引脚，这两个电阻的其中另一个电阻(R10)的另一端连接TSB43AA82芯片(U2)的TPB2N引脚，第二对电容和电阻(C25、R17)并联后，一端接地，另一端分别连接两个电阻(R15、R16)的一端，这两个电阻的其中一个电阻(R15)的另一端连接TSB43AA82芯片(U2)的TPB1P引脚，这两个电阻的其中另一个电阻(R16)的另一端连接TSB43AA82芯片(U2)的TPB1N引脚。
6、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的IEEE 1394通讯接口插座电路包括两个通用的IEEE 1394插座(U3、U4)。其中一个IEEE 1394插座(U4)的TPA+、TPA-引脚分别通过双绞线信号线对TPA1P、TPA1N与TSB43AA82芯片(U2)相连，TPB+、TPB-引脚分别通过双绞线信号线对TPB1P、TPB1N与TSB43AA82芯片(U2)相连；另一个IEEE 1394插座(U3)的TPA+、TPA-引脚分别通过双绞线信号线对TPA2P、TPA2N与TSB43AA82芯片(U2)相连，TPB+、TPB-引脚分别通过双绞线信号线对TPB2P、TPB2N与TSB43AA82芯片(U2)相连。这两个IEEE 1394插座(U4、U3)的PWR引脚通过限流电阻(R12)与TSB43AA82芯片(U2)的引脚CPS相连。
7、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的双口RAM存储器电路，其一侧端口与数字信号处理电路交互，另一侧端口与运动控制器交互；储存数字信号处理芯片传来的命令数据，在运动控制器发出读数据请求后将数据传给运动控制器接口；储存运动控制器接口传来的数据，在数字信号处理芯片发出读数据请求后将数据传给数字信号处理电路。
8、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述双口RAM存储器电路包括CY7C026A芯片(U5)、电阻(R21-R29)、电容(C45-C47)，CY7C026A芯片(U5)的引脚/SEML、/INTL、M/S、/SEMP、/INTR分别接上拉电阻(R21-R25)，CY7C026A芯片(U5)的引脚/LBL、/UBL、/LBR、/UBR分别接下拉电阻(R26-R29)，CY7C026A芯片(U5)的3.3V电源入口接3个去耦电容(C45-C47)；CY7C026A芯片(U5)的引脚I/O0L-I/O15L通过数据线与TMS320F2812芯片相连，引脚AOL-A13L通过地址线与TMS320F2812芯片相连，引脚CEL通过双口RAM片选线与TMS320F2812芯片相连，引脚R/WL通过写信号线与TMS320F2812芯片相连，引脚OEL通过读信号线与TMS320F2812芯片相连，引脚BUSYL通过忙信号线与TMS320F2812芯片相连；CY7C026A芯片(U5)的引脚I/O0R-I/O15R通过数据线与运动控制器接口相连，引脚A0R-A13R通过地址线与运动控制器接口相连，引脚CER通过双口RAM片选线与运动控制器接口相连，引脚R/WR通过写信号线与运动控制器接口相连，引脚OER通过读信号线与运动控制器接口相连，引脚BUSYR通过忙信号线与运动控制器接口相连。
9、根据权利要求1所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的电压控制电路，将外接的5V电源转换为3.3V电源，提供给数字信号处理电路，IEEE1394控制器电路，双口RAM存储器电路和复位电路；将5V电源转换为1.9V电源，提供给IEEE1394控制器电路。
10、根据权利要求1或9所述的运动控制器的IEEE 1394通讯接口系统，其特征是：所述的电压控制电路包括5V转1.9V的电压变换TPS76801Q芯片(U6)、5V转3.3V的电压变换TPS75733芯片(U7)，TPS75733芯片(U7)的引脚FB/PG接上拉电阻(R34)，TPS75733芯片(U7)的引脚OUTPUT接指示灯(LED3)，指示灯(LED3)通过接入电阻(R35)接地，TPS75733芯片(U7)的引脚OUTPUT通过并联电容(C51、C52)接地，TPS75733芯片(U7)的5V电源入口通过去耦电容(C50)接地；PS76801Q芯片(U6)的引脚/EN接TPS75733芯片(U7)的引脚FB/PG，TPS76801Q芯片(U6)的引脚OUT接指示灯(LED2)，指示灯(LED2)通过接入电阻(R33)接地，TPS76801Q芯片(U6)的引脚OUT接极性电容(C49)的正极，极性电容(C49)的负极接地，TPS76801Q芯片(U6)的引脚OUT和引脚FB/NC之间接电阻(R30)，引脚FB/NC通过电阻(R31)接地，TPS76801Q芯片(U6)的5V电源入口通过去耦电容(C48)接地，TPS76801Q芯片(U6)的5V电源入口接指示灯(LED1)，指示灯(LED1)通过接入电阻(R32)接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2008100391955A CN100555261C (zh) | 2008-06-19 | 2008-06-19 | 运动控制器的ieee 1394通讯接口系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2008100391955A CN100555261C (zh) | 2008-06-19 | 2008-06-19 | 运动控制器的ieee 1394通讯接口系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101308483A CN101308483A (zh) | 2008-11-19 |
| CN100555261C true CN100555261C (zh) | 2009-10-28 |
Family
ID=40124945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2008100391955A Expired - Fee Related CN100555261C (zh) | 2008-06-19 | 2008-06-19 | 运动控制器的ieee 1394通讯接口系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100555261C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101625669B (zh) * | 2009-08-20 | 2011-04-13 | 上海交通大学 | 基于现场可编程门阵列的IEEE1394b数据传输处理系统 |
| CN102004468B (zh) * | 2010-11-07 | 2012-06-27 | 上海交通大学 | 基于fpga单处理器的光纤接口多轴运动控制系统 |
| CN102339266B (zh) * | 2011-10-28 | 2013-08-14 | 中国兵器工业集团第二一四研究所苏州研发中心 | 单数据线双向双电压通信接口电路 |
| CN105553460B (zh) * | 2015-12-11 | 2018-09-21 | 中国航空工业集团公司西安航空计算技术研究所 | 一种用于1394bphy发送器的驱动器电路 |
-
2008
- 2008-06-19 CN CNB2008100391955A patent/CN100555261C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101308483A (zh) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100587639C (zh) | 一种基于vme总线的实时多任务分布式控制系统 | |
| CN100555261C (zh) | 运动控制器的ieee 1394通讯接口系统 | |
| US8914566B2 (en) | Managing interrupts | |
| CN108804376A (zh) | 一种基于gpu和fpga的小型异构处理系统 | |
| CN206400530U (zh) | 一种自适应三种工业总线协议的工业总线系统 | |
| CN102880235A (zh) | 基于龙芯2f cpu的单板计算机及其复位管理和使用方法 | |
| CN208077394U (zh) | 一种集中器通信模块的通信测试板和通信测试系统 | |
| CN207603664U (zh) | 一种汽车以太网协议测试系统 | |
| CN201021932Y (zh) | 基于usb主机技术的电能表 | |
| CN107704407A (zh) | 一种用于spi和uart之间数据处理的系统和方法 | |
| CN101295289B (zh) | Ieee1394总线的高速数据通讯接口卡 | |
| CN206741693U (zh) | 一种相量数据集中器 | |
| CN202422413U (zh) | 新型光通信电能表 | |
| CN202404483U (zh) | 一种嵌入式网络服务器设备 | |
| CN201341148Y (zh) | Pci接口型canopen网络数据分析仪 | |
| CN204406391U (zh) | 一种基于spi的光纤陀螺数据收发装置 | |
| CN107154675A (zh) | 一种应用于中高压svg的单总线通讯系统及其方法 | |
| CN209215544U (zh) | 一种综合调试器 | |
| CN207835500U (zh) | 一种基于云监控通信模块的检测系统 | |
| CN203572895U (zh) | 一种智能型电力系统故障录波器 | |
| Jue et al. | Design of Modbus-Profibus fieldbus bridge based on the STM32 and VPC3+ C | |
| CN207516997U (zh) | 一种使用CPLD进行NVMe SSD的带外管理模块 | |
| CN2182427Y (zh) | 计算机双机容错装置 | |
| CN202331646U (zh) | 一体化充值采集终端 | |
| CN205719014U (zh) | 空调计费系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20120619 |