CN100550373C - 多芯片封装结构及其制造方法 - Google Patents

多芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN100550373C
CN100550373C CN200710003942.5A CN200710003942A CN100550373C CN 100550373 C CN100550373 C CN 100550373C CN 200710003942 A CN200710003942 A CN 200710003942A CN 100550373 C CN100550373 C CN 100550373C
Authority
CN
China
Prior art keywords
chip
carrier
packaging structure
multichip packaging
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710003942.5A
Other languages
English (en)
Other versions
CN101005064A (zh
Inventor
林有玉
温琮毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN200710003942.5A priority Critical patent/CN100550373C/zh
Publication of CN101005064A publication Critical patent/CN101005064A/zh
Application granted granted Critical
Publication of CN100550373C publication Critical patent/CN100550373C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本发明公开了一种多芯片封装结构，其包括承载器、至少一个第一芯片与第二芯片。第一芯片电性连接至承载器，且配置于承载器上。第二芯片电性连接至第一芯片与承载器，且第二芯片的一部分配置于第一芯片上，而第二芯片的其他部分配置于承载器上。此外，亦提出一种多芯片封装结构的制造方法。

Description

多芯片封装结构及其制造方法
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种多芯片封装结构及其制造方法。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作及集成电路的封装。
在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有有源面(activesurface)，其泛指晶圆的具有有源元件(active element)的表面。当晶圆内部的集成电路完成之后，晶圆的有源面还配置有多个接垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些接垫而向外电性连接于承载器(carrier)。承载器例如为引线框架(lead frame)或封装基板(packagesubstrate)。芯片可以引线键合技术(wire-bonding technology)或倒装芯片接合技术(flip-chip bonding technology)连接至承载器上，使得芯片的这些接垫可电性连接于承载器的多个接垫，以构成芯片封装结构。
然而，在现今电子产业对于电性效能最大化，低制造成本与集成电路的高集成度(integration)等的要求下，上述传统上具有单芯片的芯片封装结构已无法完全满足现今电子产业的要求。因此，现今电子产业以发展两种不同的解决方式来企图满足上述要求。其一，将所有核心功能整合于单一芯片中，换言之，将数字逻辑、存储器与模拟等功能完全整合于单一芯片中，此即为系统芯片(system on chip)的概念。如此，将使得此系统芯片比传统上的单一芯片具有更多更复杂的功能。然而，系统芯片的掩模工艺过多、制造成本过高且良率过低，因此在实际发展中，系统芯片的开发仍有不小的阻碍。其二，利用引线键合技术或倒装芯片接合技术使得多个芯片堆迭以形成一种多芯片封装结构是另一值得努力的方向。
发明内容
本发明提供一种多芯片封装结构，其电性效能以及散热能力较佳。
本发明提供一种多芯片封装结构的制造方法，其可与现有工艺相容。
本发明提出一种多芯片封装结构，其包括承载器、至少一个第一芯片与第二芯片。第一芯片电性连接至承载器，且配置于承载器上。第二芯片电性连接至第一芯片与承载器，且第二芯片的一部分配置于第一芯片上，而第二芯片的其他部分配置于承载器上。
本发明提出一种多芯片封装结构的制造方法，其包括下列步骤。首先，提供承载器。接着，将至少一个第一芯片配置于承载器上。接着，电性连接第一芯片与承载器。之后，将第二芯片的一部分配置于第一芯片上，且第二芯片的其他部分配置于承载器上。之后，电性连接第二芯片与第一芯片。然后，电性连接第二芯片与承载器。
由于各个芯片与承载器可彼此直接传输电信号，且这些芯片也可彼此直接传输电信号，所以在本发明的多芯片封装结构的元件之间，电信号的传输途径较短且电性效能较佳。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A绘示本发明第一实施例的一种多芯片封装结构的俯视示意图。
图1B绘示图1A的多芯片封装结构沿着线I-I’的剖面示意图。
图2A至图2D绘示图1B的多芯片封装结构的制造方法的过程示意图。
图3绘示本发明第二实施例的一种多芯片封装结构的俯视示意图。
图4绘示本发明第三实施例的一种多芯片封装结构的俯视示意图。
图5绘示本发明第四实施例的一种多芯片封装结构的剖面示意图。
图6绘示本发明第五实施例的一种多芯片封装结构的剖面示意图。
【主要元件符号说明】
100、200、300、400、500：多芯片封装结构
110、210、310、410：承载器
120、130、220、230、320、330、420、520、530：芯片
122、132：表面
140、150、160、440、550：电性连接件
170：胶体
232、234、236、238、332、334、336、338：侧边
H1、H2：高度
具体实施方式
图1A绘示本发明第一实施例的一种多芯片封装结构的俯视示意图，图1B绘示图1A的多芯片封装结构沿着线I-I’的剖面示意图。请参考图1A与图1B，第一实施例的多芯片封装结构100包括承载器110、至少一个芯片120与芯片130。其中，承载器110例如为基板，而芯片120与芯片130的搭配可以是存储器芯片、北桥芯片、绘图芯片、中央处理器芯片等彼此相互搭配使用。举例而言，芯片120可为存储器芯片，而芯片130可为绘图芯片。芯片120电性连接至承载器110，且配置于承载器110上。芯片130电性连接至芯片120与承载器110，且芯片130的一部分配置于芯片120上，而芯片130的其他部分配置于承载器110上。
由于芯片130与承载器110可彼此直接传输电信号，且芯片120与承载器110亦可彼此直接传输电信号，且芯片130与芯片120也可彼此直接传输电信号，所以在多芯片封装结构100的元件之间，电信号的传输途径较短。因此，多芯片封装结构100的电性效能(electrical efficiency)较佳。此外，当多芯片封装结构100运作时，芯片120与芯片130皆可将所产生的热透过背面或承载器110而传递至外界环境，因此多芯片封装结构100具有较佳的散热能力(heat-dissipating capacity)。
第一实施例的多芯片封装结构100还包括至少电性连接件(electricalconnection element)140(图1A示意地绘示多个)、至少一个电性连接件150(图1A示意地绘示多个)与至少一个电性连接件160(图1A与图1B示意地绘示多个)。各个电性连接件140例如为焊线(bonding wire)(如图1A与图1B所示)、软性电路板或其他合适的电性连接件，其电性连接芯片120与承载器110。各个电性连接件150例如为凸块(bump)(如图1A与图1B所示)、导电胶或其他合适的电性连接件，其配置于芯片130与芯片120之间，以电性连接芯片130与芯片120。此外，这些电性连接件150在图1A中排列成一排，但其亦可是多排排列。各个电性连接件160例如为凸块，其配置于芯片130与承载器110之间，以电性连接芯片130与承载器110。值得注意的是，例如为凸块的各个电性连接件160的高度H1大于例如为凸块的各个电性连接件150的高度H2。
在第一实施例中，多芯片封装结构100还包括胶体170，其包覆芯片120、130、电性连接件140、150、160与部分承载器110。在另一实施例中(未绘示)，胶体170例如包覆芯片120、芯片130侧边、电性连接件140、150、160与部分承载器110，而使芯片130的背面暴露出来，以提升芯片130的散热能力。胶体170可保护所包覆的元件，以避免受到外界温度、湿气与噪音的影响，并且可提供手持的形体。
图2A至图2D绘示图1B的多芯片封装结构的制造方法的过程示意图。首先，请参考图2A，提供承载器110，承载器110例如为基板。接着，请参考图2B，将芯片120配置于承载器110上。第一实施例中，芯片120可藉由粘着层(未绘示)配置于承载器110上。
接着，请参考图2B，电性连接芯片120与承载器110。在第一实施例中，芯片120可藉由多个电性连接件140电性连接至承载器110，而这些电性连接件140可为焊线。换言之，芯片120可藉由引线键合技术而接合至承载器110。
之后，请参考图2C，将芯片130的一部分配置于芯片120上，且芯片130的其他部分配置于承载器110上。值得注意的是，例如为凸块的这些电性连接件150与160可藉由电镀而或网版印刷(stencil printing)的方式预先形成于芯片130的表面132(例如为芯片130的有源面)上。然而，例如为凸块的这些电性连接件150亦可选择性地预先形成于芯片120的远离承载器110的表面122(例如为芯片120的有源面)上，视设计者的需求而定。
之后，请参考图2D，可回焊(reflow)例如为凸块的这些电性连接件150而使其电性连接芯片130与芯片120。然后，可回焊(reflow)例如为凸块的这些电性连接件160而使其电性连接芯片130与承载器110。然后，可形成胶体170，以包覆芯片120、130、这些电性连接件140、150、160与部分承载器110。在第一实施例中，回焊这些电性连接件150、160可于同一步骤中完成。此外，由图2C与图2D所示的步骤可知，芯片130可藉由倒装芯片接合技术而接合至芯片120与承载器110。另外，由上述可知，第一实施例的多芯片封装结构100的制造方法可与现有工艺相容。
必须说明的是，在另一实施例中(未绘示)，上述图2B所示的步骤可于上述的回焊步骤完成后再加以进行。换言之，在芯片130藉由倒装芯片接合技术而接合至芯片120与承载器110之后，再形成例如为焊线的这些电性连接件140来电性连接芯片120与承载器110。
请参考图3，其绘示本发明第二实施例的一种多芯片封装结构的俯视示意图。第二实施例的多芯片封装结构200与第一实施例的多芯片封装结构100的主要不同之处在于，第二实施例的多芯片封装结构200包括多个芯片220，且这些芯片220可分别配置在芯片230的多个侧边(side)的下方，而芯片230的每一侧边下方所配置的芯片220的数目皆相同。以图3为例，芯片230具有四个侧边232、234、236、238，其中侧边232与侧边234相对，侧边232与侧边236、238相邻，而在侧边232、234、236、238的下方皆配置一个芯片220。当然，在其他实施例中(未绘示)，这些芯片220可配置在芯片230的其中二个侧边或是三个侧边的下方，视设计者的需求而定。
请参考图4，其绘示本发明第三实施例的一种多芯片封装结构的俯视示意图。第三实施例的多芯片封装结构300与上述实施例的多芯片封装结构100、200的主要不同之处在于，第三实施例的多芯片封装结构300包括多个芯片320，且这些芯片320可配置在芯片330的多个侧边的下方，而芯片320的每一侧边下方所配置的芯片320的数目可以相同或是不同。以图4为例，芯片330具有四个侧边332、334、336、338，其中侧边332与侧边334相对，侧边332与侧边336、338相邻，而其中两个侧边334、338的下方皆配置两个芯片320，另外两个侧边332、336的下方皆配置一个芯片320。当然，在其他实施例中(未绘示)，这些芯片320可配置在芯片330的其中一个侧边、二个侧边或是三个侧边的下方，视设计者的需求而定。
关于本案的第二实施例与第三实施例的多芯片封装结构的制造方法，其与制作上述图1B的多芯片封装结构100的制造方法类似。其主要不同之处在于，在将多个芯片220或320配置于承载器210、310上时，会先在承载器210、310上预留一个预备配置芯片230或330的区域(area)(未绘示)，此区域的尺寸大小约与芯片230或330一致，然后再依照不同需求的情况，将多个芯片220或320配置在此区域的多个侧缘(border)的上方。因此，当将芯片230、330配置完成后，芯片230、330于承载器210、310上所形成的正投影是几乎重迭于之前预留的区域。换言之，芯片230的侧边232、234、236、238可分别对齐之前承载器210上预留区域的这些侧缘，芯片330的侧边332、334、336、338可分别对齐之前承载器310上预留区域的这些侧缘。进言之，以图4左侧的芯片320而言，芯片320是位于上方芯片330的侧边332以及下方承载器310其预留区域的侧缘之间，其中下方预留区域的侧缘与侧边332对齐。
请参考图5，其绘示本发明第四实施例的一种多芯片封装结构的剖面示意图。第四实施例的多芯片封装结构400与第一实施例的多芯片封装结构100的主要不同之处在于，电性连接芯片420与承载器410的各个电性连接件440可为软性电路板(flexible circuit board)等可挠线路。换言之，芯片420可藉由卷带自动接合技术(tap automated bonding technology)而接合至承载器410。当然，在不同需求的情况下，可以选择焊线或其他合适的电性连接件作为电性连接件440。
请参考图6，其绘示本发明第五实施例的一种多芯片封装结构的剖面示意图。第五实施例的多芯片封装结构500与第一实施例的多芯片封装结构100的主要不同之处在于，电性连接芯片530与芯片520的各个电性连接件550可为导电胶(conductive paste)，例如为各向异性导电胶(anisotropicconductive paste)。当然，在不同需求的情况下，可以选择凸块或其他合适的电性连接件作为电性连接件550。
综上所述，本发明的芯片封装结构及其制作方法至少具有以下的优点：
一、由于各个芯片与承载器可彼此直接传输电信号，且这些芯片也可彼此直接传输电信号，所以在本发明的多芯片封装结构的元件之间，电信号的传输途径较短。因此，本发明的多芯片封装结构的电性效能较佳。
二、当本发明的多芯片封装结构运作时，这些芯片皆可将所产生的热透过背面或承载器而传递至外界环境，因此本发明的多芯片封装结构具有较佳的散热能力。
三、由于本发明的多芯片封装结构的制造方法可与现有工艺相容，因此本发明的多芯片封装结构的制造方法不会增加制造设备的成本。
虽然本发明已以优选实施例揭露如上，但是其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种多芯片封装结构，其特征在于，包括：
承载器；
至少一个第一芯片，电性连接至该承载器，其中该第一芯片配置于该承载器上，该第一芯片具有有源面，该有源面远离该承载器；
第二芯片，电性连接至该第一芯片与该承载器，其中该第二芯片的一部分配置于该第一芯片上，且该第二芯片的其他部分配置于该承载器上，并且该第二芯片具有有源面，该有源面朝向该承载器与该第一晶片，且该第二芯片具有第一侧边以及与该第一侧边相对的第二侧边；以及
至少一个第三芯片，该第三芯片电性连接至该承载器，且配置于该承载器上，并且部分被该第二芯片覆盖，而且该第一芯片与该第三芯片分别配置于该第二芯片的该第一侧边与该第二侧边的下方，且电性连接至该第二芯片，该第三芯片具有有源面，该有源面远离该承载器。
2.如权利要求1的多芯片封装结构，其特征在于，还包括至少一个第一电性连接件，其电性连接该第一芯片与该承载器。
3.如权利要求1的多芯片封装结构，其特征在于，还包括至少一个第二电性连接件，其电性连接该第二芯片与该第一芯片。
4.如权利要求1的多芯片封装结构，其特征在于，还包括至少一个第三电性连接件，其电性连接该第二芯片与该承载器。
5.如权利要求1的多芯片封装结构，其特征在于，该第二芯片还具有与该第一侧边相邻的至少一个第三侧边，其中该第三芯片为多个，且该第一芯片与该多个第三芯片之一、该多个第三芯片中另一个分别配置于该第二芯片的该第一侧边、该第二侧边与该第三侧边的下方。
6.一种多芯片封装结构，其特征在于，包括：
承载器；
至少一个第一芯片，电性连接至该承载器，其中该第一芯片配置于该承载器上，该第一芯片具有有源面，该有源面远离该承载器；
第二芯片，电性连接至该第一芯片与该承载器，其中该第二芯片的一部分配置于该第一芯片上，且该第二芯片的其他部分配置于该承载器上，并且该第二芯片具有有源面，该有源面朝向该承载器与该第一晶片，且
该第二芯片具有第一侧边以及与该第一侧边相邻的至少一个第二侧边，以及
至少一个第三芯片，该第三芯片电性连接至该承载器，且配置于该承载器上，并且部分被该第二芯片覆盖，而且该第一芯片与该第三芯片分别配置于该第二芯片的该第一侧边与该第二侧边的下方，且电性连接至该第二芯片，该第三芯片具有有源面，该有源面远离该承载器。
7.如权利要求6的多芯片封装结构，其特征在于，还包括至少一个第一电性连接件，其电性连接该第一芯片与该承载器。
8.如权利要求6的多芯片封装结构，其特征在于，还包括至少一个第二电性连接件，其电性连接该第二芯片与该第一芯片。
9.如权利要求6的多芯片封装结构，其特征在于，还包括至少一个第三电性连接件，其电性连接该第二芯片与该承载器。
10.一种多芯片封装结构的制造方法，其特征在于，包括：
提供承载器；
将多个第一芯片配置于该承载器上，该些第一芯片具有有源面，该有源面远离该承载器；
电性连接该些第一芯片与该承载器；
将第二芯片的一部分配置于该些第一芯片上，且该第二芯片的其他部分配置于该承载器上，该些第二芯片具有有源面，该有源面朝向该承载器与该些第一芯片；
电性连接该第二芯片与该些第一芯片；以及
电性连接该第二芯片与该承载器。
11.如权利要求10的多芯片封装结构的制造方法，其特征在于，电性连接该些第一芯片与该承载器的步骤包括藉由多个第一电性连接件而电性连接该些第一芯片与该承载器。
12.如权利要求10的多芯片封装结构的制造方法，其特征在于，电性连接该第二芯片与该些第一芯片的步骤包括藉由多个第二电性连接件而电性连接该第二芯片与该些第一芯片。
13.如权利要求10的多芯片封装结构的制造方法，其特征在于，电性连接该第二芯片与该承载器的步骤包括藉由至少一个第三电性连接件而电性连接该第二芯片与该承载器。
14.如权利要求10的多芯片封装结构的制造方法，其特征在于，将该些第一芯片配置于该承载器上步骤包括：
于该承载器预留配置该第二芯片的区域，该区域具有第一侧缘以及与该第一侧缘相对的第二侧缘；以及
将一部分的该些第一芯片配置于该区域的该第一侧缘的上方；以及
将其他部分的该些第一芯片配置于该区域的该第二侧缘的上方。
15.如权利要求10的多芯片封装结构的制造方法，其特征在于，将该些第一芯片配置于该承载器上步骤包括：
于该承载器预留配置该第二芯片的区域，该区域具有第一侧缘以及与该第一侧缘相邻的至少一个第二侧缘；
将一部分的该些第一芯片配置于该区域的该第一侧缘的上方；以及
将其他部分的该些第一芯片配置于该区域的该第二侧缘的上方。
16.如权利要求10的多芯片封装结构的制造方法，其特征在于，将该些第一芯片配置于该承载器上步骤包括：
于该承载器预留配置该第二芯片的区域，该区域具有第一侧缘、第二侧缘与至少一个第三侧缘，其中该第二侧缘与该第一侧缘相对，该第三侧缘与该第一侧缘相邻；
将一部分的该些第一芯片配置于该区域的该第一侧缘的上方；
将另一部分的该些第一芯片配置于该区域的该第二侧缘的上方；以及
将其他部分的该些第一芯片配置于该区域的该第三侧缘的上方。
CN200710003942.5A 2007-01-19 2007-01-19 多芯片封装结构及其制造方法 Active CN100550373C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710003942.5A CN100550373C (zh) 2007-01-19 2007-01-19 多芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710003942.5A CN100550373C (zh) 2007-01-19 2007-01-19 多芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101005064A CN101005064A (zh) 2007-07-25
CN100550373C true CN100550373C (zh) 2009-10-14

Family

ID=38704085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710003942.5A Active CN100550373C (zh) 2007-01-19 2007-01-19 多芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100550373C (zh)

Also Published As

Publication number Publication date
CN101005064A (zh) 2007-07-25

Similar Documents

Publication Publication Date Title
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
KR101075360B1 (ko) 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
US6620648B2 (en) Multi-chip module with extension
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
US8022555B2 (en) Semiconductor package and method of forming the same
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
CN101232004A (zh) 芯片堆叠封装结构
US20030127719A1 (en) Structure and process for packaging multi-chip
CN100539126C (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构
US8164189B2 (en) Multi-chip semiconductor device
CN101236940B (zh) 重配置线路层的线路结构
US20080164620A1 (en) Multi-chip package and method of fabricating the same
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN100550373C (zh) 多芯片封装结构及其制造方法
CN101465341B (zh) 堆叠式芯片封装结构
CN102751203A (zh) 半导体封装结构及其制作方法
CN112614830A (zh) 一种封装模组及电子设备
JP4083376B2 (ja) 半導体モジュール
EP1093165A1 (en) Integrated circuit assembly
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100675729B1 (ko) 플랙서블 기판을 이용한 적층 패키지
CN219017650U (zh) 一种基板双面键合的叠封结构
CN219937034U (zh) 半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant