CN100544204C

CN100544204C - 以锁相环为基础的时间产生器及其时间信号产生方法

Info

Publication number: CN100544204C
Application number: CNB2007101964019A
Authority: CN
Inventors: 余明士; 韩松融
Original assignee: Faraday Technology Corp
Current assignee: Faraday Technology Corp
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2009-09-23
Anticipated expiration: 2027-11-27
Also published as: CN101183864A

Abstract

本发明为一种以锁相环为基础的时间产生器及其时间信号产生方法，包括：锁相环，可接收一参考信号并输出M个压控输出信号，其中，M个压控输出信号具有固定相位差，参考信号的频率为F_ref，M个压控输出信号的频率为F_vco，且F_vco＝N×F_ref；上下沿产生电路，上下沿产生电路接收M个压控输出信号，并可在参考信号的周期之中定义M×P个时间点，使得上下沿产生电路可以产生上升点信号与下降点信号，其中，上升点信号或下降点信号可选择性地在M×P个时间点其中之一动作；以及，时间信号产生电路，接收上升点信号与下降点信号，并在上升点信号动作时将时间信号改变至高电平而在下降点信号动作时将时间信号改变至低电平。

Description

以锁相环为基础的时间产生器及其时间信号产生方法

技术领域

本申请涉及一种时间产生器(timing generator)，尤指一种以锁相环为基础的时间产生器及其时间信号产生方法。

背景技术

众所周知，图像感测装置(image sensor)，例如电荷耦合器件(简称CCD)或者互补式金属氧化物半导体(简称CMOS)，是数码相机以及数码摄影机中不可或缺的元件。这些图像感测装置需要在不同的时刻产生不同时序的时间信号以及控制信号用以获得图像感测装置中不同像素的数据(image sensorrequires different timing and control signals occurring at different time for theacquisition of pixel data)。因此，图像感测装置需要有一时间产生器(timinggenerator)用来产生上述不同时序的时间信号以及控制信号。

发明内容

因此，提供一种全新架构的时间产生器使得该时间产生器可以任意的调整时间信号的上升沿(rising edge)、下降沿(falling edge)、以及占空比(dutycycle)即为本发明最主要的目的。

本发明的目的在于提供一种以锁相环为基础的时间产生器，且时间产生器输出的时间信号的上升沿、下降沿、以及占空比都可以任意的调整。

本发明提出一种时间产生器，包括：一锁相环，该锁相环可接收一参考信号并输出M个压控输出信号，其中，该M个压控输出信号具有固定相位差，该参考信号的频率为F_ref，M个压控输出信号的频率为F_vco，且F_vco＝N×F_ref；一上下沿产生电路，该上下沿产生电路接收该M个压控输出信号，并可在该参考信号的一周期之中定义M×P个时间点，使得该上下沿产生电路可以产生一上升点信号与一下降点信号，其中，该上升点信号或该下降点信号可选择性地在该M×P个时间点其中之一动作；以及，一时间信号产生电路接收该上升点信号与该下降点信号，并在该上升点信号动作时将一时间信号改变至一高电平而在该下降点信号动作时将该时间信号改变至一低电平。

本发明还提出一种时间信号产生方法，用于一锁相环接收一参考信号并输出M个压控输出信号，而该M个压控输出信号具有固定相位差，该参考信号的频率为F_ref，M个压控输出信号的频率为F_vco，且F_vco＝N×F_ref，该方法包括下列步骤：将该M个压控输出信号其中之一进行F_vco除以P的动作后产生固定相位差的P个计数信号；利用该P个计数信号以及该M个压控输出信号，在该参考信号的一个周期之中定义P×M个时间点；选择该P×M个时间点其中之一来动作一上升点信号；选择该P×M个时间点其中之一来动作一下降点信号；以及，在该上升点信号动作时将该时间信号改变至一高电平而在该下降点信号动作时将该时间信号改变至一低电平。

因此，根据本发明，可以提供一种以锁相环为基础的时间产生器，且时间产生器根据锁相环输出的M个压控输出信号可以产生与参考频率F_ref相同的时间信号，并且该时间信号的上升沿、下降沿、以及占空比都可以任意的调整。

附图说明

图1绘示为锁相环示意图。

图2绘示为本发明的时间产生器示意图。

图3绘示为第一控制电路所产生的第一时间信号示意图。

图4绘示为控制电路示意图。

图5绘示为上沿产生单元示意图。

图6A绘示为杰森计数器电路图。

图6B绘示为压控输出信号F_vco[0]与八个计数信号的关系图。

图7A绘示为边沿结合器电路图。

图7B所示为参考信号与八个计数信号与八个区间信号的关系示意图。

图8A绘示为第一控制位选择区间信号T[0]搭配六个压控输出信号时的上升点信号示意图。

图8B绘示为第一控制位选择区间信号T[1]搭配六个压控输出信号时的上升点信号示意图。

图8C绘示为第一控制位选择区间信号T[2]搭配六个压控输出信号时的上升点信号示意图。

图8D绘示为第一控制位选择区间信号T[3]搭配六个压控输出信号时的上升点信号示意图。

图8E绘示为第一控制位选择区间信号T[4]搭配六个压控输出信号时的上升点信号示意图。

图8F绘示为第一控制位选择区间信号T[5]搭配六个压控输出信号时的上升点信号示意图。

图8G绘示为第一控制位选择区间信号T[6]搭配六个压控输出信号时的上升点信号示意图。

图8H绘示为第一控制位选择区间信号T[7]搭配六个压控输出信号时的上升点信号示意图。

图9绘示为上升点信号固定在第一时间点(t1)，而下降点信号由第一时间点(t1)变化至第四十八时间点(t48)时的时间信号占空比示意图。

其中，附图标记说明如下：

10相位频率检测器 20电荷泵

30环路滤波器 40压控振荡器

45分频单元 100锁相环

1000～X000控制电路 1100～X100上下沿产生电路

1200～X200时间信号产生电路 1110上沿产生单元

1150下沿产生单元1150 1210SR触发器

1111杰森计数器 1112边沿结合器

1113多路复用器 1114数字相位选择器

1115D型触发器 1116边沿检测器

x1～x6异或门a 1～a8与门

具体实施方式

请参照图1，其绘示为锁相环示意图。该锁相环包括相位频率检测器(Phase Frequency Detector)10、电荷泵(Charge Pump)20、环路滤波器(Loop Filter)30、压控振荡器(Voltage Controlled Oscillator)40、分频单元(Frequency Dividing Unit)45。其中，具有一参考频率F_ref的参考信号例如由一参考振荡器(Reference Oscillator，未示出)所产生，并且该参考信号与分频单元45所输出的一分频信号(Frequency divided signal)同时输入该相位频率检测器10。该相位频率检测器10可检测该参考信号与该分频信号之间的相位与频率的差异，随后，输出一相位差信号(Phase DifferenceSignal)至该电荷泵20。接着，电荷泵20根据该相位差信号的大小产生相关于该相位差信号的一输出电流至该环路滤波器30。接着，该环路滤波器30平缓(Smooth)该输出电流，并转换为一压控信号至该压控振荡器40。该压控振荡器40可以根据该压控信号产生具有固定相位差的多个(M个)压控输出信号(voltage controlled signal)，且这些压控输出信号都有一压控频率F_vco。根据本发明的实施例，M＝6。因此，六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]的相位依序为0度、60度、120度、180度、240度、300度。

再者，该分频单元45可以接收六个压控输出信号的其中之一，例如F_vco[0]，并将该压控输出信号F_vco[0]进行压控频率F_vco除以N的动作，其中，N为整数并且F_vco＝N×F_ref。根据本发明的实施例，参考信号的参考频率F_ref为40MHz、N＝8，压控输出信号的压控频率F_vco为320MHz。

根据本发明的实施例，时间产生器根据锁相环输出的M个压控输出信号可以产生与参考频率F_ref(40MHz)相同的时间信号，并且该时间信号的上升沿、下降沿、以及占空比都可以任意的调整。

请参照图2，其绘示为本发明的时间产生器示意图。该时间产生器包括一锁相环100、X个控制电路1000～X000。其中，X个控制电路1000～X000都连接至锁相环100用以接收锁相环100输出的多个(M个)压控输出信号，并且所有的控制电路1000～X000具有相同的电路结构，且每一个控制电路都可以独立的产生一时间信号。再者，根据多个控制位(control bits)可以调整时间信号的上升沿、下降沿、以及占空比。也就是说，本发明至少可以利用一锁相环100与一第一控制电路1000来产生第一时间信号，如果需要多个时间信号时，仅需再增加控制电路即可。

再者，每一该控制电路都包括一上下沿产生电路(rising and fallingedges generator)以及一时间信号产生电路(timing signal generator)。以第一控制电路1000为例，上下沿产生电路1100可接收多个第一控制位以及多个压控输出信号，并根据第一控制位所代表的信号产生一上升点信号(rising point)以及一下降点信号(falling point)。而该时间信号产生电路1200根据接收的该上升点信号以及该下降点信号产生一第一时间信号。同理，第X控制电路X000的上下沿产生电路X100可接收多个第X控制位以及多个压控输出信号，并根据第X控制位所代表的信号产生一上升点信号以及一下降点信号。而该时间信号产生电路X200根据接收的该上升点信号以及该下降点信号产生一第X时间信号。

请参照图3，其绘示为第一控制电路所产生的第一时间信号示意图。该上下沿产生电路1100可以在参考信号的一个周期中区分出多个时间点可供选择。举例来说，假设参考信号的一个周期中区分出十个时间点，(I)当控制位选择上升点在第二时间点(t2)，下降点在第五时间点(t5)，则时间信号产生电路1200输出的第一时间信号(A)会在第二时间点(t2)上升到高电平而在第五时间点(t5)下降至低电平，也就是说此时第一时间信号(A)的占空比为20％。(II)当控制位选择上升点在第八时间点(t8)，下降点在第二时间点(t2)，则时间信号产生电路1200输出的第一时间信号(B)会在第八时间点(t8)上升到高电平而在下一个周期的第二时间点(t2)下降至低电平，也就是说此时第一时间信号(B)的占空比为40％。

请参照图4，其绘示为控制电路示意图。以第一控制电路1000为例，上下沿产生电路1100包括一上沿产生单元1110以及一下沿产生单元1150，而时间信号产生电路1200则为SR触发器(也叫正反器，SRflip-flop)1210。其中，上沿产生单元1110以及一下沿产生单元1150具有相同的电路结构，且SR触发器1210的一设定端(S)可接收上升点信号而一重置端(R)可接收下降点信号；再者，时间信号产生电路1200也可以利用其它电路来取代，例如JK触发器(JK flip-flop)，且该JK触发器的一J端接收该上升点信号而一K端可接收该下降点信号。

请参照图5，其绘示为上沿产生单元示意图。上沿产生电路包括一杰森计数器(Jason counter)1111，该杰森计数器1111接收一压控输出信号F_vco[0]，并将该压控输出信号F_vco[0]的频率除以P后产生固定相位差的P个计数信号(counting signals)。边沿结合器(edge combiner)1112接收P个计数信号后，根据P个计数信号的上升沿以及下降沿产生P个区间信号。多路复用器1113接收P个区间信号，并根据第一控制位选择P个区间信号其中之一输出。数字相位选择器(digital phase selector，DPS)1114接收M个压控输出信号，并根据第一控制位选择M个压控输出信号其中之一输出。D型触发器(D flip flop)1115的输入端(D)连接至多路复用器1113的输出端，D型触发器1115的频率端(CK)连接至数字相位选择器1114的输出端。再者，边沿检测器(edge detector)1116连接至D型触发器1115的输出端(Q)，边沿检测器1116的输出端即可输出上升点信号。根据本发明的实施例，P＝8。因此，八个计数信号J[0]、J[1]、J[2]、J[3]、J[4]、J[5]、J[6]、J[7]的频率为40MHz，且相位依序为0度、45度、90度、135度、180度、225度、270度、315度。再者，计数信号J[0]与参考信号具有相同的频率与相位。

请参照图6A，其绘示为杰森计数器电路图。杰森计数器中包括四个D型触发器d1、d2、d3、d4。四个D型触发器d1、d2、d3、d4的频率端(CK)都连接至压控输出信号F_vco[0]。再者，D型触发器d1的正相输出端(Q1)连接至D型触发器d2的输入端(D2)；D型触发器d2的正相输出端(Q2)连接至D型触发器d3的输入端(D3)；D型触发器d3的正相输出端(Q3)连接至D型触发器d4的输入端(D4)；D型触发器d4的反相输出端(Q4’)连接至D型触发器d1的输入端(D1)。因此，D型触发器d1的正相输出端(Q1)可输出计数信号J[0]而反相输出端(Q1’)可输出计数信号J[4]；D型触发器d2的正相输出端(Q2)可输出计数信号J[1]而反相输出端(Q2’)可输出计数信号J[5]；D型触发器d3的正相输出端(Q3)可输出计数信号J[2]而反相输出端(Q3’)可输出计数信号J[6]；D型触发器d4的正相输出端(Q4)可输出计数信号J[3]而反相输出端(Q4’)可输出计数信号J[7]。

请参照图6B，其绘示为压控输出信号F_vco[0]与八个计数信号J[0]、J[1]、J[2]、J[3]、J[4]、J[5]、J[6]、J[7]的关系图。

请参照图7A，其绘示为边沿结合器电路图。该边沿结合电路包括四个异或门(XOR gate)x1、x2、x3、x4以及八个与门(AND gate)a1、a2、a3、a4、a5、a6、a7、a8。其中，J[0]与J[1]连接至异或门x1的输入端；J[1]与J[2]连接至异或门x2的输入端；J[2]与J[3]连接至异或门x3的输入端；J[3]与J[0]连接至异或门x4的输入端。

与门a1输入端连接至J[7]与异或门x1的输出端并产生一第一区间信号T[0]；与门a2输入端连接至J[3]与异或门x1的输出端并产生一第五区间信号T[4]；与门a3输入端连接至J[0]与异或门x2的输出端并产生一第二区间信号T[1]；与门a4输入端连接至J[4]与异或门x2的输出端并产生一第六区间信号T[5]；与门a5输入端连接至J[1]与异或门x3的输出端并产生一第三区间信号T[2]；与门a6输入端连接至J[5]与异或门x3的输出端并产生一第七区间信号T[6]；与门a7输入端连接至J[2]与异或门x4的输出端并产生一第四区间信号T[3]；与门a8输入端连接至J[6]与异或门x4的输出端并产生一第八区间信号T[7]。

如图7B所示为参考信号与八个计数信号J[0]、J[1]、J[2]、J[3]、J[4]、J[5]、J[6]、J[7]与八个区间信号T[0]、T[1]、T[2]、T[3]、T[4]、T[5]、T[6]、T[7]的关系示意图。由图7B可知，该边沿结合电路可将参考信号区分为N个(八个)区间。

举例来说，假设第一控制位有12位(bit)，其中，第一位至第三位可以控制上沿产生单元1110中多路复用器1113的输出信号；第四位至第六位可以控制上沿产生单元1110中的数字相位选择器1114的输出信号；第七位至第九位可以控制下沿产生单元1150中多路复用器的输出信号；第十位至第十二位可以控制下沿产生单元1150中的数字相位选择器的输出信号。

请参照图8A，其绘示为第一控制位选择区间信号T[0]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(000)而第四位至第六位为(000)，使得多路复用器1113会选择区间信号T[0]至D型触发器1115的输入端(D)，数字相位选择器1114会选择压控输出信号F_vco[0]至D型触发器1115的频率端(CK)，因此，在第一时间点(t1)D型触发器1115的输出端(Q)可输出高电平至边沿检测器1116。而边沿检测器1116可检测D型触发器1115的输出端(Q)的上升沿，并且产生一脉冲(pulse)。也就是说，边沿检测器1116即可在第一时间点(t1)产生一个脉冲作为第一上升点信号。

同理，假设第一控制位的第一位至第三位固定为(000)而第四位至第六位为(001)，则边沿检测器1116即可在第二时间点(t2)产生一个脉冲作为第一上升点信号。再者，假设第一控制位的第一位至第三位固定为(000)而第四位至第六位由(010)改变至(101)时，则边沿检测器1116即选择第三时间点(t3)、第四时间点(t4)、第五时间点(t5)、第六时间点(t6)来产生一个脉冲作为第一上升点信号。

再者，假设第四位至第六位超过(101)时，例如(111)，数字相位选择器1114会认定输入为(101)。因此，利用上述方法可在参考信号的一个周期中区分出第一时间点(t1)至第六时间点(t6)。

请参照图8B，其绘示为第一控制位选择区间信号T[1]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(001)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第七时间点(t7)、第八时间点(t8)、第九时间点(t9)、第十时间点(t10)、第十一时间点(t11)、或者第十二时间点(t12)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第七时间点(t7)至第十二时间点(t12)。

请参照图8C，其绘示为第一控制位选择区间信号T[2]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(010)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第十三时间点(t13)、第十四时间点(t14)、第十五时间点(t15)、第十六时间点(t16)、第十七时间点(t17)、或者第十八时间点(t18)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第十三时间点(t13)至第十八时间点(t18)。

请参照图8D，其绘示为第一控制位选择区间信号T[3]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(011)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第十九时间点(t19)、第二十时间点(t20)、第二十一时间点(t21)、第二十二时间点(t22)、第二十三时间点(t23)、或者第二十四时间点(t24)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第十九时间点(t19)至第二十四时间点(t24)。

请参照图8E，其绘示为第一控制位选择区间信号T[4]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(100)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第二十五时间点(t25)、第二十六时间点(t26)、第二十七时间点(t27)、第二十八时间点(t28)、第二十九时间点(t29)、或者第三十时间点(t30)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第二十五时间点(t25)至第三十时间点(t30)。

请参照图8F，其绘示为第一控制位选择区间信号T[5]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(101)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第三十一时间点(t31)、第三十二时间点(t32)、第三十三时间点(t33)、第三十四时间点(t34)、第三十五时间点(t35)、或者第三十六时间点(t36)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第三十一时间点(t31)至第三十六时间点(t36)。

请参照图8G，其绘示为第一控制位选择区间信号T[6]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(110)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第三十七时间点(t37)、第三十八时间点(t38)、第三十九时间点(t39)、第四十时间点(t40)、第四十一时间点(t41)、或者第四十二时间点(t42)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第三十七时间点(t37)至第四十二时间点(t42)。

请参照图8H，其绘示为第一控制位选择区间信号T[7]搭配六个压控输出信号F_vco[0]、F_vco[1]、F_vco[2]、F_vco[3]、F_vco[4]、F_vco[5]时的上升点信号示意图。假设第一控制位的第一位至第三位为(111)而第四位至第六位为(000)改变至(101)时，则边沿检测器1116即选择第四十三时间点(t43)、第四十四时间点(t44)、第四十五时间点(t45)、第四十六时间点(t46)、第四十七时间点(t47)、或者第四十八时间点(t48)来产生一个脉冲作为第一上升点信号。因此，利用上述方法可在参考信号的一个周期中区分出第四十三时间点(t43)至第四十八时间点(t48)。

根据上述说明，利用第一控制位的第一位至第六位，可以在参考信号中任意选择四十八个时间点其中之一来作为第一上升点信号；同理，利用第一控制位的第七位至第十二位，可以在参考信号中任意选择四十八个时间点(M×P＝6×8＝48)其中之一来作为第一下降点信号。因此，SR触发器1210即可以根据第一上升点信号与第一下降点信号来产生该第一时间信号。

请参照图9，其绘示为上升点信号固定在第一时间点(t1)，而下降点信号由第一时间点(t1)变化至第四十八时间点(t48)时的时间信号占空比示意图。由图可知，本发明的时间信号的占空比可以任意调整，而调整的范围可由0％至100％。

因此，本发明的优点在于提供一种以锁相环为基础的时间产生器，且时间产生器输出的时间信号的上升沿、下降沿、以及占空比都可以任意的调整。

综上所述，虽然本发明已以优选实施例说明如上，然而其并非用以限定本发明，所属领域的普通技术人员，在不脱离本发明的精神和范围之内，当可作各种更动与修改，因此，本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims

1.一种时间产生器，包括：

一锁相环，该锁相环可接收一参考信号并输出M个压控输出信号，其中，该M个压控输出信号具有固定相位差，该参考信号的频率为F_ref，M个压控输出信号的频率为F_vco，且F_vco＝N×F_ref；

一上下沿产生电路，该上下沿产生电路接收该M个压控输出信号，并可在该参考信号的一周期之中定义M×P个时间点，使得该上下沿产生电路可以产生一上升点信号与一下降点信号，其中，该上升点信号或该下降点信号可选择性地在该M×P个时间点其中之一动作；以及

一时间信号产生电路，接收该上升点信号与该下降点信号，并在该上升点信号动作时将一时间信号改变至一高电平而在该下降点信号动作时将该时间信号改变至一低电平；

其中N和P为正整数。

2.如权利要求1所述的时间产生器，其中该时间信号产生电路为一SR触发器，且该SR触发器的一设定端接收该上升点信号而一重置端可接收该下降点信号。

3.如权利要求1所述的时间产生器，其中该时间信号产生电路为一JK触发器，且该JK触发器的一J端接收该上升点信号而一K端可接收该下降点信号。

4.如权利要求1所述的时间产生器，其中该上下沿产生电路，包括一上沿产生单元与一下沿产生单元。

5.如权利要求4所述的时间产生器，其中该上沿产生单元包括：

一杰森计数器，接收该M个压控输出信号其中之一并将Fvco的频率除以P用以产生固定相位差的P个计数信号；

一边沿结合器接收该P个计数信号，根据该P个计数信号的上升沿以及下降沿产生P个区间信号；

一多路复用器接收该P个区间信号，并根据多个控制位选择性地输出该P个区间信号其中之一；

一数字相位选择器接收该M个压控输出信号，并根据所述控制位选择性地输出该M个压控输出信号其中之一；

一D型触发器，该D型触发器的输入端连接至该多路复用器的输出端，该D型触发器的频率端连接至该数字相位选择器的输出端；以及

一边沿检测器连接至该D型触发器的输出端，并在该D型触发器的输出端由一低电平改变为一高电平时动作该上升点信号。

6.如权利要求4所述的时间产生器，其中该下沿产生单元包括：

一边沿检测器连接至该D型触发器的输出端，并在该D型触发器的输出端由一高电平改变为一低电平时动作该下降点信号。

7.如权利要求1所述的时间产生器，其中该锁相环包括：

一相位频率检测器，接收该参考信号以及一分频信号并根据该参考信号与该分频信号之间的相位与频率的差异，输出一相位差信号；

一电荷泵，接收该相位差信号并根据该相位差信号的大小产生相关于该相位差信号的一输出电流；

一环路滤波器，接收并转换该输出电流成为一压控信号；

一压控振荡器，接收该压控信号并产生该M个压控输出信号；以及

一分频单元，接收该M个压控输出信号的其中之一并进行F_vco除以N的动作后产生该分频信号。

8.一种时间信号产生方法，用于一锁相环接收一参考信号并输出M个压控输出信号，而该M个压控输出信号具有固定相位差，该参考信号的频率为F_ref，M个压控输出信号的频率为F_vco，且F_vco＝N×F_ref，其中N为正整数，该方法包括下列步骤：

将该M个压控输出信号其中之一进行F_vco除以P的动作后产生固定相位差的P个计数信号；

利用该P个计数信号以及该M个压控输出信号，在该参考信号的一个周期之中定义P×M个时间点；

选择该P×M个时间点其中之一来动作一上升点信号；

选择该P×M个时间点其中之一来动作一下降点信号；以及

在该上升点信号动作时将该时间信号改变至一高电平而在该下降点信号动作时将该时间信号改变至一低电平。

9.如权利要求8所述的时间信号产生方法，还包括下列步骤：

利用该P个计数信号的上升沿以及下降沿产生P个区间信号；以及

选择该P个区间信号其中之一输入一D型触发器的输入端并且选择该M个压控输出信号其中之一输入该D型触发器的频率端用以产生该上升点信号或者该下降点信号。