CN100543993C - 像素结构及其的形成方法 - Google Patents

Abstract

本发明提供一种像素结构及其的形成方法，该像素结构包含至少一晶体管、一第一储存电容、一第一导电层、一内层介电层、一第二导电层、一保护层及一第三导电层。第一储存电容电性连接于晶体管。内层介电层覆盖于第一导电层上，且其具有至少一第一开口。第二导电层形成于部分内层介电层上，且经由第一开口电性连接于第一导电层。保护层覆盖于晶体管及第二导电层上，且其具有至少一第二开口。第三导电层形成部分保护层上，且经由第二开口电性连接于晶体管。第一储存电容由第三导电层、保护层及第二导电层所构成。本发明可在不变更电容值的情况下增加开口率。

Description

像素结构及其的形成方法

技术领域

本发明是有关于一种像素结构及其的形成方法(PIXEL STRUCTUREAND METHOD FOR FORMING THE SAME)，且特别是有关于一种具有储存电容的像素结构。

背景技术

请参照图1，其表示传统的像素结构的剖面图。像素结构100具有一基板109。基板109上形成一半导体层120。半导体层120及基板109上覆盖有一绝缘层150。绝缘层150上形成一栅极116，并覆盖有一内层介电层190于栅极116上。绝缘层150及内层介电层190具有两个开口162，以暴露出半导体层120。一源极114、一漏极112及一电容电极101形成于内层介电层190上。源极114及漏极112是经由开口162与半导体层120电性连接。

一保护层102形成于内层介电层190上，且覆盖源极114、漏极112及电容电极101，并具有一接触洞(contact hole)163，以暴露出源极114。像素电极103形成于保护层102上，并经由接触洞163与源极114电性连接。

像素结构100的电容电极101为导电材料，且保护层102为介电材料。储存电容C_s1会形成于电容电极101及像素电极103之间。然而，因保护层102的覆盖方式，像素电极103及电容电极101之间会因制造工艺问题易产生短路。虽然可增加保护层102的厚度以解决上述所提的问题，储存电容C_s1却因此而相对的减少。

此外，电容电极101一般采用不透光的材质，且位于像素结构100的可视区域内(未图标)，因此，就算像素电极103采用透光的材质。然而，此设计方式往往会使像素结构100的开口率(aperture ratio)，随着储存电容C_s1的储存容量(如：储存电容C_s1在可视区域内的面积)增加而减少。如此一来，即会使得面板的显示亮度降低。除此之外，此问题更显见于同尺寸且具较高分辨率的面板。

发明内容

本发明是有关于一种像素结构及其形成方法，可在不变更电容值的情况下增加开口率。

根据本发明的第一方面，提出一种像素结构。此像素结构包含至少一晶体管、一第一储存电容、一第一导电层、一内层介电层、一第二导电层、一保护层、一第三导电层及一第四导电层。第一储存电容电性连接于晶体管。内层介电层覆盖于第一导电层上，且其具有至少一第一开口。第二导电层形成于部份内层介电层上，且经由第一开口电性连接于第一导电层。保护层覆盖于晶体管及第二导电层上，且其具有至少一第二开口。第三导电层形成于部份保护层上，且经由第二开口电性连接于晶体管。第四导电层覆盖于第二导电层与部份内层介电层上，以使得第一储存电容由第三导电层、保护层、第四导电层及第二导电层所构成，且第一导电层、第二导电层及第四导电层的位准实质上相同。

根据本发明的第二方面，提出一种显示面板，该显示面板包含上述的复数个像素结构。

根据本发明的第三方面，提出一种光电装置，该光电装置包含上述的显示面板。

根据本发明的第四方面，提出一种像素结构的形成方法。像素结构具有至少一晶体管及一第一储存电容。第一储存电容电性连接于晶体管。此形成方法包含以下的步骤：首先，形成一第一导电层。接着，覆盖一内层介电层于第一导电层上，且其具有一第一开口。然后，形成一第二导电层于部份内层介电层上，且经由第一开口电性连接于第一导电层。接着，覆盖一第四导电层于第二导电层与部份内层介电层上，以使得所述第一导电层、所述第二导电层和所述第四导电层的位准实质上相同。接着，覆盖一保护层于晶体管及第二导电层上，且其具有一第二开口。最后，形成一第三导电层于部份保护层上，且经由第二开口电性连接于晶体管。第一储存电容由第三导电层、保护层、第四导电层及第二导电层所构成。

根据本发明的第五方面，提出一种显示面板的形成方法，该形成方法包含上述的像素结构的形成方法。

根据本发明的第六方面，提出一种光电装置的形成方法，该形成方法包含上述的显示面板的形成。

本发明可在不变更电容值的情况下增加开口率。

附图说明

图1表示传统的像素结构的剖面图。

图2A表示本发明第一实施例的像素结构的上视示意图。

图2B表示图2A的像素结构的剖面图。

图3A～图3F表示图2B的像素结构的形成方法的流程图。

图4表示第一实施例的另一像素结构的剖面图。

图5A表示本发明第二实施例的像素结构的上视示意图。

图5B表示图5A的像素结构的剖面图。

图6A～图6G表示图5B的像素结构的形成方法的流程图。

图7A表示本发明第三实施例的像素结构的上视示意图。

图7B表示图7A的像素结构的剖面图。

图8A～图8F表示图7B的像素结构的形成方法的流程图。

图9表示第三实施例的另一像素结构的剖面图。

图10A表示本发明第四实施例的像素结构的上视示意图。

图10B表示图10A的像素结构的剖面图。

图11A～图11G表示图10B的像素结构的形成方法的流程图。

图12表示本发明的光电装置的示意图。

主要组件符号说明：

100、200、300、400、500、600、700：像素结构    101：电容电极

102、280、380、480、580、680、780：保护层      103：像素电极

109、209、409、509、709：基板

112、212、412、512、712：漏极

114、214、414、514、714：源极

116、216、416、516、716：栅极

120、220、420、520、620、720：半导体层

150、250、450、550、650、750：绝缘层

162、231a、231b、282、292、431a、431b、482、492、531a、531b、582、592、692、731a、731b、782、792：开口

163：接触洞

190、290、390、490、590、690、790：内层介电层

222、422、522、722：本征区

224a、224b、424a、424b、524a、524b、624a、724a、724b：掺杂区

241、341、441、541、641、741：第一导电层

242、342、442、542、642、742：第二导电层

243、343、443、543、643、743：第三导电层

444、744：第四导电层                               800：光电装置

810：显示面板                                      820：电子组件

C_s1：储存电容

C_s21、C_s31、C_s41、C_s51、C_s61、C_s71：第一储存电容

C_s52、C_s62、C_s72：第二储存电容

C_s53、C_s63、C_s73：第三储存电容

DT2、DT41、DT42、DT5、DT71、DT72：数据线

SC2、SC4、SC5、SC7：扫描线

V_com2、V_com4、V_com5、V_com7：共享电极线

具体实施方式

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

本发明是提出具有至少一储存电容于导电材料间的像素结构。导电材料包括透光材质、反射材质、或上述的组合。本发明的实施例是以一光电装置中显示面板的像素结构作为范例来详细说明。再者，实施例的图标是省略某些组件，以利清楚显示本发明的技术特点。

第一实施例

请参照图2A，其表示本发明第一实施例的像素结构的上视示意图。本实施例是以一光电装置中显示面板的像素结构200举例说明。如图2A所示，数据线DT2及扫描线SC2为分别与像素结构200电性连接。请参照图2B，其表示图2A的像素结构的剖面图。图2B为沿着图2A中的2B-2B’剖面线的剖面图。像素结构200包含一晶体管(未标注)、一第一储存电容C_s21、一第一导电层241、一内层介电层290、一第二导电层242、一保护层280及一第三导电层243。较佳地，像素结构200可选择性地包含一遮光图案层(未图示)，位于且平行于数据线DT2及扫描线SC2的至少一者的侧边，以防止数据线DT2及扫描线SC2的至少一者的边缘产生漏光现象。

第一储存电容C_s21电性连接于晶体管。内层介电层290覆盖于第一导电层241上，且其具有一开口292。第二导电层242形成于部份内层介电层290上，且经由开口292电性连接于第一导电层241。保护层280覆盖于晶体管及第二导电层242上，且其具有一开口282。第三导电层243形成部份保护层280上，且经由开口282电性连接于晶体管。第一储存电容C_s21由第三导电层243、保护层280及第二导电层242所构成。

请参照图3A～图3F，其表示图2B的像素结构的形成方法的流程图。像素结构200的形成方法如下：如图3A所示，于基板209上形成一半导体层220，且接着覆盖一绝缘层250于半导体层220上。半导体层220包含至少二个掺杂区224a、224b及一本征区222。一般而言，本征区222是位于二个掺杂区224a、224b之间。较佳地，本发明的实施例，可选择性地加入至少一另外掺杂区于本征区222及二个掺杂区224a、224b其中至少一者之间，且另外掺杂区的掺杂浓度实质上小于二个掺杂区224a、224b的至少一者、本征区222可掺杂或不掺杂，若掺杂时，本征区222的极性较佳地与二个掺杂区224a、224b及另外掺杂区的极性实质上不同。另外，二个掺杂区224a、224b、本征区222及/或另外掺杂区，也可选择性地同时形成于半导体层220中或不同时形成于半导体层220中。再者，半导体层220的材质包括单晶的含硅材质、微晶的含硅材质、多晶的含硅材质、非晶的含硅材质、含锗材质、或其它材质、或上述的组合。

然后，如图3B所示，形成第一导电层241于绝缘层250上。此时，晶体管的一栅极216也同时形成。在本实施例中，第一导电层241的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)或透明材质与反射材质的组合。此外，第一导电层241连接于一具有位准(level)的电极线，例如：共享电极线V_com2，或也可选择性地使用部份具有位准的电极线，例如：共享电极线V_com2当作第一导电层241(如图2A所示)。其中，在本实施例中，电极线，例如：共享电极线V_com2的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质及反射材质的组合。换言之，第一导电层241连接于电极线，例如：共享电极线V_com2的材质实质上相同或不同，较佳地，二者实质上相同，以减低制造工艺复杂性。

接着，如图3C所示，覆盖内层介电层290于绝缘层250上，且分别形成开口292于内层介电层290及两个开口231a、231b于内层介电层290及绝缘层250。

然后，如图3D所示，形成第二导电层242于部份的内层介电层290上，且经由开口292、231a、231b分别电性连接于第一导电层241及半导体层220。其中，经由开口231a、231b电性连接于半导体层220的第二导电层242是当作晶体管的一漏极212及一源极214。在本实施例中，第二导电层242的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质与反射材质的组合。再者，晶体管的源极214及漏极212的其中一者电性连接于数据线DT2(如图2A所示)，且晶体管的栅极216电性连接于扫描线SC2(如图2A所示)。必需说明的是，本实施例的开口231a、231b及292在非同一时间下所形成的，但不限于此，也可选择性地使用具有不同透光度光罩(如：半调光罩、绕射光罩、栅状图案光罩、或其它光罩、或上述的组合)的黄光制造工艺，在同一时间下，形成开口231a、231b及292。

接着，如图3E所示，覆盖保护层280于晶体管及第二导电层242上，且保护层280具有一开口282。

最后，如图3F所示，形成第三导电层243(也称像素电极)于部份的保护层280上，且经由开口282电性连接于晶体管。其中，开口282可选择性地实质上对准或不对准开口231b。如此一来，整体的像素结构200即如同图3F所示。在本实施例中，第三导电层243的材质是以透光材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)为实施范例，但不限于此，也可选择性地使用反射材质(如：金、银、铜、铁、锡、铅、镉、铝、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)、或透明材质与反射材质的组合。

在本实施例中，由于第一导电层241及第二导电层242为共电位的电阻，也就是并联设计，因此可降低电极线，例如：共享电极线V_com2的负载阻抗。如此一来，即可避免光电装置中显示面板于显示画面时产生串音现象(cross-talk)。

再者，绝缘层250、内层介电层290及保护层280的至少一者的材质，包含无机材质(如：氧化硅、氮化硅、氮氧化硅、氧化铪、氮化铪、碳化硅、或其它材质、或上述的组合)、有机材质(如：光刻胶、聚丙醯醚(polyaryleneether；PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯并环丁烯(benzocyclclobutene；BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、或其它材质、或上述的组合)、或上述的组合。

本实施例的第二导电层242可选择性地采用反射材质、透光材质、或上述的组合。图2B的第二导电层242是以反射材质为实施范例。请参照图4，其表示第一实施例的另一像素结构的剖面图。像素结构300包含一晶体管(未标注)、一第一储存电容C_s31、一第一导电层341、一内层介电层390、一第二导电层342、一保护层380及一第三导电层343。第二导电层342形成于部份内层介电层390上，且经由开口392电性连接于第一导电层341。图2B的第二导电层242的材质是以反射材质为实施范例，而图4的第二导电层342的材质是以透光材质为实施范例，但不限于此。上述内容是以像素结构200为范例说明其的形成方法，像素结构300的形成方法与像素结构200的形成方法相同，因此不在重复叙述。但值得注意的是，像素结构200的第二导电层242与像素结构300的第二导电层342的材料是以不同的材质作为实施范例。同样地，像素结构300也具有上述所提的方式。且由于像素结构300的第二导电层342是以透光材质为实施范例，因此像素结构300可用于配合不同的运用实施方式。

第二实施例

请参图5A，其表示本发明第二实施例的像素结构的上视示意图。本实施例是以一光电装置中显示面板的像素结构400举例说明。如图5A所示，数据线DT41、DT42及扫描线SC4为分别与像素结构400电性连接。请参照图5B，其表示图5A的像素结构的剖面图。图5B为沿着图5A中的5B-5B’剖面线的剖面图。像素结构400包含一晶体管(未标注)、一第一储存电容C_s41、一第一导电层441、一内层介电层490、一第二导电层442、一保护层480、一第三导电层443及一第四导电层444。较佳地，像素结构400可选择性地包含一遮光图案层，位于且平行于数据线DT41、DT42及扫描线SC4的至少一者的侧边，以防止数据线DT41、DT42及扫描线SC4的至少一者的边缘产生漏光现象。

第一储存电容C_s41电性连接于晶体管。内层介电层490覆盖于第一导电层441上，且其具有一开口492。第二导电层442形成于部份内层介电层490上，且经由开口492电性连接于第一导电层441。保护层480覆盖于晶体管及第二导电层442上，且其具有一开口482。第三导电层443形成部份保护层480上，且经由开口482电性连接于晶体管。第四导电层444覆盖于第二导电层442与部份内层介电层490上，以使得第一储存电容C_s41由第三导电层443、保护层480、第四导电层444及第二导电层442所构成。

请参照图6A～图6G，其表示图5B的像素结构的形成方法的流程图。像素结构400的形成方法如下：如图6A所示，在基板409上形成一半导体层420，且接着覆盖一绝缘层450于半导体层420上。半导体层420包含至少二个掺杂区424a、424b及一本征区422。一般而言，本征区422是位于二个掺杂区424a、424b之间。较佳地，本发明的实施例，可选择性地加入至少一另外掺杂区于本征区422及二个掺杂区424a、424b的至少一者之间，且另外掺杂区的掺杂浓度实质上小于二个掺杂区424a、424b的至少一者、本征区422可掺杂或不掺杂，若掺杂时，本征区422的极性与二个掺杂区424a、424b及另外掺杂区的极性较佳地实质上不同。另外，二个掺杂区424a、424b、本征区422及/或另外掺杂区，也可选择性地同时形成于半导体层中420或不同时形成于半导体层420中。再者，半导体层420的材质包括单晶的含硅材质、微晶的含硅材质、多晶的含硅材质、非晶的含硅材质、含锗材质、或其它材质、或上述的组合。

然后，如图6B所示，形成第一导电层441于绝缘层450上。此时，晶体管的一栅极416也同时形成。在本实施例中，第一导电层441的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质与反射材质的组合。此外，第一导电层441连接于一具有位准的电极线，例如：共享电极线V_com4(如图5A所示)，但不限于此，也可选择性地使用部份具有位准的电极线，例如：共享电极线V_com4当作第一导电层441。其中，在本实施例中，电极线，例如：共享电极线V_com4的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质及反射材质的组合。换言之，第一导电层441连接于电极线，例如：共享电极线V_com4的材质实质上相同或不同，较佳地，二者实质上相同，以减低制造工艺复杂性。

接着，如图6C所示，覆盖内层介电层490于绝缘层450上，且分别形成开口492于内层介电层490及两个开口431a、431b于内层介电层490及绝缘层450。

然后，如图6D所示，形成第二导电层442于部份的内层介电层490上，且经由开口492、431a、431b分别电性连接于第一导电层441及半导体层420。其中，经由开口431a、431b电性连接于半导体层420的第二导电层442是当作晶体管的一漏极412及一源极414。在本实施例中，第二导电层442的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质与反射材质的组合。再者，晶体管的漏极412及源极414的其中一者电性连接于数据线DT41、DT42(如图5A所示)，且晶体管的栅极416电性连接于扫描线SC4(如图5A所示)。必需说明的是，本实施例的开口431a、431b及492在非同一时间下所形成的，但不限于此，也可选择性地使用具有不同透光度光罩(如：半调光罩、绕射光罩、栅状图案光罩、或其它光罩、或上述的组合)的黄光制造工艺，在同一时间下，形成开口431a、431b及492。

接着，如图6E所示，覆盖第四导电层444于第二导电层442与部份的内层介电层490上。在本实施例中，以第四导电层444的材质为透光材质作为实施范例，但不限于此，也可选择性地使用反射材质或透光材质与反射材质的组合。此外，由于第一导电层441、第二导电层442及第四导电层444相互电性连接，因此第一导电层441、第二导电层442及第四导电层444的位准为实质上相同。且第一导电层441、第二导电层442及第四导电层444的位准包含，例如：共享位准。

另外，在本实施例中，漏极412与扫描线SC4之间具有一第一寄生电容，且漏极412与数据线DT41、DT42之间各具有的电容的总和实质上为一第二寄生电容。此外，像素结构400的像素电极与共享电极(未图示)之间具有一液晶电容(未图示)。像素结构400的一像素电容实质上等于液晶电容与第一储存电容C_s41之和。第四导电层444的面积即是决定于第一寄生电容与像素电容之比、第二寄生电容与像素电容之比及第一储存电容C_s41与液晶电容之比。在本实施例的第四导电层444的面积，较佳地，实质上大于第二导电层442的面积，但不限于此，也可视设计上的要求，来选择性地改变第四导电层444的面积，如：其实质上比第二导电层442的面积小、其实质上相等于第二导电层442的面积、或上述的组合。

然后，如图6F所示，覆盖保护层480于晶体管及第二导电层442上，且保护层480具有一开口482。

最后，如图6G所示，形成第三导电层443(也称像素电极)于部份的保护层480上，且经由开口482电性连接于晶体管。其中，开口482可选择性地实质上对准或不对准开口431b。如此一来，整体的像素结构400即如同图6G所示。在本实施例中，第三导电层443的材质是以透光材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)为实施范例，但不限于此，也可选择性地使用反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)、或透明材质与反射材质的组合。

在本实施例中，第四导电层444采用透光材质，因此像素结构400可在不变更电容值的情况下增加开口率，但不限于此，也可使用反射材质、或透光材质及反射材质的组合。此外，第四导电层444可选择性地不与任何栅极线或数据线相互重叠，因此可减少栅极线或数据线上的负载，但不限于此，也可选择性地部份重叠。

再者，第一导电层441、第二导电层442及第四导电层444为共电位的电阻，也就是并联设计，因此可降低电极线，例如：共享电极线V_com4的负载阻抗。如此一来，即可避免光电装置中显示面板于显示画面时产生串音现象。

再者，绝缘层450、内层介电层490及保护层480的至少一者的材质，包含无机材质(如：氧化硅、氮化硅、氮氧化硅、氧化铪、氮化铪、碳化硅、或其它材质、或上述的组合)、有机材质(如：光刻胶、聚丙醯醚(polyaryleneether；PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯并环丁烯(benzocyclclobutene；BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、或其它材质、或上述的组合)、或上述的组合。

第三实施例

请参图7A，其表示本发明第三实施例的像素结构的上视示意图。本实施例是以一光电装置中显示面板的像素结构500举例说明。如图7A所示，数据线DT5及扫描线SC5为分别与像素结构500电性连接。请参照图7B，其表示图7A的像素结构的剖面图。图7B为沿着图7A中的7B-7B’剖面线的剖面图。像素结构500包含一晶体管(未标注)、一第一储存电容C_s51、一第二储存电容C_s52、一第三储存电容C_s53、一第一导电层541、一内层介电层590、一第二导电层542、一绝缘层550、一半导体层520、一保护层580及一第三导电层543。较佳地，像素结构500可选择性地包含一遮光图案层(未表示)，位于且平行于数据线DT5及扫描线SC5的至少一者的侧边，以防止数据线DT5及扫描线SC5的至少一者的边缘产生漏光现象。

第一储存电容C_s51电性连接于晶体管。内层介电层590覆盖于第一导电层541上，且其具有一开口592。第二导电层542形成于部份内层介电层590上，且经由开口592电性连接于第一导电层541。保护层580覆盖于晶体管及第二导电层542上，且其具有一开口582。第三导电层543形成部份保护层580上，且经由开口582电性连接于晶体管。第一储存电容C_s51由第三导电层543、保护层580及第二导电层542所构成。第二储存电容C_s52由第一导电层541、绝缘层550及部分半导体层520所构成。第三储存电容C_s53由第二导电层542、内层介电层590、绝缘层550及部分半导体层520所构成。

请参照图8A～图8F，其表示图7B的像素结构的形成方法的流程图。像素结构500的形成方法如下：如图8A所示，在基板509上形成一半导体层520，且接着分别覆盖一绝缘层550于半导体层520上。半导体层520包含至少二个掺杂区524a、524b及一本征区522。本实施例的掺杂区524a，以延伸至第一金属层541的下方来当作实施范例说明。一般而言，本征区522是位于二个掺杂区524a、524b之间。较佳地，本发明的实施例，可选择性地加入至少一另外掺杂区于本征区522及二个掺杂区524a、524b的至少一者之间，且另外掺杂区的掺杂浓度实质上小于二个掺杂区524a、524b的至少一者、本征区522可掺杂或不掺杂，若掺杂时，本征区522的极性与二个掺杂区524a、524b及另外掺杂区的极性较佳地实质上不同。另外，二个掺杂区524a、524b、本征区522及/或另外掺杂区，也可选择性地同时形成于半导体层520中或不同时形成于半导体层520中。再者，半导体层520的材质包括单晶的含硅材质、微晶的含硅材质、多晶的含硅材质、非晶的含硅材质、含锗材质、或其它材质、或上述的组合。

然后，如图8B所示，形成第一导电层541于绝缘层550上。此时，晶体管的一栅极516也同时形成。在本实施例中，第一导电层541的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)或透明材质与反射材质的组合。此外，第一导电层541连接于一具有位准的电极线，例如：共享电极线V_com5(如图7A所示)，但不限于此，也可选择性地使用部份具有位准的电极线，例如：共享电极线V_com5当作第一导电层541。其中，在本实施例中，共享电极线V_com5的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质及反射材质的组合。换言之，第一导电层541连接于电极线，例如：共享电极线V_com5的材质实质上相同或不同，较佳地，二者实质上相同，以减低制造工艺复杂性。如同前述，本实施例的半导体层520的掺杂区524a延伸至第一金属层541的下方为实施范例。因此，第二储存电容C_s52由第一导电层541、绝缘层550及部分半导体层520所构成。必需注意是，延伸至第一金属层541的下方的半导体层520也可选择性地为透过一连接层(未图示)连接栅极516下方的半导体层520。其中，延伸至第一金属层541的下方的半导体层520包含至少一掺杂区524a/524b、至少一另一掺杂区、至少一本征区522的其中至少一者。其中，连接层的材质可使用第一导电层541、第二导电层542、第三导电层543、半导体层520其中至少一者。

接着，如图8C所示，覆盖内层介电层590于绝缘层550上，且分别形成开口592于内层介电层590及两个开口531a、531b于内层介电层290及绝缘层550。

然后，如图8D所示，形成第二导电层542于部份的内层介电层590上，且经由开口592、531a、531b分别电性连接于第一导电层541及半导体层520。其中，经由开口531a、531b电性连接于半导体层520的第二导电层542是作为晶体管的一漏极512及一源极514。在本实施例中，第二导电层542的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质与反射材质的组合。再者，晶体管的源极514及漏极512的其中一者电性连接于数据线DT5(如图7A所示)，且晶体管的栅极516电性连接于扫描线SC5(如图7A所示)。必需说明的是，本实施例的开口531a、531b及592在非同一时间下所形成的，但不限于此，也可选择性地使用具有不同透光度光罩(如：半调光罩、绕射光罩、栅状图案光罩、或其它光罩、或上述的组合)的黄光制造工艺，在同一时间下，形成开口531a、531b及592。

接着，如图8E所示，覆盖保护层580于晶体管及第二导电层542上，且保护层580具有一开口582。

最后，如图8F所示，形成第三导电层543(也称像素电极)于部份的保护层580上，且经由开口582电性连接于晶体管。其中，开口582可选择性地实质上对准或不对准开口531b。第三储存电容C_s53由第二导电层542、内层介电层590、绝缘层550及部分半导体层520所构成。如此一来，整体的像素结构500即如同图8F所示。在本实施例中，第三导电层543的材质是以透光材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)为实施范例，但不限于此，也可选择性地使用反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)、或透明材质与反射材质的组合。

在本实施例中，第一导电层541及第二导电层542为共电位的电阻，也就是并联设计，因此可降低电极线，例如：共享电极线V_com5的负载阻抗。如此一来，即可避免光电装置中显示面板于显示画面时产生串音现象。此外，本实施例的半导体层520的掺杂区524a，以延伸至第一导电层541的下方为实施范例，以更进一步形成第二储存电容C_s52及第三储存电容C_s53。

再者，绝缘层550、内层介电层590及保护层580的至少一者的材质，包含无机材质(如：氧化硅、氮化硅、氮氧化硅、氧化铪、氮化铪、碳化硅、或其它材质、或上述的组合)、有机材质(如：光刻胶、聚丙醯醚(polyaryleneether；PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯并环丁烯(benzocyclclobutene；BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、或其它材质、或上述的组合)、或上述的组合。

本实施例的第二导电层542可选择性地采用反射材质、透光材质、或上述的组合。图7B的第二导电层542是以反射材质为实施范例。请参照图9，其表示第三实施例的另一像素结构的剖面图。像素结构600包含一晶体管(未标注)、一第一储存电容C_s61、一第二储存电容C_s62、一第三储存电容C_s63、一第一导电层641、一内层介电层690、一第二导电层642、一半导体层620、绝缘层650、一保护层680及一第三导电层643。第二导电层642形成于部份内层介电层690上，且经由开口692电性连接于第一导电层641。图7B的第二导电层542的材质是以反射材质为实施范例，而图9的第二导电层642的材质是以透光材质为实施范例，但不限于此。上述内容是以像素结构500为范例说明其的形成方法，像素结构600的形成方法与像素结构500的形成方法相同，因此不在重复叙述。但值得注意的是，像素结构500的第二导电层542与像素结构600的第二导电层642的材料是以不同的材质作为实施范例。同样地，像素结构600也具有上述所提的方式。且由于像素结构600的第二导电层642是以透光材质为实施范例，因此像素结构600可用于配合不同的运用实施方式。

第四实施例

请参照图10A，其表示本发明第四实施例的像素结构的上视示意图。本实施例是以一光电装置中显示面板的像素结构700举例说明。如图10A所示，数据线DT71、DT72及扫描线SC7为分别与像素结构700电性连接。请参照图10B，其表示图10A的像素结构的剖面图。图10B为沿着图10A中的10B-10B’剖面线的剖面图。像素结构700包含一晶体管(未标注)、一第一储存电容C_s71、一第二储存电容C_s72、一第三储存电容C_s73、一第一导电层741、一内层介电层790、一第二导电层742、一半导体层720、绝缘层750、一保护层780、一第三导电层743及一第四导电层744。较佳地，像素结构700可选择性地包含一遮光图案层(未图示)，位于且平行于数据线DT71、DT72及扫描线SC7的至少一者的侧边，以防止数据线DT71、DT72及扫描线SC7的至少一者的边缘产生漏光现象。

第一储存电容C_s71电性连接于晶体管。内层介电层790覆盖于第一导电层741上，且其具有一开口792。第二导电层742形成于部份内层介电层790上，且经由开口792电性连接于第一导电层741。保护层780覆盖于晶体管及第二导电层742上，且其具有一开口782。第三导电层743形成部份保护层780上，且经由开口782电性连接于晶体管。第四导电层744覆盖于第二导电层742与部份内层介电层790上，以使得第一储存电容C_s71由第三导电层743、保护层780、第四导电层744及第二导电层742所构成。第二储存电容C_s72由第一导电层741、绝缘层750及部分半导体层720所构成。第三储存电容C_s73由第二导电层742、第四导电层744、内层介电层790、绝缘层750及部分半导体层720所构成。

请参照图11A～图11G，其表示图10B的像素结构的形成方法的流程图。像素结构700的形成方法如下：如图11A所示，在基板709上形成一半导体层720，且接着覆盖一绝缘层750于半导体层720上。半导体层720包含至少二个掺杂区724a、724b及一本征区722。本实施例的掺杂区724a，以延伸至第一金属层741的下方为实施范例。一般而言，本征区722是位于二个掺杂区724a、724b之间。较佳地，本发明的实施例，可选择性地加入至少一另外掺杂区于本征区722及二个掺杂区724a、724b的至少一者之间，且另外掺杂区的掺杂浓度实质上小于二个掺杂区724a、724b的至少一者、本征区722可掺杂或不掺杂，若掺杂时，本征区722的极性与二个掺杂区724a、724b及另外掺杂区的极性较佳地实质上不同。另外，二个掺杂区724a、724b、本征区722及/或另外掺杂区，也可选择性地同时形成于半导体层720中或不同时形成于半导体层720中。再者，半导体层720的材质包括单晶的含硅材质、微晶的含硅材质、多晶的含硅材质、非晶的含硅材质、含锗材质、或其它材质、或上述的组合。

然后，如图11B所示，形成第一导电层741于绝缘层750上。此时，晶体管的一栅极716也同时形成。在本实施例中，第一导电层741的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)或透明材质与反射材质的组合。此外，第一导电层741连接于一具有准位的电极线，例如：共享电极线V_com7(如图10A所示)，但不限于此，也可选择性地使用部份具有准位的电极线，例如：共享电极线V_com7当作第一导电层541。其中，在本实施例中，电极线，例如：共享电极线V_com7的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质及反射材质的组合。换言之，第一导电层741连接于电极线，例如：共享电极线V_com7的材质实质上相同或不同，较佳地，二者实质上相同，以减低制造工艺复杂性。如同前述，本实施例的半导体层720的掺杂区724a延伸至第一金属层741的下方为实施范例，因此，第二储存电容C_s72由第一导电层741、绝缘层750及部分半导体层720所构成。必需注意是，延伸至第一金属层741的下方的半导体层720也可选择性地为透过一连接层(未表示)连接栅极716下方的半导体层720。其中，延伸至第一金属层741的下方的半导体层720或区块包含至少一掺杂区724a/724b、至少一另一掺杂区、至少一本征区722的其中至少一者。其中，连接层的材质可使用第一导电层741、第二导电层742、第三导电层743、半导体层720其中至少一者。

接着，如图11C所示，覆盖内层介电层790于绝缘层750上，且分别形成开口792于内层介电层790及两个开口731a、731b于内层介电层790及绝缘层750。

然后，如图11D所示，形成第二导电层742于部份的内层介电层790上，且经由开口792、731a、731b分别电性连接于第一导电层741及半导体层720。其中，经由开口731a、731b电性连接于半导体层720的第二导电层742是作为晶体管的一漏极712及一源极714。在本实施例中，第二导电层742的材质是以反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)为实施范例，但不限于此，也可选择性地使用透明材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)、或透明材质与反射材质的组合。晶体管的一漏极712及一源极714则利用开口731a、731b以与半导体层720电性连接。再者，晶体管的源极714及漏极712的其中一者电性连接于数据线DT71、DT72(如图10A所示)，且晶体管的栅极716电性连接于扫描线SC7(如图10A所示)。必需说明的是，本实施例的开口731a、731b及792在非同一时间下所形成的，但不限于此，也可选择性地使用具有不同透光度光罩(如：半调光罩、绕射光罩、栅状图案光罩、或其它光罩、或上述的组合)的黄光制造工艺，在同一时间下，形成开口731a、731b及792。

接着，如图11E所示，覆盖第四导电层744于第二导电层742与部份的内层介电层790上。在本实施例中，以第四导电层744的材质为透光材质作为实施范例，但不限于此，也可选择性地使用反射材质或透光材质与反射材质的组合。此外，由于第一导电层741、第二导电层742及第四导电层744相互电性连接，因此第一导电层741、第二导电层742及第四导电层744的位准为实质上相同。且第一导电层741、第二导电层742及第四导电层744的位准包含，例如：共享位准。

另外，在本实施例中，漏极712与扫描线SC7之间具一第一寄生电容，且漏极712与数据线DT71、DT72之间各具有的电容的总和实质上为一第二寄生电容。此外，像素结构700的像素电极与共享电极(未图示)之间具有一液晶电容(未图示)。像素结构700的一像素电容实质上等于液晶电容与第一储存电容C_s71之和。第四导电层744的面积即是决定于第一寄生电容与像素电容之比、第二寄生电容与像素电极之比及第一储存电容C_s71与液晶电容之比。在本实施例的第四导电层744的面积，较佳地，实质上大于第二导电层742的面积，但不限于此，也可视设计上的要求，来选择性地改变第四导电层744的面积，如：其实质上比第二导电层742的面积小、其实质上相等于第二导电层742的面积、或上述的组合。

然后，如图11F所示，覆盖保护层780于晶体管及第二导电层742上，且保护层780具有一开口782。

最后，如图11G所示，形成第三导电层743(也称像素电极)于部份的保护层780上，且经由开口782电性连接于晶体管。其中，开口782可选择性地实质上对准或不对准开口731b。第三储存电容C_s73由第二导电层742、内层介电层790、绝缘层750及部分半导体层720所构成。如此一来，整体的像素结构700即如同图11G所示。在本实施例中，第三导电层743的材质是以透光材质(如：铟锡氧化物、铝锌氧化物、铝锡氧化物、铟锌氧化物、镉锡氧化物、或其它材质、或上述的组合)为实施范例，但不限于此，也可选择性地使用反射材质(如：金、银、铜、铁、锡、铅、镉、钼、钨、钕、钛、钽、铪、或其它材质、或上述的氧化物、或上述的氮化物、或上述的氮氧化物、或上述的合金、或上述的组合)、或透明材质与反射材质的组合。

在本实施例中，第四导电层744采用透光材质，因此像素结构700可于不变更电容值的情况下增加开口率，但不限于此，也可使用反射材质、或透光材质及反射材质的组合。此外，第四导电层744可选择性地不与任何栅极线或数据线相互重叠，因此可减少栅极线或数据线上的负载，但不限于此，也可选择性地部分重叠。

再者，第一导电层741、第二导电层742及第四导电层744为共电位的电阻，也就是并联设计，因此可降低电极线，例如：共享电极线V_com7的负载阻抗。如此一来，即可避免光电装置中显示面板于显示画面时产生串音现象。

此外，本实施例的半导体层720的掺杂区724a，以延伸至第一导电层741的下方为实施范例，以更进一步形成第二储存电容C_s72及第三储存电容C_s73。

再者，绝缘层750、内层介电层790及保护层780的至少一者的材质，包含无机材质(如：氧化硅、氮化硅、氮氧化硅、氧化铪、氮化铪、碳化硅、或其它材质、或上述的组合)、有机材质(如：光刻胶、聚丙醯醚(polyaryleneether；PAE)、聚醯类、聚酯类、聚醇类、聚烯类、苯并环丁烯(benzocyclclobutene；BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、或其它材质、或上述的组合)、或上述的组合。

本发明上述实施例所揭露的像素结构具有至少一储存电容于导电材料之间。在上述实施例中，导电材料的应用包括透光材质、反射材质、或上述的组合。举例而言，由于实施例中的第四导电层444、744采用透光材质，因此像素结构400、700可保持原有的电容值，且更进一步增加开口率。此外，第四导电层444、744的设置可选择性地并不与任何栅极线或数据线相互重叠，因此第四导电层444、744的设置除了具有上述的优点外，也可减少栅极线或数据线上的负载，但不限于此，也可选择性地部份重叠。

再者，由于第一、第二、第四及第五实施例的第一及第二导电层为共电位的电阻，也就是并联设计，且第三及第六实施例的第一、第二及第四导电层亦为并联设计，因此这些实施例的应用可降低电极线的负载阻抗。如此一来，即可避免光电装置中显示面板于显示画面时产生串音现象。

另外，本发明上述实施例所述的具有准位的电极线，是以具有共享准位的共享电极线(V_com)为实施范例，但不限于此，也可使用具有可变动准位的电极线或其准位的电极线(如：栅极准位、或其它准位)。

图12为本发明的光电装置的示意图。光电装置800是运用上述实施例所述的像素结构200～700。光电装置800更具有一与显示面板810连接的电子组件820，如：控制组件、操作组件、处理组件、输入组件、存储元件、驱动组件、发光组件、保护组件、感测组件、检测组件、或其它功能组件、或上述的组合。而光电装置800的类型包括可携式产品(如手机、摄影机、照相机、笔记本型计算机、游戏机、手表、音乐播放器、电子相片、电子信件收发器、地图导航器或类似的产品)、影音产品(如影音放映器或类似的产品)、屏幕、电视、户内或户外看板、投影机内的面板等。另外，显示面板810包含液晶显示面板(如：穿透型面板、半穿透型面板、反射型面板、双面显示型面板、垂直配向型面板(VA)、水平切换型面板(IPS)、多域垂直配向型面板(MVA)、扭曲向列型面板(TN)、超扭曲向列型面板(STN)、图案垂直配向型面板(PVA)、超级图案垂直配向型面板(S-PVA)、先进大视角型面板(ASV)、边缘电场切换型面板(FFS)、连续焰火状排列型面板(CPA)、轴对称排列微胞面板(ASM)、光学补偿弯曲排列型面板(OCB)、超级水平切换型面板(S-IPS)、先进超级水平切换型面板(AS-IPS)、极端边缘电场切换型面板(UFFS)、高分子稳定配向型面板(PSA)、双视角型面板(dual-view)、三视角型面板(triple-view)、或彩色滤光片整合于矩阵上(color filter on array；COA)型态的面板、或矩阵整合于彩色滤光片上(array on color filter；AOC)型态的面板、或其它型面板、或上述的组合。)、有机电激发光显示面板，视其面板中的像素电极及漏极的至少一者所电性接触的材质，如：液晶层、有机发光层(如：小分子、高分子、或上述的组合)、或上述的组合。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当以权利要求所界定者为准。

Claims (26)

1.一种像素结构，其特征在于，所述像素结构包含：

至少一晶体管；

一第一储存电容，电性连接于所述晶体管；

一第一导电层；

一内层介电层，覆盖于所述第一导电层上，且其具有至少一第一开口；

一第二导电层，形成于部份所述内层介电层上，且经由所述第一开口电性连接于所述第一导电层；

一保护层，覆盖于所述晶体管及所述第二导电层上，且其具有至少一第二开口；

一第三导电层，形成于部份所述保护层上，且经由所述第二开口电性连接于所述晶体管；以及

一第四导电层，覆盖于所述第二导电层与部份所述内层介电层上，以使得所述第一储存电容由所述第三导电层、所述保护层、所述第四导电层及所述第二导电层所构成，且所述第一导电层、所述第二导电层及所述第四导电层的位准相同。

2.如权利要求1所述的像素结构，其特征在于，所述第二导电层及所述第三导电层的至少一者的材质，包含透光材质、反射材质、或上述的组合。

3.如权利要求1所述的像素结构，其特征在于，所述像素结构还包含：

一半导体层；以及

一绝缘层，覆盖所述半导体层，且其具有至少二第三开口。

4.如权利要求3所述的像素结构，其特征在于，所述像素结构还包含：

一第二储存电容，由所述第一导电层、所述绝缘层及部份所述半导体层所构成。

5.如权利要求4所述的像素结构，其特征在于，所述像素结构还包含：

一第三储存电容，由所述第二导电层、所述第四导电层、所述内层介电层、所述绝缘层及部份所述半导体层所构成。

6.如权利要求3所述的像素结构，其特征在于，所述半导体层包含至少一掺杂区、至少一本征区、或上述的组合。

7.如权利要求1所述的像素结构，其特征在于，所述第一导电层、所述第二导电层及所述第四导电层的位准包含共享位准。

8.如权利要求1所述的像素结构，其特征在于，所述第四导电层的面积上大于所述第二导电层的面积。

9.如权利要求1所述的像素结构，其特征在于，所述第一导电层的材质包含反射材质。

10.如权利要求1所述的像素结构，其特征在于，所述第一导电层连接于一共享电极线。

11.如权利要求1所述的像素结构，其特征在于，所述像素结构还包含：

一数据线，电性连接于所述晶体管的一源极或一漏极；以及

一扫描线，电性连接于所述晶体管的一栅极。

12.一种显示面板，其特征在于，所述显示面板包含如权利要求1所述的复数个像素结构。

13.一种光电装置，其特征在于，所述光电装置包含如权利要求12所述的显示面板。

14.一种像素结构的形成方法，所述像素结构具有至少一晶体管及电性连接于所述晶体管的一第一储存电容，其特征在于，所述形成方法包含：

形成一第一导电层；

覆盖一内层介电层于所述第一导电层上，该内层介电层具有一第一开口；

形成一第二导电层于部份所述内层介电层上，且经由所述第一开口电性连接于所述第一导电层；

覆盖一第四导电层于所述第二导电层与部份所述内层介电层上，以使得所述第一导电层、所述第二导电层和所述第四导电层的位准相同；

覆盖一保护层于所述晶体管及所述第二导电层上，且其具有一第二开口；以及

形成一第三导电层于部份所述保护层上，且经由所述第二开口电性连接于所述晶体管，其中，所述第一储存电容由所述第三导电层、所述保护层、所述第四导电层及所述第二导电层所构成。

15.如权利要求14所述的形成方法，其特征在于，所述第二导电层及所述第三导电层的至少一者的材质，包含透光材质、反射材质、或上述的组合。

16.如权利要求14所述的形成方法，其特征在于，所述形成方法还包含：

形成一半导体层；以及

覆盖一绝缘层于所述半导体层上，该绝缘层具有至少二第三开口。

17.如权利要求16所述的形成方法，其特征在于，所述像素结构还包含一第二储存电容，由所述第一导电层、所述绝缘层及部分所述半导体层所构成。

18.如权利要求17所述的形成方法，其特征在于，所述像素结构还包含一第三储存电容，由所述第二导电层、所述第四导电层、所述内层介电层、所述绝缘层及部份所述半导体层所构成。

19.如权利要求16所述的形成方法，其特征在于，所述半导体层包含至少一掺杂区、至少一本征区、或上述的组合。

20.如权利要求14所述的形成方法，其特征在于，所述第一导电层、所述第二导电层及所述第四导电层的位准包含共享位准。

21.如权利要求14所述的形成方法，其特征在于，所述第四导电层的面积大于所述第二导电层的面积。

22.如权利要求14所述的形成方法，其特征在于，第一导电层的材质包含反射材质。

23.如权利要求14所述的形成方法，其特征在于，所述第一导电层连接于一共享电极线。

24.如权利要求14所述的形成方法，其特征在于，所述形成方法还包含：

形成一数据线，电性连接于所述晶体管的一源极或一漏极；以及

形成一扫描线，电性连接于所述晶体管的一栅极。

25.一种显示面板的形成方法，其特征在于，所述形成方法包含如权利要求14所述的像素结构的形成方法。

26.一种光电装置的形成方法，其特征在于，所述形成方法包含如权利要求25所述的显示面板的形成方法。

Images