CN100539121C - 降低电磁波干扰的封装元件 - Google Patents

降低电磁波干扰的封装元件 Download PDF

Info

Publication number
CN100539121C
CN100539121C CNB2006100198427A CN200610019842A CN100539121C CN 100539121 C CN100539121 C CN 100539121C CN B2006100198427 A CNB2006100198427 A CN B2006100198427A CN 200610019842 A CN200610019842 A CN 200610019842A CN 100539121 C CN100539121 C CN 100539121C
Authority
CN
China
Prior art keywords
substrate
lead frame
masking structure
potted
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100198427A
Other languages
English (en)
Other versions
CN101030569A (zh
Inventor
温兆均
陈大容
林俊良
戴志展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Priority to CNB2006100198427A priority Critical patent/CN100539121C/zh
Publication of CN101030569A publication Critical patent/CN101030569A/zh
Application granted granted Critical
Publication of CN100539121C publication Critical patent/CN100539121C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供一种降低电磁波干扰的封装元件，其包含基板、位于基板下方依序为遮蔽结构以及绝缘层，在基板内具有填充导体的贯孔以导通基板与遮蔽结构之间的电性；具有引脚的多个导线架位于基板上方；第二基板位于两个导线架的上方；多个第一元件分别设置于导线架上；第二元件设置于第二基板的上方，上述的元件分别通过导线相互电性连接。然后，利用塑封材料，用以密封局部的基板、第一元件、第二元件以及局部的导线架。因此，封装元件的结构可以通过导线架、基板内的导体、遮蔽结构以及接地端所构成的屏蔽线路，将电磁波/射频释放至封装元件的外界可以降低电磁波/射频对于系统其它元件所产生的干扰。

Description

降低电磁波干扰的封装元件
技术领域
本发明有关于一种封装元件，更特别地是一种防止电磁波干扰的封装元件。
背景技术
随着电子技术的迅速发展，现在的电子设备已经广泛的应用于人类生活的各个领域。电子设备的广泛应用和发展，相对衍生的问题便是这些电子设备所产生的电磁干扰及抑制来自非本身所产生的干扰问题的探讨，因此必需要以电磁兼容性即为目前需大量探讨的问题。其目的是透过元件本身或系统设计使得系统内的电子元件在操作时，不能影响其它电子设备而导致工作性能的降低或是造成其内部元件的受损。
一般来说，在封装元件中，所产生的电磁波干扰/射频干扰有以下几种可能性，例如，封装元件上的各个电子元件会互相干扰，使得工作电源通过线路的噪声电容及电感而发生干扰的问题、或者是信号通过接地线、电源及传输线的电磁场相互耦合、亦或者是导线之间的互感而造成干扰。
然而，参阅图1，表示已知技术中，在封装元件内利用金属片做为降低电磁波/射频干扰的遮蔽结构。在此封装结构包含以绝缘层110、金属片112、绝缘层114做为的封装元件基板，其中金属片112是用来做为降低电磁波/射频干扰的遮蔽结构，以及散热装置118粘附于另一绝缘层114上。在其中的一个绝缘层110上有多个功率元件所构成的传统分离式器件116，且传统分离式器件116经由接脚120与另一印刷电路板122连接，并通过印刷电路板122与接地端(未在图中表示)连接的方式，将在封装元件内所产生电磁波/射频由印刷电路板122传导至接地端而降低或是消除。
在此封装结构中，传统分离式器件116为主要产生热量的元件。而其热量的散失则是通过散热装置118。然而正如上述所说，由于绝缘层114的散热能力不佳，功率元件116在操作中所产生的热量，通过绝缘层110、金属片112、绝缘层114将热量传导至散热装置118，而影响功率元件116本身的稳定性，即使可以通过外接的印刷电路板122，以及接地端来降低电磁波/射频干扰，然而其散热能力差、组装费时，因此，这种封装结构常有电磁波/射频的干扰的问题。
接着，图2为另一种传统的分离式器件的结构。有鉴于图1所示的作法，由绝缘层110、金属片112、绝缘层114所构成的基板的散热能力不良，因此，在图2中只有一层绝缘层110，其中绝缘层110同样与功率模块116连接，另一面则粘附有散热装置118。同样地，功率模块116经由接脚120与外接的印刷电路板122连接。图2与图1的差异在于，上述的封装元件经由另一导体124与遮蔽结构连接。在此，遮蔽结构可以由金属层126及印刷电路128板所构成的单层结构，或者是由金属层126与印刷电路板128穿插交替所构成的多层结构。其目的都是为了将封装元件中所产生的电磁波/射频干扰通过功率元件116传送至与功率元件116所连接的印刷电路板122，然后再通过导体124传送至遮蔽结构，以形成屏障线路。然而，此作法虽可达到较佳的散热路径，但缺点在于组装困难，另外还有成本也会增加。
发明内容
鉴于上述的背景技术中，由于电磁波/射频干扰为封装元件中欲要解决的课题，因此在考虑组装难易度、以及低成本达到高散热机制的前提下，本发明揭露一种具有遮蔽结构以降低电磁波/射频干扰的封装元件，藉此更可同时增加系统的功率密度。
本发明的目的，提供遮蔽结构位于基板与绝缘层之间，通过遮蔽结构可以将电磁波/射频由基板传送至金属板，然后再由与金属板连接的接地端传送至封装元件外，而降低电磁波/射频对其他系统的干扰，同时也提高本身电磁波干扰/射频干扰(EMI/RFI)的免疫力。
为达上述目的，本发明提供一种具遮蔽结构的封装元件，包含：一第一基板，具有一导体或一导体层；一遮蔽结构位于该第一基板的一下表面，且一接地端与该遮蔽结构电性连接；具有一引脚的多个导线架设置于该第一基板上，该些导线架中之一透过该导体或该导体层与该遮蔽结构电性连接并与该与该接地端连接，且该接地端、该导线架、该导体或该导体层、及该遮蔽结构构成一屏蔽线路；一第一元件；一第二元件；及多条导线，该些导线与该第一元件、该第二元件、该第一基板及该导线架具有一第一种、一第二种或一第三种电连接关系，该第一种电连接关系为该些导线用以连接该些第一元件与该导线架的电性，每一该第一元件之间的电性、每一该第一元件与一第二基板的电性、该第二元件与该第二基板的电性及该第二基板与该导线架的电性，该第二种电连接关系为该些导线用以连接该第一基板与该些第一元件的电性、该些第一元件与该导线架的电性，每一该第一元件之间的电性、该第二元件与该第一基板的电性，及该第一基板与该导线架的电性，该第三种电连接关系为该些导线用以连接该第一基板与该些第一元件的电性、每一该第一元件之间的电性、该第二元件与该些第一元件之间的电性，及该第二元件与该第一基板的电性。
根据以上所述的目的，本发明提供一种降低电磁波干扰的封装结构，其包含已经完成线路配置/未配置线路的基板；位于基板下方依序包含金属板以及绝缘层。此外在已经完成线路配置/未配置线路的基板与金属板之间可以通过填充导体的贯孔，以导通已经完成线路配置/未配置线路的基板与金属板之间的电性。或者，在已经完成线路配置/未配置线路的基板的侧面形成端面连接，与金属板连接导通金属板与已经完成线路配置/未配置线路的基板的电性。接着，具有引脚的导线架位于基板的上方；印刷电路板位于两个导线架的上方；多个(或一个)第一元件分别位于导线架上；多个(或一个)第二元件位于印刷电路板上方，并且通过导线分别与导线架、印刷电路板及位于导线架上的第一元件电性连接；而位于导线架上的多个(或一个)第一元件彼此之间也是以导线电性连接，也与导线架以导线电性连接。然后，在上述的结构上方有塑封材料(molding compound)，用以密封局部的基板、第一元件、第二元件以及局部的导线架。由此封装结构可以得知其通过基板内的导体或是基板侧面的线路所构成的屏蔽线路，再经由导线架，将电磁波/射频传送至接地端，使得电磁波/射频对于封装元件所产生的干扰可以降低。
附图说明
图1根据已知技术中，在封装元件内利用金属片做为降低电磁波/射频干扰的遮蔽结构；
图2为已知技术中，另一种降低电磁波/射频干扰的封装元件结构；
图3根据本发明所揭露的技术，具有遮蔽结构的封装元件的截面示意图；
图4根据本发明所揭露的较佳实施例，以塑封材料包覆住具有遮蔽结构的封装元件的截面示意图；
图5为本发明所揭露的另一较佳实施例，具有散热装置、且基板为具有配置线路的具有遮蔽结构的封装元件的截面示意图；
图6为本发明所揭露的另一较佳实施例，以塑封材料包覆住为具有配置线路的基板的具有遮蔽结构的封装元件截面示意图；
图7为本发明所揭露的另一较佳实施例，具有散热装置、且具有配置线路基板的具有遮蔽结构的封装元件的截面示意图；
图8为本发明所揭露的另一较佳实施例，以塑封材料包覆住具有配置线路的基板的具有遮蔽结构的封装元件截面示意图；
图9本发明所揭露的又一较佳实施例，以金属壳密封住具有遮蔽结构的封装元件的截面示意图；以及
图10本发明所揭露的再一较佳实施例，以金属壳密封住具有配置线路的基板及具有散热装置的具有遮蔽结构的封装元件截面示意图。
图中符号说明：
10 未配置线路的基板             11 具有配置线路的基板
12 遮蔽结构                     14 绝缘层
16 具有导体的贯孔               18 侧面连接端
20 导线架                       22 引脚
24 第一元件                     26 第二基板
28 第二元件                     30 导线
32 塑封材料                     34 散热装置
36 导体层                       40 金属壳
110 绝缘层                      112 金属板
114 绝缘层                      116 功率元件
118 散热装置                    120 导体
122 印刷电路板                  124 导体
126 金属板                      128 印刷电路板
具体实施方式
本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以之后的专利范围为准。
首先，图3表示本发明所揭露的较佳实施例，根据本发明所揭露的具有遮蔽结构的封装结构的截面示意图。具有遮蔽结构的封装元件包含未配置线路的基板10、遮蔽结构12位于未配置线路的基板10下表面上、绝缘层14位于遮蔽结构12下方、具有引脚22的导线架20位于未配置线路的基板10的上表面、多个第一元件24设置在导线架20上以及多个第二元件位于两个导线架20之间的第二基板26上方，其中第二基板26为印刷电路板。其中，多个第一元件24与多个第二元件28设置的方式均可经由粘晶材料(未在图中表示)分别贴附在导线架20以及第二基板26上。
在本实施例中，为了导通位于未配置线路的基板10上方导线架20与遮蔽结构12之间的电性，因此在未配置线路的基板10内或是未配置线路的基板10的侧边形成导通连接端，其形成的方法包括；一种是在未配置线路的基板10内形成至少一个贯孔16，用以贯穿未配置线路的基板10至遮蔽结构12，并且通过电镀或是任何已知的技术，将导体形成于贯孔16内，使得导线架20与遮蔽结构12之间的电性，可以通过贯孔16内的导体连接。另一种方式乃是在未配置线路的基板10的侧边形成薄层导体层18，用以连接导线架20及遮蔽结构12之间的电性，并且通过导通连接端与接地端电性连接。在此，未配置线路的基板10的材料可以是绝缘材料，例如陶瓷(ceramic)材料。
另外，本实施例中的遮蔽结构12可以是金属板或是任何具导电性良好的金属层，其目的是为了通过具有导电性的金属板或是导体层形成屏蔽线路，使得电磁波/射频的干扰讯号可以通过遮蔽结构12传送至与遮蔽结构12连接的导线架20，再传至与导线架20所连接的接地端，而可以消除封装元件的电磁波(EMI)/射频干扰(RFI)。
而在导线架20、第一元件24、第二基板26及第二元件28，依设计需要可以打线技术及粘晶技术彼此做电性连接。
最后，在上述的结构上灌入塑封材料(molding compound)32，以执行封胶步骤，使得塑封材料32可以位于未配置线路的基板10上方的多个第一元件24、第二元件28以及局部的导线架20及所有的导线30密封住。同时也密封住位于未配置线路的基板10下方的遮蔽结构12以及位于遮蔽结构12下方的绝缘层14的侧边，而暴露出绝缘层14的下表面。因此，完成封装元件的制作。在此，值得一提的是，上述封装元件其屏蔽线路由导线架20、位于未配置线路的基板10内的导通连接端(填充有导体的贯孔16或是位于未配置线路的基板10侧边的薄层导体层18)以及遮蔽结构12所构成。且遮蔽结构12与接地端(未在图中表示)连接。因此，当此封装元件在操作时，所产生的电磁波/射频可以通过上述的屏蔽线路，将电磁波/射频传送至与遮蔽结构12所连接的接地端，降低或是消除电磁波/射频干扰。
另外，本实施例的封装元件更包含散热装置34粘附于绝缘层14下方，因此，由做为功率元件的多个第一元件所产生的高热量，可以通过所谓的屏蔽线路传导至散热装置24然后将热量释放至外界；当然也可以通过导线架20的引脚22将热量传送至外界，而可以有效地降低整个封装元件的操作温度。
接下来，图4为本发明所揭露的次一较佳实施例。其封装元件的结构包含未配置线路的基板10、遮蔽结构12位于未配置线路的基板10下方，并透过导线架20的接地端连接、具有引脚22的导线架20位于未配置线路的基板10上方、多个第一元件24分别设置于导线架20上方，其设置的方式可以通过粘晶材料(未在图中表示)将第一元件24贴附于导线架20上。第二基板26分别设置在两个导线架20上，多个第二元件28设置于第二基板26上，同样地，第二元件28通过粘晶材料(未在图中表示)贴附在第二基板26上。而在导线架20、第一元件24、第二基板26及第二元件28，可以依设计需要可以打线技术及粘晶技术彼此做电性连接。
同样地，在未配置线路的基板10内具有至少一个贯孔，且此贯孔16填充导体用以导通导线架20与位于未配置线路的基板10下方的遮蔽结构12之间的电性。或者，在未配置线路的基板10的侧边形成薄层导体层18，做为端面连接端，也是用来电性连接导线架20与遮蔽结构12之间的电性。在此，可以同时形成16贯孔以及侧面连接端可以同时在未配置线路的基板10上形成，也可以选择其一来导通导线架20与遮蔽结构12之间的电性。
接下来，将塑封材料32灌入封装元件，以密封住未配置线路的基板10上方的各个元件，以及包覆住位于未配置线路的基板10下方的遮蔽结构12，但是裸露出导线架20的引脚22。此导线架20的引脚22是用来与外界的其它电子元件电性连接。在此要说明的是，图4与图3的差异性在于，未配置线路的基板10下方只包含遮蔽结构12而没有绝缘层。因此，此封装元件的成本可以比先前的封装元件更为降低。
图5为本发明所揭露的另一较佳实施例，其主要是表示具有遮蔽结构的封装元件的截面示意图。具有遮蔽结构12的封装元件包含具有配置线路的基板11、遮蔽结构12位于具有配置线路的基板11的下表面、绝缘层14位于遮蔽结构12下方、具有引脚22的导线架20位于具有线路的基板11的上表面、多个或一个第一元件24设置在导线架20上以及多个或一个第二元件28设置于具有线路配置的基板11上。其中，多个第一元件24与第二元件28设置的方式均可经由粘晶材料(未在图中表示)分别贴附在导线架20以及基板11上。
图5与图3及图4的差异性在于，基板为具有配置线路的基板11，因此，第二元件28可以直接设置在具有配置线路的基板11上。而在导线架20，第一元件24，具有配置线路的基板11，第二元件28，依设计需要可以打线技术及粘晶技术彼此做电性连接。
接着，在上述的结构上灌入塑封材料(molding compound)32，以执行封胶步骤，使得塑封材料32可以位于具有配置线路的基板11上方的多个或一个第一元件24、第二元件28以及局部的导线架20及所有的导线30密封住。同时也密封住位于具有配置线路的基板11下方的遮蔽结构12，以及位于遮蔽结构12下方的绝缘层14的侧边，而暴露出绝缘层14的下表面。因此，完成封装元件的制作。在此，值得一提的是，上述封装元件其屏蔽线路由导线架20、位于具有配置线路的基板11内的贯孔的导体16以及遮蔽结构12所构成。且遮蔽结构12与接地端(未在图中表示)连接。因此，当此封装元件在操作时，所产生的电磁波/射频可以通过上述的屏蔽线路，将电磁波/射频传送至与遮蔽结构12所连接的接地端，而降低或是消除电磁波/射频干扰。
图6为本发明所揭露的又一较佳实施例，其主要是表示具有遮蔽结构的封装元件的截面示意图。具有遮蔽结构的封装元件包含具有配置线路的基板11、遮蔽结构12位于具有配置线路的基板11的下表面、具有引脚22的导线架20位于具有配置线路的基板11的上表面、多个或一个第一元件24设置在导线架20上，以及第二元件24设置于具有配置线路的基板11上方。其中，在具有配置线路的基板11内具有至少一个贯孔，且此贯孔填充导体16用以导通导线架20与位于具有配置线路的基板11下方的遮蔽结构12之间的电性。或者，在具有配置线路的基板11的侧边形成薄层导体层18，做为端面连接端，也是用来电性连接导线架20与遮蔽结构12之间的电性。多个第一元件24与第二元件28设置的方式均可经由粘晶材料(未在图中表示)分别贴附在导线架20以及具有配置线路的基板11上。
接下来，将塑封材料32灌入封装元件，以密封住具有配置线路的基板11上方的各个元件，以及包覆住位于具有配置线路的基板11下方的遮蔽结构12，但是裸露出导线架20的引脚22。此导线架20的引脚22是用来与外界的其它电子元件电性连接。在此要说明的是，图6与图5的差异性在于，具有配置线路的基板11下方只包含遮蔽结构12而没有绝缘层14。因此，此封装元件的尺寸大小可以比先前的封装元件更为缩小。
另外，图7为本发明所揭露的更一较佳实施例。其封装元件包含具有配置线路的基板11、遮蔽结构12位于具有配置线路的基板11下表面、具有引脚22的导线架20位于具有配置线路的基板11上方、多个或一个第一元件24分别设置于具有配置线路的基板11上方，其设置的方式可以通过粘晶材料(未在图中表示)将第一元件24贴附于具有配置线路的基板11上。多个或一个第二元件28设置于具有配置线路的基板11，同样地，第二元件28通过粘晶材料(未在图中表示)贴附在具有配置线路的基板11上。而在导线架20、第一元件24、具有配置线路的基板11及第二元件28，依设计需要可以打线技术及粘晶技术彼此做电性连接。
同样地，在具有配置线路的基板11内或是基板侧边具有导通连接端，例如填充导体的贯孔，用以导通导线架20与位于配置线路的基板11下方的遮蔽结构12之间的电性。或者是薄层导体层18，做为侧面连接端，也是用来电性连接导线架20与遮蔽结构12之间的电性。在此，可以同时形成贯孔16以及端面连接端18可以同时在具有配置线路的基板11上形成，也可以选择其一来导通具有配置线路的基板11与遮蔽结构12之间的电性。
接下来，将塑封材料32灌入封装元件，以密封住具有配置线路的基板上方的各个元件，以及包覆住位于具有配置线路的基板下方的遮蔽结构12以及绝缘层14，但是裸露出导线架20的引脚22。此导线架20的引脚22是用来与外界的其它电子元件电性连接。
接着，请参阅图8为本发明所揭露的更一较佳实施例。在此封装元件包含为具有配置线路的基板11，在具有配置线路的基板11的下方具有遮蔽结构12，其中遮蔽结构12与接地端电性连接。同样地，在具有配置线路的基板基板11内形成至少一个贯孔16，贯穿配置线路的基板11至遮蔽结构12，并且形成导体于贯孔16内，以导通位于具有配置线路的基板11上方的导线架20与遮蔽结构12之间的电性。或者是在具有配置线路的基板11的侧面形成薄层导体层18，做为端面连接，同样也是用来连接导线架20与遮蔽结构12之间的电性。
在本较佳实施例中，导线架20，第一元件24，具有配置线路的基板11，第二元件28，依设计需要可以打线技术及粘晶技术彼此做电性连接。
接下来，将塑封材料32灌入封装元件，以密封住具有配置线路的基板11上方的各个元件，以及包覆住位于具有配置线路的基板11下方的遮蔽结构12，但是裸露出导线架20的引脚22。此导线架20的引脚22是用来与外界的其它电子元件电性连接。在此要说明的是，图8与图7所揭露的封装元件的差异性在于，具有配置线路的基板11下方只包含遮蔽结构12而没有绝缘层14。因此，此封装元件的尺寸大小可以比先前的封装元件更为缩小。
接着，参考图9，为本发明所揭露的再一较佳实施例。其封装元件的结构包含具有配置线路的基板11、遮蔽结构12位于具有配置线路的基板11下表面，并且与接地端电性连接、导体层36位于具有配置线路的基板11上方、具有引脚22的导线架20位于导体层36上方、多个或一个第一元件24设置于导线架20上，其设置的方式可以通过粘晶材料将每一个第一元件24贴附于导线架20上。多个或一个第二元件28设置于第二基板26上，且第二基板26位于导线架20上，在此，第一元件24和第二元件28分别以打线接合的方式，利用导线30与具有配置线路的基板11以及第二基板26连接。
同样地，在具有配置线路的基板11内或是具有配置线路的基板11的侧边具有导通连接端的贯孔16及薄层导体层18。例如贯孔16内填充导体用以导通导线架20与位于具有配置线路的基板11下方的遮蔽结构12之间的电性。或者是薄层导体层18，做为端面连接端，也是用来电性连接导线架20与遮蔽结构12之间的电性。在此，可以同时形成贯孔16以及端面连接端18可以同时在具有配置线路的基板11上形成，也可以选择其一来导通具有配置线路的基板11与遮蔽结构12之间的电性。
接着，利用导电性良好的金属壳40设置在具有配置线路的基板11上，即如塑封材料32一样，将具有配置线路的基板11上的元件都密封住。在此，导线架20的引脚22则是外露于金属壳40外。在此以金属壳40的作用乃是在于可以抵挡住由外界环境所产生的电磁波/射频干扰。
参考图9，为本发明所揭露的再一较佳实施例。其封装元件结构包含具有配置线路的基板11、遮蔽结构12位于具有配置线路的基板11下方、以及绝缘层14位于遮蔽结构12的下方。在具有配置线路的基板11的上方设置多个导体层36、多个第一元件24设置于每一个导体层36上，其设置的方式可以通过粘晶材料将每一个第一元件24粘附于每一个导体层36上。而第二元件28也设置于其中的一个导体层36上，同样地，第二元件28也是通过粘晶材料固定在导体层36上。而在导线架20，第一元件24，第二元件28，依设计需要可以打线技术及粘晶技术彼此做电性连接。
图9及图10与先前所揭露的结构的差异性，乃是在于图9的结构中不以塑封材料32来密封具有配置线路的基板11上方的元件，乃是利用导电性良好的金属壳40设置在具有配置线路的基板11上，即如塑封材料32一样，将具有配置线路的基板11上的元件都密封住。在此，导线架20的引脚22则是外露于金属壳40外。在此以金属壳40的作用乃是在于可以抵挡住由外界环境所产生的电磁波/射频干扰。
再者，本实施例的封装元件更包含散热装置34设置在绝缘层14的下方，因此，由封装元件内所产生的电磁波/射频可以通过位于具有配置线路的基板11上的导体层36、经由具有配置线路的基板11内填充导体的贯孔16或是基板侧面的端面连接端18然后传递至遮蔽结构12，然后通过与遮蔽结构12连接的接地端，将电磁波/射频干扰释放出去。另外，本实施例的散热路径可以分成导体层36经由导线架20然后分别传送至金属壳40以及导线架20的引脚22然后向上释放热量。另外也可以由导体层36经由具有配置线路的基板11内已填充导体的贯孔16或是端面连接端18，然后传递至遮蔽结构12然后再通过散热装置将热量释放出去。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所述的申请专利范围内。

Claims (10)

1.一种具遮蔽结构的封装元件，其特征在于，包含：
一第一基板，具有一导体或一导体层；
一遮蔽结构位于该第一基板的一下表面，且一接地端与该遮蔽结构电性连接；
具有一引脚的多个导线架设置于该第一基板上，该些导线架中之一透过该导体或该导体层与该遮蔽结构电性连接并与该与该接地端连接，且该接地端、该导线架、该导体或该导体层、及该遮蔽结构构成一屏蔽线路；
一第一元件；
一第二元件；及
多条导线，该些导线与该第一元件、该第二元件、该第一基板及该导线架具有一第一种、一第二种或一第三种电连接关系，该第一种电连接关系为该些导线用以连接该些第一元件与该导线架的电性，每一该第一元件之间的电性、每一该第一元件与一第二基板的电性、该第二元件与该第二基板的电性及该第二基板与该导线架的电性，该第二种电连接关系为该些导线用以连接该第一基板与该些第一元件的电性、该些第一元件与该导线架的电性，每一该第一元件之间的电性、该第二元件与该第一基板的电性，及该第一基板与该导线架的电性，该第三种电连接关系为该些导线用以连接该第一基板与该些第一元件的电性、每一该第一元件之间的电性、该第二元件与该些第一元件之间的电性，及该第二元件与该第一基板的电性。
2.如权利要求1所述的封装元件，其中该第一基板为不具有配置线路的一基板，且该第一元件设置于位于该第一基板上的该导线架上。
3.如权利要求1所述的封装元件，其中该第一基板为具有配置线路的一基板，且该第一元件直接设置于该第一基板上。
4.如权利要求1所述的封装元件，其中该第二基板设置于该导线架上，且该第二元件设置于该第二基板上。
5.如权利要求1所述的封装元件，其中，更包含一贯孔贯穿该第一基板，该导体位于该贯孔内。
6.如权利要求1所述的封装元件，其中该导体层位于该第一基板的一侧面作为一端面连接端。
7.如权利要求1所述的封装元件，其中，更包含：
一绝缘层设置于该遮蔽结构的下方；及
一散热装置设置于该绝缘层下方。
8.如权利要求1所述的封装元件，其中，更包含一散热装置设置于该遮蔽结构下方。
9.如权利要求1所述的封装元件，其中，更包含一塑封材料密封该第一基板、该遮蔽结构、该第一元件、该导线架及该导线。
10.如权利要求1所述的封装元件，其中，更包含一金属壳设置于该第一基板上，且密封住该第一基板上的该第一元件、该导线架及该导线。
CNB2006100198427A 2006-03-01 2006-03-01 降低电磁波干扰的封装元件 Active CN100539121C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100198427A CN100539121C (zh) 2006-03-01 2006-03-01 降低电磁波干扰的封装元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100198427A CN100539121C (zh) 2006-03-01 2006-03-01 降低电磁波干扰的封装元件

Publications (2)

Publication Number Publication Date
CN101030569A CN101030569A (zh) 2007-09-05
CN100539121C true CN100539121C (zh) 2009-09-09

Family

ID=38715779

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100198427A Active CN100539121C (zh) 2006-03-01 2006-03-01 降低电磁波干扰的封装元件

Country Status (1)

Country Link
CN (1) CN100539121C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009017621B3 (de) * 2009-04-16 2010-08-19 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur Verringerung der Störabstrahlung in einem leistungselektronischen System
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides

Also Published As

Publication number Publication date
CN101030569A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
CN103141164B (zh) 元器件内置基板及其制造方法
CN101605434B (zh) 印制电路板导通孔成型方法
CN103906371B (zh) 具有内埋元件的电路板及其制作方法
CN107172808A (zh) 双面直接镀铜陶瓷电路板及其制造方法
US5700549A (en) Structure to reduce stress in multilayer ceramic substrates
CN104813753B (zh) 高频模块
CN109856734A (zh) 一种光器件的管壳
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN104206029B (zh) 用于使用z向印刷电路板器件表面安装集成电路的球栅阵列系统
CN100539121C (zh) 降低电磁波干扰的封装元件
CN104113981B (zh) 多层布线基板以及具备该多层布线基板的模块
CN107305848A (zh) 封装基板、封装结构及其制作方法
CN103781292B (zh) 电路板及其制作方法
JP2021511675A (ja) プリント回路基板、プリント回路基板の作製方法及びモバイル端末
CN103906354B (zh) 电路板及其制造方法
US20200120813A1 (en) Additive manufactured 3d electronic substrate
CN105789142B (zh) 一种有机基板高密度集成的三维微波电路结构
CN110364490A (zh) 一种芯片封装结构及其封装方法
JP3758947B2 (ja) セラミックパッケージ
CN105451434B (zh) 电路板、终端及电路板制作方法
CN210670756U (zh) 一种电路板的焊垫导通结构
CN101018449A (zh) 陶瓷基板
CN108347822A (zh) 一种电路板、终端设备及电路板的制造方法
CN104185355B (zh) 一种电路板的制作方法及电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant