CN100530602C - 一种非易失性储存器件选择栅极的制作方法 - Google Patents

一种非易失性储存器件选择栅极的制作方法 Download PDF

Info

Publication number
CN100530602C
CN100530602C CNB2007100374777A CN200710037477A CN100530602C CN 100530602 C CN100530602 C CN 100530602C CN B2007100374777 A CNB2007100374777 A CN B2007100374777A CN 200710037477 A CN200710037477 A CN 200710037477A CN 100530602 C CN100530602 C CN 100530602C
Authority
CN
China
Prior art keywords
polysilicon layer
storage device
volatile storage
layer
device selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100374777A
Other languages
English (en)
Other versions
CN101246855A (zh
Inventor
吴佳特
许宗能
刘晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2007100374777A priority Critical patent/CN100530602C/zh
Publication of CN101246855A publication Critical patent/CN101246855A/zh
Application granted granted Critical
Publication of CN100530602C publication Critical patent/CN100530602C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种非易失性储存器件选择栅极的制作方法，用于在制成沟槽隔离区和有源区后制作选择栅极，该有源区从下到上依次淀积有绝缘多晶硅层和抛光缓冲层，该选择栅极由第一多晶硅层、绝缘层和第二多晶硅层组成，其中，该绝缘层上开设有接触窗口。现有接触窗口为连续的长条状，故需使用最小特征尺寸较小且造价较高的光罩进行光刻。本发明的方法先去除有源区的抛光缓冲层；再光刻并刻蚀沟槽隔离区以使绝缘多晶硅层凸出于该沟槽隔离区；接着淀积第一多晶硅层并使其平坦化；然后淀积绝缘层；之后光刻并刻蚀出接触窗口，该接触窗口为多个排布在同一直线上的长方形；最后淀积第二多晶硅层。采用本发明的方法可大大节约光刻接触窗口的光罩的制作成本。

Description

一种非易失性储存器件选择栅极的制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种非易失性储存器件选择栅极的制作方法。
背景技术
在非易失性存储器例如与非逻辑门(NAND)闪存单元的制作过程中，多条字线(Wordline)平行排列用于储存信息，该多条平行字线的两边分别设置有用来控制字线漏极和源极的控制晶体管。
参见图1和图2，该控制晶体管的选择栅极1制作在有源区2和沟槽隔离区3上，其中，该有源区2从下到上依次淀积有绝缘多晶硅层20和抛光缓冲层(未图示)，选择栅极1由依次层叠的第一多晶硅层10、绝缘层11(在图1中未图示)和第二多晶硅层12组成，其中，绝缘层11上开设有接触窗口110，第一多晶硅层10和第二多晶硅层12通过接触窗口110连接，而绝缘层11由第一二氧化硅层、氮化硅层和第二二氧化硅层组成(未图示)。
现有的选择栅极1的制作方法包括以下步骤：首先通过热磷酸湿法刻蚀去除有源区2的抛光缓冲层，然后淀积第一多晶硅层10并使其平坦化，此时第一多晶硅层10恰和沟槽隔离区3等高，之后淀积绝缘层11，接着光刻并刻蚀以形成接触窗口111，该接触窗口111为一连续的长条，最后淀积第二多晶硅层12，如此第二多晶硅层12通过接触窗口111和第一多晶硅层11连接。
但是，由于上述第一多晶硅层10被沟槽隔离区3隔成对应个分段，如此在淀积绝缘层11后光刻形成接触窗口111时，只有连续的长条状窗口才能满足第一多晶硅层10和第二多晶硅层12的连接需求，如此光刻接触窗口111时所使用的光罩的最小特征尺寸由长条状窗口111的窄边决定，致使需使用最小特征尺寸较小的光罩(例如为193nm)来进行光刻，如此，将会增大光罩的制造成本。
发明内容
本发明的目的在于提供一种非易失性储存器件选择栅极的制作方法，通过所述方法可使用最小特征尺寸较大的光罩进行光刻。
本发明的目的是这样实现的：一种非易失性储存器件选择栅极的制作方法，用于在制成沟槽隔离区和有源区后制作选择栅极，其中，该有源区从下到上依次淀积有绝缘多晶硅层和抛光缓冲层，该选择栅极由第一多晶硅层、绝缘层和第二多晶硅层组成，其中，该绝缘层上开设有供第一多晶硅层和第二多晶硅层相连接的接触窗口，该方法包括以下步骤：(1)去除有源区的抛光缓冲层；(2)光刻并刻蚀沟槽隔离区以使绝缘多晶硅层凸出于该沟槽隔离区；(3)淀积第一多晶硅层并使该第一多晶硅层平坦化；(4)淀积绝缘层；(5)光刻并刻蚀以形成接触窗口，该接触窗口为多个排布在同一直线上的长方形；(6)淀积第二多晶硅层。
在上述的非易失性储存器件选择栅极的制作方法中，该抛光缓冲层为氮化硅层。
在上述的非易失性储存器件选择栅极的制作方法中，该绝缘层由第一二氧化硅层、氮化硅层和第二二氧化硅层组成。
在上述的非易失性储存器件选择栅极的制作方法中，该接触窗口总面积的大小恰能满足选择栅极的参数的需求。
在上述的非易失性储存器件选择栅极的制作方法中，通过化学气相沉积的方法淀积第一多晶硅层。
在上述的非易失性储存器件选择栅极的制作方法中，通过化学气相沉积的方法淀积绝缘层。
在上述的非易失性储存器件选择栅极的制作方法中，通过化学气相沉积的方法淀积第二多晶硅层。
与现有的非易失性储存器件选择栅极的制作方法中，因第一多晶硅层被分割成分段故需使用连续的长条状的接触窗口相比，本发明的非易失性储存器件选择栅极的制作方法中光刻并刻蚀沟槽隔离区而使绝缘多晶硅层凸出于该沟槽隔离区，如此在淀积第一多晶硅层时即可形成连续的多晶硅层，相应的接触窗口即可采用间断的长方形，后续在光刻形成接触窗口时可使用最小特征尺寸大些的光罩，可大大节约光罩制作成本。
附图说明
本发明的非易失性储存器件选择栅极的制作方法由以下的实施例及附图给出。
图1为通过现有的非易失性储存器件选择栅极的制作方法制成的选择栅极的剖视图；
图2为现有的具有接触窗口的绝缘层的俯视图；
图3为进行本发明的非易失性储存器件选择栅极的制作方法前的晶圆的剖视图；
图4为本发明的非易失性储存器件选择栅极的制作方法的实施例的流程图；
图5为完成图4中步骤S40后的晶圆的剖视图；
图6为完成图4中步骤S41后的晶圆的剖视图；
图7为完成图4中步骤S42后的晶圆的剖视图；
图8为完成图4中步骤S43后的晶圆的剖视图；
图9为完成图4中步骤S44后的晶圆的剖视图；
图10为完成图4中步骤S45后的晶圆的剖视图。
具体实施方式
以下将对本发明的非易失性储存器件选择栅极的制作方法作进一步的详细描述。
参见图3，显示了进行本发明的非易失性储存器件选择栅极的制作方法前的晶圆的剖视图，如图所示，本发明的非易失性储存器件选择栅极的制作方法是在有源区2和沟槽隔离区3上制作选择栅极，有源区2从下到上依次淀积有绝缘多晶硅层20和抛光缓冲层21。在本实施例中，抛光缓冲层21为氮化硅层，沟槽隔离区3通过浅沟道隔离技术制成。
参见图4，本发明的非易失性储存器件选择栅极的制作方法首先进行步骤S40，去除有源区上的抛光缓冲层。在本实施例中，通过热磷酸湿法刻蚀去除掉有源区上的抛光缓冲层。参见图5，显示了完成步骤S40后晶圆的剖视图，如图所示，有源区2上只留有隔离多晶硅层20。
接着继续步骤S41，光刻并刻蚀沟槽隔离区以使绝缘多晶硅层凸出于所述的沟槽隔离区。参见图6，显示了完成步骤S41后晶圆的剖视图，如图所示，隔离多晶硅层20凸出于沟槽隔离区3。
接着继续步骤S42，淀积第一多晶硅层并使所述的第一多晶硅层平坦化。在本实施例中，通过化学气相沉积的方法淀积第一多晶硅层，通过化学机械抛光使第一多晶硅层平坦。参见图6，显示了完成步骤S42后晶圆的剖视图，如图所示，第一多晶硅层4淀积在隔离多晶硅层20上，且和隔离多晶硅层20形成连续的多晶硅。
接着继续步骤S43，淀积绝缘层。在本实施例中，所述的绝缘层由第一二氧化硅层、抛光缓冲层和第二二氧化硅层组成，通过化学气相沉积的方法淀积所述的绝缘层。参见图7，显示了完成步骤S43后晶圆的剖视图，如图所示，绝缘层5淀积在第一多晶硅层4上。
接着继续步骤S44，光刻并刻蚀以形成接触窗口，所述的接触窗口为多个排布在同一直线上的长方形。在本实施例中，所述的接触窗口总面积的大小恰能满足选择栅极的参数的需求。参见图8，显示了完成步骤S43后晶圆的剖视图，如图所示，所述的接触窗口50为多个排布在同一直线上的长方形，如此可使用特征尺寸较大的光罩进行光刻形成所述的接触窗口，例如使用最小特征尺寸为248纳米的光罩。
接着继续步骤S45，淀积第二多晶硅层。在本实施例中，通过化学气相沉积的方法淀积第二多晶硅层。参见图9，配合参见图8，图9显示了完成步骤S45后晶圆的剖视图，如图所示，第二多晶硅层6淀积在绝缘层5上，且通过接触窗口50和第一多晶硅层4相连接。
综上所述，本发明的非易失性储存器件选择栅极的制作方法，通过光刻并刻蚀隔离沟槽区3而使绝缘多晶硅层20凸出于隔离沟槽区3，如此在淀积第一多晶硅层4时即可形成连续的多晶硅层，相应的接触窗口50即可采用间断的长方形，故光刻形成接触窗口50的光罩的最小特征尺寸可由193纳米增大为248纳米，如此将会大大减小光罩制作成本。

Claims (7)

1、一种非易失性储存器件选择栅极的制作方法，用于在制成沟槽隔离区和有源区后制作选择栅极，其中，该有源区从下到上依次淀积有绝缘多晶硅层和抛光缓冲层，该选择栅极由第一多晶硅层、绝缘层和第二多晶硅层组成，其中，该绝缘层上开设有供第一多晶硅层和第二多晶硅层相连接的接触窗口，所述选择栅极是与非逻辑门闪存单元中在多条平行字线的两边设置的用来控制字线漏极和源极的控制晶体管的栅极，其特征在于，该方法包括以下步骤：
(1)去除有源区的抛光缓冲层；
(2)光刻并刻蚀沟槽隔离区以使绝缘多晶硅层凸出于该沟槽隔离区；
(3)淀积第一多晶硅层并使该第一多晶硅层平坦化；
(4)淀积绝缘层；
(5)光刻并刻蚀以形成接触窗口，该接触窗口为多个排布在同一直线上的长方形；
(6)淀积第二多晶硅层。
2、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，该抛光缓冲层为氮化硅层。
3、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，该绝缘层由第一二氧化硅层、氮化硅层和第二二氧化硅层组成。
4、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，该接触窗口总面积的大小恰能满足选择栅极的参数的需求。
5、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，通过化学气相沉积的方法淀积第一多晶硅层。
6、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，通过化学气相沉积的方法淀积绝缘层。
7、如权利要求1所述的非易失性储存器件选择栅极的制作方法，其特征在于，通过化学气相沉积的方法淀积第二多晶硅层。
CNB2007100374777A 2007-02-13 2007-02-13 一种非易失性储存器件选择栅极的制作方法 Expired - Fee Related CN100530602C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100374777A CN100530602C (zh) 2007-02-13 2007-02-13 一种非易失性储存器件选择栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100374777A CN100530602C (zh) 2007-02-13 2007-02-13 一种非易失性储存器件选择栅极的制作方法

Publications (2)

Publication Number Publication Date
CN101246855A CN101246855A (zh) 2008-08-20
CN100530602C true CN100530602C (zh) 2009-08-19

Family

ID=39947202

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100374777A Expired - Fee Related CN100530602C (zh) 2007-02-13 2007-02-13 一种非易失性储存器件选择栅极的制作方法

Country Status (1)

Country Link
CN (1) CN100530602C (zh)

Also Published As

Publication number Publication date
CN101246855A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
US10748922B2 (en) Memory arrays and methods used in forming a memory array
US9716101B2 (en) Forming 3D memory cells after word line replacement
US7049180B2 (en) Method of fabricating a memory transistor array utilizing insulated word lines as gate electrodes
KR101916222B1 (ko) 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
TWI606583B (zh) Non-volatile memory device method
US11937423B2 (en) Memory array and methods used in forming a memory array
US7316955B2 (en) Method of manufacturing semiconductor device
US7906804B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN100530660C (zh) 半导体器件和半导体器件的制造方法
US10665469B2 (en) Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
CN102956554A (zh) 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法
KR20100079176A (ko) 이이피롬 소자 및 그 제조 방법
JP2006502565A (ja) ビット線構造およびその製造方法
CN106206446B (zh) 嵌入逻辑电路的快闪存储器的制作方法
US11854823B2 (en) Integrated circuit device
CN100530602C (zh) 一种非易失性储存器件选择栅极的制作方法
US7525148B2 (en) Nonvolatile memory device
WO2022071979A1 (en) Split-gate, 2-bit non-volatile memory cell with erase gate disposed over word line gate, and method of making same
US20070069275A1 (en) Bi-directional read/program non-volatile floating gate memory array, and method of formation
CN103178018A (zh) 分离栅快闪存储单元制造方法
US20220320129A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
KR100832024B1 (ko) 반도체 소자의 절연막 평탄화방법
US7273782B2 (en) Method for manufacturing and operating a non-volatile memory
CN115707244A (zh) 半导体存储元件及其制作方法
JP2005294392A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20190213