CN100521142C - 晶片载具 - Google Patents

Abstract

本发明涉及一种晶片载具，用以承载一晶片，其包含有一透明基座与一导电层。透明基座的尺寸与晶片的尺寸相近，并利用一接合层接合晶片，而导电层的材质则为透明导电材质并可被一静电夹盘吸附，藉此静电夹盘可将晶片传输至各设备。

Description

晶片载具

技术领域

本发明关于一种晶片载具(wafer carrier)，尤指一种应用于双面工艺的晶片载具。

背景技术

超大规模集成电路(VLSI)的制作是以由半导体材质构成的晶片为基底，配合数十道甚至上百道的半导体工艺以于晶片上形成具有预设布局设计的电子元件以及连接线路，最后再利用切割以及封装工艺将形成的管芯(die)制作成多个芯片(chip)以供使用。而为进行上述半导体工艺，如薄膜沉积、光刻、蚀刻与研磨等工艺，晶片必须不断地于各设备间传送，并载入各设备中以进行相关工艺。

一般来说，晶片是利用一真空夹盘加以夹固，并藉此于各设备之间传输。请参考图1，图1为利用一真空夹盘12承载晶片10的示意图。如图1所示，晶片10利用真空夹盘12吸附，以载入各设备中以进行相关工艺，而真空夹盘12包含有多个连通的孔洞14，以及一真空泵(未图示)，再藉由真空泵(未图示)使孔洞14内形成真空状态，进而吸附位于真空夹盘12表面的晶片10。

当晶片10所进行的工艺为单面工艺时，上述真空夹盘12可于固定晶片10时发挥良好的固定效果，然而随着半导体元件设计日益复杂，许多元件的制作必须进行双面工艺方可完成，例如喷墨头、晶粒型封装(CSP)以及各式微机电结构。因此当晶片10的正面图案形成后需再将晶片10翻转以进行晶片10的背面工艺，此时于运输晶片10时是利用真空夹盘12吸附晶片10的正面。在此情况下晶片10的正面图案容易造成真空夹盘12的吸附效果不佳，甚至导致晶片10的正面图案受损，特别是于制作微机电元件时，由于微机电元件所使用的晶片10厚度往往小于300μm，因此更容易于传输过程中受损，而且微机电元件常具有穿孔的结构亦无法利用真空夹盘12加以传输。

请参考图2与图3，图2与第3圆为利用一静电夹盘(electrostaticchuck)30承载一晶片20的示意图，其中于图2中静电夹盘30由晶片20的背面24来承载晶片20，而于图3中静电夹盘30则由晶片20的正面22来承载晶片。如图2所示，传输晶片20时是先利用一接合层26将晶片20的背面24与一承载晶片(carrier wafer)28相接合，接着再利用静电夹盘30吸附承载晶片28的底部，藉此固定承载晶片28并传输晶片20，其中承载晶片28使用与晶片28相同的材质，如裸片(bare wafer)，以使静电夹盘30发挥良好的吸附效果，而接合层26则用以接合晶片20与承载晶片28。晶片20藉由静电夹盘30的吸附而可于各设备之间进行传输，并载入各设备中以进行相关的半导体工艺，以于晶片20的正面22形成预设的正面图案22A。如前所述，由于目前许多半导体元件或微机电元件均需利用双面工艺加以制作，因此于晶片20的正面22形成正面图案22A后，会再移除接合层26并将晶片20翻转以于晶片20的背面24形成背面图案24A。

如图3所示，当晶片20的正面22形成了预设的正面图案22A后，晶片20会被翻转并利用另一接合层32将晶片20的正面22固定于承载晶片28上，并利用静电夹盘30吸附承载晶片28以将晶片20传输至各设备以形成预设的背面图案24A。其中值得注意的是进行定义晶片20的背面图案24A的工艺时，如光刻工艺，必须具有准确的对位才能使正面图案22A与背面图案24A具有正确的相对位置，进而制作出高可靠度的元件。一般说来，晶片20的正面22会预先形成数个对位记号，藉此于进行背面工艺时设备可利用该些对位记号作为基准，以于晶片20的背面24的适当位置形成预设的背面图案24A。然而现有的利用承载晶片28承载晶片20的作法使得对位记号被遮蔽而无法进行对位动作，因此极易造成背面图案24A的偏差，如图3所示，晶片20的背面图案24A即偏离了原先预设的中心线。

由于现有技术具有上述缺点，因此如何发展出一套可稳固地传输晶片，并且不会造成妨碍设备进行对位的晶片载具，实为半导体工艺上一重要课题。

发明内容

因此本发明的主要目的在于提供一种晶片载具，以解决上述现有技术无法解决的难题。

根据本发明的一优选实施例，揭露一种晶片载具，用以承载一晶片。上述晶片载具包含有一透明基座与一导电层，其中透明基座的尺寸与晶片的尺寸相近，并利用一接合层接合晶片及透明基座，而导电层的材质则为透明导电材质并可被一静电夹盘吸附，藉此静电夹盘可将晶片传输至各设备进行工艺。

由于本发明的晶片载具由透明基座与透明导电层组成，因此不仅可有效藉由静电夹盘吸附并传输至各设备，同时于进行双面工艺时又可容许设备进行对位而能确保晶片的正面图案与背面图案的准确性。除此之外，由于本发明的晶片载具与晶片的尺寸相同，因此在不变更设备设计的情况下即可应用设备原有的装置载入与固定。

为了使得能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。

附图说明

附图的简单说明

图1为一晶片利用一真空夹盘固定的示意图；

图2与图3为利用一静电夹盘承载一晶片的示意图；

图4与图5为本发明一优选实施例的晶片载具的示意图；

图6为本发明另一优选实施例晶片载具的导电层的示意图。

附图标记说明

10  晶片            12  真空夹盘

14  孔洞            20  晶片

22  正面            22A 正面图案

24  背面            24A 背面图案

26  接合层          28  承载晶片

30  静电夹盘        50  晶片载具

52  透明基座        54  导电层

56  接合层          58  静电夹盘

60  接合层          62  暴露区域

64  对位记号        70  晶片

72  正面          72A  正面图案

74  背面          74A  背面图案

具体实施方式

请参考图4与图5，图4与图5为本发明一优选实施例的晶片载具50的示意图，其中于图4中晶片载具50是自一晶片70的背面74承载晶片70，而于图5中晶片载具50是自一晶片70的正面72承载晶片70。如图4所示，于进行正面工艺时，晶片载具50是自晶片70的背面74承载并传输晶片70。晶片载具50包含有一透明基座52与一导电层54，其中于本实施例中透明基座52的尺寸与晶片70的尺寸相近，且其材质为玻璃、石英或其他具有相同特性的透明材质，而导电层54的材质则为透明导电材质，例如氧化铟锡(ITO)或是氧化铟锌(IZO)等。透明基座52利用一接合层56接合晶片70，而导电层54则可被一静电夹盘58吸附，藉此静电夹盘58可将晶片载具50与晶片70传输至各设备。接合层56可依接合效果与移除的方便性而选用双面胶带、紫外线胶带、热分离胶带、光致抗蚀剂与蜡等。当静电夹盘58将晶片载具50与晶片70传输至设备时，设备可依设计不同利用机械夹具、真空夹盘或静电夹盘等装置将晶片载具50与晶片70同时载入设备内以进行正面工艺，以于晶片70的正面72形成预设的正面图案72A。

当晶片70的正面图案72A制作完成后，晶片70会被翻转以进行背面工艺。如图5所示，于进行完正面的各种工艺后，接合层(未图示)会被移除使晶片70的背面74脱离透明基座52，接着再利用另一接合层60接合透明基座52与晶片70的正面72，并利用静电夹盘58吸附导电层54，藉此将晶片载具50与晶片70传输至各设备，以进行背面的各种工艺。当晶片载具50与晶片70被传输至设备时，设备的传输装置，如前所述的机械夹具、真空夹盘或静电夹盘会将晶片载具50与芯片70载入，以进行背面工艺。由于进行背面工艺时，设备会对晶片70先进行一对位动作，以确保背面图案74A形成的位置的准确性，而本实施例的晶片载具50由于是利用透明基座52承载晶片70，同时导电层54也是使用透明导电材质，故不会妨碍对位动作的进行，而使形成的背面图案74A具有良好的对位准确性。

由上述可知，由于本发明的晶片载具50使用透明基座52与透明导电材质构成的导电层54，因此不仅可藉由静电夹盘58有效吸附导电层54藉以传输晶片70，同时于进行双面工艺的过程中时，亦可透过该透明导电层以及该透明基座来对该晶片表面的该对位记号进行准确对位，以确保正面图案72A与背面图案74A的相对位置无误。值得注意的是上述实施例仅为本发明的一优选实施例，本发明的晶片载具50的导电层54亦可使用非透明导电材质，例如金属材质，以使静电夹盘58于传输过程中可有效吸附晶片载具50，而值得注意的是在使用非透明导电材质作为导电层54的情况下，导电层54必须具备至少一暴露区域以暴露出晶片70的正面72上所标记的对位记号，藉此于进行晶片70的背面工艺时，才能透过该暴露区域以及该透明基座来对该晶片表面的该对位记号进行对位动作。此外，对位记号的位置、数量亦可视工艺、设备的需求等而分别设于晶片70的正面72以及背面74上，以进行各式定位以及双面对准等步骤。

请参考图6，图6为本发明另一优选实施例晶片载具50的导电层54的示意图。如图6所示，由于于本实施例中导电层54为金属材质，因此导电层54包含有至少一暴露区域62以暴露出晶片(未图示)上预先标记的对位记号64。如此一来，于进行背面工艺时设备可读取对位记号64以进行对位。另外值得注意的是，导电层54虽可利用暴露区域62暴露出对位记号64，但导电层54本身必须维持相连的状况，以确保静电夹盘(未图示)的静电吸附效果。

相较于现有技术，本发明的晶片载具由透明基座与透明导电层(或具有暴露区域的金属层)组成，因此不仅可有效藉由静电夹盘传输至设备，同时于进行双面工艺时又容许设备进行对位而可确保晶片的正面图案与背面图案的准确性。除此之外，由于本发明的晶片载具与晶片的尺寸相同，因此在不变更设备设计的情况下即可应用设备原有的装置载入与固定。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (19)

1.一种晶片载具，用以承载一晶片，其包含有：

一透明基座；以及

一导电层，位于该透明基座的一底表面；

其中，该导电层被一静电夹盘吸附，从而该晶片载具藉由该导电层而得以被该静电夹盘吸附，以将该晶片传送入至少一设备进行一半导体工艺。

2.如权利要求1所述的晶片载具，其中该透明基座与该晶片具有相同的尺寸。

3.如权利要求1所述的晶片载具，其中该透明基座为一玻璃晶片。

4.如权利要求1所述的晶片载具，其中该透明基座为一石英晶片。

5.如权利要求1所述的晶片载具，其中该晶片载具另包含有一接合层，设于该透明基座的一上表面，用来接合该晶片以及该透明基座以承载该晶片。

6.如权利要求5所述的晶片载具，其中该接合层的材质选自于双面胶带、紫外线胶带、热分离胶带、光致抗蚀剂与蜡中的任一者。

7.如权利要求1所述的晶片载具，其中该半导体工艺为一双面工艺，且该晶片包含有至少一对位记号。

8.如权利要求7所述的晶片载具，其中该导电层为一透明导电层，藉此该设备可透过该透明导电层以及该透明基座来对该晶片表面的该对位记号进行一对位动作。

9.如权利要求7所述的晶片载具，其中该导电层为一不透明导电层，且该不透明导电层具有至少一与该对位记号的位置相对应的暴露区域，藉此该设备可透过该暴露区域以及该透明基座来对该晶片表面的该对位记号进行一对位动作。

10.如权利要求9所述的晶片载具，其中该不透明导电层为互相连接的图案。

11.一种应用于双面工艺的晶片载具，用以承载一晶片，其包含有：

一透明基座；

一导电层，位于该透明基座的一底表面；以及

一接合层，位于该透明基座的一上表面，用来接合该晶片以及该透明基座；

其中该导电层被一静电夹盘吸附，从而该晶片载具藉由该导电层而得以被该静电夹盘吸附，以将该晶片传送入至少一设备进行该双面工艺。

12.如权利要求11所述的晶片载具，其中该透明基座与该晶片具有相同的尺寸。

13.如权利要求11所述的晶片载具，其中该透明基座为一玻璃晶片。

14.如权利要求11所述的晶片载具，其中该透明基座为一石英晶片。

15.如权利要求11所述的晶片载具，其中该接合层的材质选自于双面胶带、紫外线胶带、热分离胶带、光致抗蚀剂与蜡中的任一者。

16.如权利要求11所述的晶片载具，其中该晶片包含有至少一对位记号。

17.如权利要求16所述的晶片载具，其中该导电层为一透明导电层，藉此该设备可透过该透明导电层以及该透明基座来对该晶片表面的该对位记号进行一对位动作。

18.如权利要求16所述的晶片载具，其中该导电层为一不透明导电层，且该不透明导电层具有至少一与该对位记号的位置相对应的暴露区域，藉此该设备可透过该暴露区域以及该透明基座来对该晶片表面的该对位记号进行一对位动作。

19.如权利要求18所述的晶片载具，其中该不透明导电层为互相连接的图案。

Images