CN100521123C - 焊料球及基材板的接合方法及应用其的封装结构的制造方法 - Google Patents

焊料球及基材板的接合方法及应用其的封装结构的制造方法 Download PDF

Info

Publication number
CN100521123C
CN100521123C CN 200710003844 CN200710003844A CN100521123C CN 100521123 C CN100521123 C CN 100521123C CN 200710003844 CN200710003844 CN 200710003844 CN 200710003844 A CN200710003844 A CN 200710003844A CN 100521123 C CN100521123 C CN 100521123C
Authority
CN
China
Prior art keywords
solder ball
metal level
layer
barrier layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710003844
Other languages
English (en)
Other versions
CN101217117A (zh
Inventor
颜怡文
魏弘尧
刘为开
铙建中
李嘉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 200710003844 priority Critical patent/CN100521123C/zh
Publication of CN101217117A publication Critical patent/CN101217117A/zh
Application granted granted Critical
Publication of CN100521123C publication Critical patent/CN100521123C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种焊料球及基材板的接合方法及应用其的封装结构的制造方法。焊料球及基材板的接合方法中，首先提供一基材板，基材板包括一电极层及一基底材料层，电极层是设置于基底材料层上。其次，形成一阻障层于电极层上。再来，形成一金属层于阻障层上，此金属层的厚度大约为10微米～18微米。而后，配置一焊料球于金属层上。接下来，加热焊料球、金属层、阻障层及电极层至一反应温度。然后，维持反应温度达一持温时间。

Description

焊料球及基材板的接合方法及应用其的封装结构的制造方法
技术领域
本发明有关一种焊料球及基材板的接合方法及应用其的封装结构的制造方法，且特别是有关一种应用于无铅工艺的焊料球及基材板的接合方法及应用其的封装结构的制造方法。
背景技术
随着电子产品在市场上愈来愈受到消费者的喜爱，业界无不致力发展多功能化的产品，以符合市场需求。随着电子产品的多功能化，其中所包含的电子零组件数量也愈来愈多。因此，如何有效且可靠地将各式各样的电子零组件接合于基板上，为目前产品工艺中重要课题之一。常见的接合电子零组件与基板的方法，是采用共晶组成的锡铅焊料来进行焊接，但由于铅为重金属，除了会对于环境造成污染之外，还会对人体造成不良的影响。因此目前业界均致力开发更为环保的无铅焊料来进行焊接，以降低产品中含铅的量。一般而言，无铅焊料的液化温度约为217℃，相较于传统锡铅焊料的液化温度，大约高了40℃。也就是说，采用无铅焊料来进行焊接的方式，相对提高了工艺温度，增加了对于基板或是电子元件造成的伤害，限制了此种无铅工艺的应用领域。
目前业界是提出一种降低无铅焊料的方法，利用在无铅焊料的中添加铟或铋等低熔点的金属，以降低无铅焊料的液化温度。然而其中的铟为贵金属，且由于其必须大量使用于无铅焊料中，方能产生降低无铅焊料液化温度的效果，不仅增加了工艺的成本，还相对降低了其产业利用的价值。此外，一般来说焊接后的焊接面均会残留有铟金属，其是导致焊接面间的液化温度降低，甚至让焊接面间的液化温度降至电子零件的操作温度以下，使得当电子产品运作时，焊接面的可靠度受到严重的考验，进一步影响了产品的良率。
发明内容
本发明是提供一种焊料球及基材板的接合方法及应用其的封装结构的制造方法，其是借助一薄金属层来进行焊料球及基材板间的焊接，并且此金属层于反应完成后是完全消耗，使其具有降低回焊温度、增加焊接面强度、降低材料成本以及相容于原有工艺等优点。
根据本发明的一方面，提出一种焊料球及基材板的接合方法。首先，提供一基材板，包括一电极层及一基底材料层，电极层是设置于基底材料层上。其次，形成一阻障层于电极层上。接着，形成一金属层于阻障层上，此金属层的厚度大约为10微米～18微米。再者，配置一焊料球于金属层上。接下来，加热焊料球、金属层、阻障层及电极层至一反应温度，并且维持反应温度达一持温时间。
根据本发明的另一方面，提出一种封装结构的制造方法，首先提供一基材板，包括一基底材料层及一电极层，基底材料层具有相对设置的一第一表面及一第二表面，电极层设置于第一表面上。接着，形成一阻障层于电极层上。其次，形成一厚度大约为10微米～18微米的金属层于阻障层上。而后，提供一芯片于第二表面，并且打线接合此芯片及基材板。再者，配置一焊料球于金属层上。接下来，加热焊料球、金属层、阻障层及电极层至一反应温度，并且维持反应温度达一持温时间。
在前述的接合方法和制造方法中，该金属层的材质为铟；该反应温度为160℃至200℃；该持温时间为3分钟至5分钟，于维持该反应温度达该持温时间后，该金属层完全消耗。
为让本发明的上述内容能更明显易懂，下面将特举较佳的实施例，并配合附图进行详细说明：
附图说明
图1A是依照本发明第一实施例的基材板、阻障层及金属层的示意图；
图1B是焊料球配置于图1B的金属层上的示意图；
图1C是图1B的焊料球、金属层、阻障层及电极层经过加热及持温后的示意图；
图2A是于160℃及持温3分钟的条件下进行接合后的焊料球及阻障层间界面的示意图；
图2B是于200℃及持温3分钟的条件下进行接合后的焊料球及阻障层间界面的示意图；
图3A是依照本发明第二实施例的基材板、阻障层及金属层的示意图；
图3B是芯片提供于图3A的第二表面的示意图；
图3C是焊料球配置于图3B的金属层上的示意图；
图3D是图3C的焊料球、金属层、阻障层及基材板经过加热及持温后的示意图；
图4是依照本发明第二实施例的封装结构的示意图；
图5是图2A的背向散射图；以及
图6是图2B的背向散射图。
具体实施方式
以下提出两实施例作为本发明的详细说明。然而，本发明并不限制于此，且此实施例并不会限缩本发明欲保护的范围。再者，实施例中的图示还省略不必要的元件，以清楚显示本发明的技术特点。
第一实施例
请同时参照图1A～1C，图1A是依照本发明第一实施例的基材板、阻障层及金属层的示意图；图1B是焊料球配置于图1B的金属层上的示意图；图1C是图1B的焊料球、金属层、阻障层及电极层经过加热及持温后的示意图。
依照本发明第一实施例的接合焊料的方法，首先提供一基材板11，包括一电极层12及一基底材料层11，电极层12是设置于基底材料层11上。然后依序形成一阻障层13及一金属层14于电极层12上，如图1A所示。
其次，如图1B所示，配置一焊料球15于金属层14上。
接着，加热焊料球15、金属层14、阻障层13及电极层12至一反应温度，然后维持此反应温度达一持温时间。
经过上述加热及持温的步骤后，金属层14是完全溶解于焊料球15中，并于焊料球15及阻障层13之间形成介金属相16，以将焊料球15及基材板10紧密接合，如图1C所示。
于本实施例中，焊料球的材质例如是锡-3.0银-0.5铜(SAC)或锡-0.7铜(SC)的锡基无铅焊料。电极层12的材质例如是铜(copper)或铝(aluminum)。阻障层13的材质较佳地为镍(nickel)，并且是利用电镀的方式形成于电极层12上。阻障层13的厚度大约为3微米～7微米，用以防止焊料球15中的材料(例如锡)与电极层12的材料(例如铜)反应，进而维持焊料球15及基材板10间的接合面强度。此外，金属层14的材质较佳地为铟(indium)，并且同样利用电镀的方式形成于阻障层13上。金属层的厚度较佳地大约为10微米～18微米，经过上述加热及持温的步骤后，金属层14实质上是完全消耗。而基材板10是可例如是一大规模集成电路(large scale integrationcircuit)芯片或一封装结构的封装基板(packaging substrate)。此大规模集成电路可应用本实施例的接合方法进行倒装片(flip-chip)接合的工艺，而此封装基板例如是一球栅阵列(Ball Grid Array，BGA)封装结构或一倒装片封装结构的封装基板。另一方面，本实施例中接合焊料球15及基材板10的反应温度，大约为160℃至200℃，而持温时间大约为3分钟至5分钟。
根据本发明第一实施例所提出的接合焊料球及基材板的方法，进行接合焊料球15与基材板10后反应界面状态的分析，以下为其中一组分析结果，其中焊料球15、阻障层13、金属层14及电极层12的材质是分别以锡-3.0银-0.5铜、镍、铟及铜为例做说明。请同时参照图2A及图5，图2A是于160℃及持温3分钟的条件下进行接合后的焊料球及阻障层间界面的示意图；图5为图2A的背向散射图。经过成分分析后可知，阻障层13及焊料球15之间已无铟材质的金属层14存在，即金属层14已完全消耗。在焊料球15与阻障层13的界面上方，具有一层呈现剥离状态的一第一介金属相16a，其材质为Cu6Sn5。另外，在剥离的第一介金属相16a上方，具有呈不规则状且大小不均匀的一第二介金属相16b，其材质为AgIn2。
此外，请同时参照图2B及图6，图2B是于200℃及持温3分钟的条件下进行接合后的焊料球及阻障层间界面的示意图；图6为图2B的背向散射图。图2B及图6中，焊料球15、阻障层13、金属层14及电极层12的材质是同样分别以锡-3.0银-0.5铜、镍、铟及铜为例做说明。经过成分分析后得知，焊料球15及阻障层13的界面间仅具有一第三介金属相16c，并且无剥离状态的介金属相存在，此第三介金属相16c的材质也为Cu6Sn5。另外在焊料球15中则发现有第四介金属相16d的析出，其材质为Ag3Sn。此外，阻障层13及焊料球15之间也无铟材质的金属层14存在。
由上述实验结果知，借助电镀厚度为10微米～18微米的金属层14于阻障层13上，并且经过160℃的反应温度及3分钟的持温时间后，金属层14即完全溶于焊料球15中，并且于焊料球15及电极层12间的界面形成第一介金属相16a、第二介金属相16b、第三介金属相16c及第四介金属相16d，使接面形态完整，并且有效增强接面强度。而铟材质的金属层14，更可有效地将无铅焊料的回焊温度，由240℃～270℃降低至大约160℃～200℃。
上述依照本发明的焊料球15及基材板10的接合方法，是借助厚度为10微米～18微米的金属层14，于大约160℃～200℃的反应温度，以及3～5分钟的持温时间的条件下，进行焊料球15以及基材板10的接合。经过加热及持温后，金属层14是完全消耗，使得阻障层13与焊料球15接触，进而避免了电极层12的材料扩散，与焊料球15的材料发生反应的现象。焊料球15以及基材板10的界面间是形成平整的介金属相16，可强化接面的强度。
第二实施例
请同时参照图3A～3D，图3A是依照本发明第二实施例的基材板、阻障层及金属层的示意图；图3B是芯片提供于图3A的第二表面的示意图；图3C是焊料球配置于图3B的金属层上的示意图；图3D是图3C的焊料球、金属层、阻障层及基材板经过加热及持温后的示意图。
依照本发明第二实施例的封装结构的制造方法，首先提供一基材板20，包括一基底材料层21及一电极层22，基底材料层21具有相对设置的一第一表面21a及一第二表面21b，电极层22是设置于第一表面21a上。于本实施例中，电极层22仅覆盖部分的第一表面21a。接着形成一阻障层23于电极层22上，然后形成一金属层24于阻障层23上，金属层24的厚度大约为10微米～18微米，如图3A所示。另外，于本实施例中，金属层24的材质较佳地为铟，且金属层24是利用电镀的方式形成于阻障层23上。阻障层23的材质较佳地为镍，其厚度大约为3微米～7微米，且阻障层23同样是以电镀的方式形成于电极层22上。电极层22的材质较佳地为铜。
接着，提供一芯片27于第二表面21b，并且打线接合芯片27及基材板20，如图3B所示。
其次，如图3C所示，配置一焊料球25于金属层24上。此焊料球25的材质例如是Sn-3.0Ag-0.5Cu或Sn-0.7Cu的锡基无铅焊料。
然后，加热焊料球25、金属层24、阻障层23及电极层22至一反应温度，并且维持此反应温度达一持温时间。
经过加热及持温的步骤后，金属层24是完全溶解于焊料球25中，并于焊料球25及阻障层23之间形成介金属相26，以将焊料球25及基材板20紧密接合，如图3D所示。
依照本实施例的封装结构的制造方法再来形成一封胶28于第二表面21b，封胶28覆盖芯片27。请参照图4，其是依照本发明第二实施例的封装结构的示意图。完成此形成封胶28的步骤后，是完成依照本发明第二实施例的封装结构200。于本实施例中，此封装结构200是以一球栅阵列(Ball Grid Array，BGA)封装结构为例作说明，然而其也可为一倒装片(flip chip)封装结构。
本实施例的封装结构200的制造方法中，是于例如是于160℃至200℃的反应温度，以及大约3分钟至5分钟的持温时间的条件下，进行焊料球25及基材板20的接合。由于金属层24仅具有大约10微米～18微米的厚度，经过加热及持温的步骤后，金属层24是完全消耗。于本实施例中，金属层24的材质较佳地为铟，可降低接合焊料球25及基材板20时的反应温度，避免了封装结构200中的元件受到高温伤害。此外，于焊料球25及阻障层23的接合界面间形成平整及高温的介金属相26，于是提升了接合界面的可靠度。
上述依照本发明较佳实施例的焊料球及基材板的接合方法及封装结构的制造方法，是利用电镀大约10微米～18微米的金属层于阻障层上，并且加热至大约160℃至200℃的反应温度，并且维持大约3至5分钟的持温时间，以进行焊料球以及基材板的接合。经过加温及持温的步骤后，金属层是完全消耗，并且于焊料球及基材板的接合界面间形成介金属相。其优点在于，借助形成接面平整的介金属相，可增加接面的强度及可靠度。此外，应用例如是铟材质的金属层，使得依照本发明较佳实施例的接合方法，可于较低的反应温度下进行。其次，由于金属层仅电镀10微米～18微米，于是可节省金属层的材料成本。再者，由于依照本发明较佳实施例的接合方法仅需直接电镀金属层于原有的基材板结构上，因此可相容于现有的无铅焊料制成。
虽然本发明已以较佳实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种等同的更动与润饰。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (17)

1.一种焊料球及基材板的接合方法，包括：
提供一基材板，包括一电极层及一基底材料层，该电极层是设置于该基底材料层上；
形成一阻障层于该电极层上；
形成一金属层于该阻障层上，该金属层的材质为铟，该金属层的厚度为10微米～18微米；
配置一焊料球于该金属层上；
加热该焊料球、该金属层、该阻障层及该电极层至一反应温度，该反应温度为160℃至200℃；以及
维持该反应温度达一持温时间，该持温时间为3分钟至5分钟，维持该反应温度达该持温时间后，该金属层完全消耗。
2.如权利要求1所述的接合方法，其特征在于该金属层利用电镀的方式形成于该阻障层上。
3.如权利要求1所述的接合方法，其特征在于该阻障层的材质为镍，且利用电镀的方式形成于该电极层上。
4.如权利要求3所述的接合方法，其特征在于该阻障层的厚度为3微米～7微米。
5.如权利要求1所述的接合方法，其特征在于该焊料球的材质为锡基的无铅焊料。
6.如权利要求5所述的接合方法，其特征在于该焊料球的材质为锡-3.0银-0.5铜或锡-0.7铜。
7.如权利要求1所述的接合方法，其特征在于该基材板为一大规模集成电路芯片或一封装基板，且该电极层的材质为铜或铝。
8.一种封装结构的制造方法，包括：
提供一基材板，包括一基底材料层及一电极层，该基底材料层具有一第一表面及一第二表面，该第一表面及该第二表面是相对设置，该电极层设置于该第一表面上；
形成一阻障层于该电极层上；
形成一金属层于该阻障层上，该金属层的厚度为10微米～18微米，该金属层的材质为铟；
提供一芯片于该第二表面，并且打线接合该芯片及该基材板；
配置一焊料球于该金属层上；
加热该焊料球、该金属层、该阻障层及该电极层至一反应温度，该反应温度为160℃至200℃；以及
维持该反应温度达一持温时间，该持温时间为3分钟至5分钟，于维持该反应温度达该持温时间后，该金属层完全消耗。
9.如权利要求8所述的制造方法，其特征在于该金属层，利用电镀的方式形成于该阻障层上。
10.如权利要求8所述的制造方法，其特征在于该阻障层的材质为镍，且利用电镀的方式形成于该电极层上。
11.如权利要求10所述的制造方法，其特征在于该阻障层的厚度为3微米～7微米。
12.如权利要求8所述的制造方法，其特征在于该电极层的材质为铜。
13.如权利要求8所述的制造方法，其特征在于该电极层是覆盖部分的该第一表面。
14.如权利要求8所述的制造方法，其特征在于该焊料球的材质为锡基的无铅焊料。
15.如权利要求14所述的制造方法，其特征在于该焊料球的材质为Sn-3.0Ag-0.5Cu或Sn-0.7Cu。
16.如权利要求8所述的制造方法，于提供该芯片于该第二表面的步骤后还包括：
形成一封胶于该第二表面，该封胶是覆盖该芯片。
17.如权利要求8所述的制造方法，其特征在于该封装结构为一球栅阵列封装结构或一倒装片封装结构。
CN 200710003844 2007-01-05 2007-01-05 焊料球及基材板的接合方法及应用其的封装结构的制造方法 Expired - Fee Related CN100521123C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710003844 CN100521123C (zh) 2007-01-05 2007-01-05 焊料球及基材板的接合方法及应用其的封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710003844 CN100521123C (zh) 2007-01-05 2007-01-05 焊料球及基材板的接合方法及应用其的封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN101217117A CN101217117A (zh) 2008-07-09
CN100521123C true CN100521123C (zh) 2009-07-29

Family

ID=39623520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710003844 Expired - Fee Related CN100521123C (zh) 2007-01-05 2007-01-05 焊料球及基材板的接合方法及应用其的封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN100521123C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170086886A (ko) * 2016-01-19 2017-07-27 삼성메디슨 주식회사 초음파 프로브 및 그 제조 방법

Also Published As

Publication number Publication date
CN101217117A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
EP2312622B1 (en) Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor
US8409929B2 (en) Forming a semiconductor package including a thermal interface material
US8378485B2 (en) Solder interconnect by addition of copper
US8092621B2 (en) Method for inhibiting growth of nickel-copper-tin intermetallic layer in solder joints
US20080237314A1 (en) Method of joining electronic package capable of prevention for brittle fracture
EP2908612B1 (en) Soldering method for low-temperature solder paste
EP0953400A1 (en) Fatigue-resistant lead-free alloy
CN103811449A (zh) 焊球凸块结构及其形成方法
US9669493B2 (en) Layered solder material for bonding different species of electrodes and method of bonding the different species of electrodes in an electronic component
CN100392850C (zh) 一种引线框架以及具有所述引线框架的半导体器件
TW201020054A (en) Method for inhibiting the formation of palladium-nickel-tin intermetallic in solder joints
CA2644460A1 (en) Method and process of manufacturing robust high temperature solder joints
US8701281B2 (en) Substrate metallization and ball attach metallurgy with a novel dopant element
CN100521123C (zh) 焊料球及基材板的接合方法及应用其的封装结构的制造方法
US20080166835A1 (en) Method of bonding a solder ball and a base plate and method of manufacturing packaging structure of using the same
TWI440518B (zh) 多層結構之高溫焊料及其製造方法
TWI540015B (zh) Lead free solder ball
CN106653718B (zh) 用于共晶焊的硅片背面金属化结构及加工工艺
US20030219623A1 (en) Solder joints with low consumption rate of nickel layer
CN1943030A (zh) 用于电互连的掺杂合金、其制造方法及其用途
CN101451240A (zh) 一种改善镍铁合金镀层可焊性的方法
JPH028459B2 (zh)
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体
JP2006083410A (ja) 電子部品の製造方法
CN102806429A (zh) 无Pb焊料、焊料被覆导体以及使用该无Pb焊料的电气部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20150105

EXPY Termination of patent right or utility model