CN100508387C - 相位延迟电路 - Google Patents

Abstract

本发明提供一种相位延迟电路，包括：第一缓冲器，用于缓冲第一输入信号，并输出第一输出信号；第一数字模拟转换器，用于依据数字相位延迟值输出相对应的第一控制电压；以及第一可变电容，分别与该第一数字模拟转换器及该第一缓冲器耦接，其中，该第一可变电容的电容值与该第一控制电压相对应；第二缓冲器，用于缓冲第二输入信号，并输出第二输出信号；第二数字模拟转换器，用于依据该数字相位延迟值输出相对应的第二控制电压；以及第二可变电容，分别与该第二数字模拟转换器及该第二缓冲器耦接，其中，该第二可变电容的电容值与该第二控制电压相对应；其中通过控制该第一电容值或该第二电容值或两者，该相位延迟电路可调整该第一输入信号与该第二输入信号的相位差。

Description

相位延迟电路

技术领域

本发明提供一种相位延迟电路，尤其是一种利用一可进行相位补偿的相位延迟电路。

背景技术

在许多电路中，例如时钟信号发生器(clock generator)或是射频传输接收器(RFtransceiver)，对于信号相位的精确度的要求相当高，当这些信号相位产生偏差时，会对整个系统产生相当大的影响。至于在多相位时钟信号发生器(multi-phase clock generator)中，每个输出信号间的相位差的精确度亦相当重要，当相位误差增加时，输出时钟信号的时钟抖动(jitter)也会增加，这对需要精确的时钟信号的系统而言，可能会导致后级电路严重的错误，例如模拟数字转换器的取样点的错误，或是位错误率(bit errorrate)上升等等。

在设计电路时都会相当小心注意这些需要精密相位精确度的布局路径，然而在无法完全掌握温度、制造工艺与供电电压的飘移等等的因素时，公知技术的积体电路通常会无法提供准确的相位延迟，此时就需要利用额外的机构对相位偏移做修正。

公知的相位偏移技术之一即是利用电容的充放电效应来对欲传送至下一级的信号进行RC延迟，通常以多个开关分别控制多个电容器以调整电容值的大小，并利用该电容值与一缓冲器来提供RC延迟以使得信号的相位延迟。请参照图1，图1中所显示的为公知技术的一相位延迟电路100的示意图。相位延迟电路100中包含有多个电容器、多个开关与一缓冲器，用于延迟一输入信号以产生一输出信号。相位延迟电路100利用多个开关，由开关的接通与否来调整该电路的一节点N的电容大小，当较多开关接通而导致节点N的等效电容值较大时，输入信号的延迟量就会增加。

为了对所传送的信号进行精密的相位延迟控制，最好能够使得上述多个开关所形成的电容值及电阻值与这些多个电容器的电容值及该缓冲器的电阻值相较为十分微小而可忽略不计的数值。因为如果开关所具有的寄生电容及电阻过大的话，将会于切换前后对该信号的RC延迟造成无法预测的影响，这是于电路计设时所不乐见的。

然而，随着应用技术领域的进步，对于信号相位延迟更加精密控制的要求与日俱增，而导致于上述用来提供RC延迟的电容值及电阻值也愈来愈小，在这样的情形之下，一般利用MOS晶体管来实现的开关将面临以下的难题：一方面为了使开关的寄生电容值变小，用来进行为开关的MOS晶体管的尺寸愈小愈好，但是另一方面为了使开关的电阻值变小，上述MOS晶体管的尺寸则是愈大愈好。如此将导致相位延迟电路100设计上的困难。

发明内容

因此本发明的主要目的在于一种以将该数字相位延迟值转变为一数字控制电压，以控制一可变电容与一缓冲器，延迟一输入信号以产生一输出信号的电路与方法。

本发明提供一种相位延迟电路，用于延迟一输入信号以产生一输出信号。该相位延迟电路包含有一缓冲器，用于缓冲于其输入端所输入的该输入信号，以于输出端产生该输出信号；一数字模拟转换器，用于将其输入端所输入的一数字相位延迟值转变为一控制电压输出；以及一可变电容，用于依据该控制电压以改变该可变电容的电容值；其中通过改变该电容值，该相位延迟电路可改变该输入信号与该输出信号之间的相位延迟。

附图说明

图1为公知技术的一相位延迟电路的示意图。

图2为本发明的相位延迟电路的功能方块图。

图3为本发明的相位延迟电路的相位延迟的流程图。

附图符号说明

100、200   相位延迟电路      10、20         缓冲器11、12、13、 电容器            15、16、17、18 开关

14

21         数字模拟转换器     22            可变电容

具体实施方式

本发明所公开的方法与结构是以图2为例，以期通过数字方式纪录的所需的相位延迟值与数字模拟转换器的辅助，提升相位延迟电路的精确度。

请参阅图2，图2为本发明的相位延迟电路200用于延迟一信号的功能方块图。图2的相位延迟电路200包含有一缓冲器20、一数字模拟转换器21以及一可变电容22。缓冲器20具有一输入端与一输出端，用于缓冲于其输入端所输入的该输入信号，以于输出端产生该输出信号，其可用于接收一时钟信号发生器所输出的时钟信号，或是一射频收发器所输出的信号。数字模拟转换器(Digital to Analog Converter，简称为DAC)21具有一输入端与一输出端，用于将其输入端所输入的一数字相位延迟值转变为一控制电压输出，其可用于将一输入的数字相位延迟值转变为一控制电压输出。可变电容22具有两端点，其中一端点电连接到数字模拟转换器21的输出端，另一端点电连接到缓冲器20的输出端，用于依据该控制电压以改变可变电容22的电容值。可变电容22可以为一MOS压控电容或是一P+/N型阱结型压控电容(P+/N well junction voltage-controlled capacitor)，用于依据该控制电压以改变可变电容22的电容值。

需注意的是，本发明亦可以用两套上述的电路来实现，两套电路分别调整两输入信号的相位，以调整两输入信号之间的相位差。其中两输入信号可以是一对差动信号，也可以是通信系统的射频接收器(receiver)与发射器(transmitter)的I/Q信号。

图3为利用本发明的相位延迟电路200以进行相位延迟的流程图，操进行流程包含有下列步骤：

步骤200：开始；

步骤202：缓冲器20的输入端接收到一输入信号；

步骤204：数字模拟转换器21的输入端接收一数字相位延迟值，并将该数字相位延迟值转变为一控制电压，然后于其输出端输出；

步骤206：可变电容22接收该控制电压，该控制电压控制可变电容22，使可变电容22具有一相对应于该数字相位延迟值的电容值；

步骤208：利用可变电容22以及一缓冲器20，延迟该输入信号，以于缓冲器20的输出端产生该输出信号；以及

步骤210：结束此相位延迟操进行，完成本发明的相位延迟流程的一实施例。

由于可变电容对于不同的电压会反映出不同的电容大小(即是可变电容的电容值随着两端电压值的不同而变动)，因此，若能控制可变电容的电压在特定的精确度，就能得到相对应的解析度的电容大小。以目前的技术而言，以数字模拟转换器来控制可变电容，将控制电压细分至更高的解析度并不困难，因此将可大幅提高相位延迟的精确度。且由于数字模拟转换器接收的是以数字方式纪录下来的相位延迟值，所以，在前级检测相位误差的方法上，能采取更多样的检测方式。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等效变化与修改，皆应属本发明的涵盖范围。

Claims (4)

1.一种相位延迟电路，包含有：

一第一缓冲器，用于缓冲一第一输入信号，并输出一第一输出信号；

一第一数字模拟转换器，用于依据一第一数字相位延迟值输出相对应的一第一控制电压；以及

一第一可变电容，分别与该第一数字模拟转换器及该第一缓冲器耦接，其中，该第一可变电容的第一电容值与该第一控制电压相对应；

一第二缓冲器，用于缓冲一第二输入信号，并输出一第二输出信号；

一第二数字模拟转换器，用于依据一第二数字相位延迟值输出相对应的一第二控制电压；以及

一第二可变电容，分别与该第二数字模拟转换器及该第二缓冲器耦接，其中，该第二可变电容的第二电容值与该第二控制电压相对应；

其中通过控制该第一电容值或该第二电容值或两者，该相位延迟电路调整该第一输入信号与该第二输入信号的相位差，该第一数字相位延迟值与该第二数字相位延迟值可以是相同的，也可以是不同的。

2.如权利要求1所述的电路，其中该第一输入信号及该第二输入信号为一对差动信号。

3.如权利要求1所述的电路，其中该第一输入信号及该第二输入信号分别为一同相信号及一四分之一相位信号。

4.如权利要求1所述的电路，其中该可变电容为一压控电容，该压控电容为一MOS压控电容，或为一P+/N型阱结型压控电容。

Images