CN100473124C - 最小化片内存储器尺寸及峰值dram带宽的方法及系统 - Google Patents

Abstract

在一个视频系统中，提供一种为多场解交错的片内存储器尺寸及峰值DRAM带宽要求最小化的方法及系统。可以确定当前行像素及缺席行像素并基于一个解交错的输出帧是否由前场或后场产生而将行像素及缺席行像素排序成上行像素或下行像素。上行像素可在支持半个视频行的上行FIFO中被缓冲，下行像素可以在支持一个视频行的下行FIFO中被缓冲。通过从缓冲的上行像素及缓冲的下行像素中进行选择，可使用源开关及行长度计数器用于组成解交错的输出帧。该解交错的输出帧可在输出FIFO中被缓冲。

Description

最小化片内存储器尺寸及峰值DRAM带宽的方法及系统

技术领域

本发明的某些实施例涉及一种视频信号的处理，更具体地说，涉及一种最小化为多场解交错的片内存储器尺寸及峰值DRAM带宽要求的方法及系统。

背景技术

在视频系统应用中，在电视或计算机显示屏上显示的图像，通过使用一个扫描电路一次一行地穿过显示屏水平地扫描电子信号。一行上的任意一点上的信号幅度表示显示屏上该点的亮度水平。当完成水平行扫描时，通知该扫描电路返回显示屏的左边并开始扫描由电子信号提供的下一行。在显示屏的顶端开始，以这种方式通过扫描电路扫描显示的所有的行。一个帧包括图像的所有元素。帧包括组成图像或照片的行信息及允许扫描电路从左至右、从顶端至底端跟踪行的相关同步信号。

在视频系统中有两种不同类型的扫描图片和图像。对于一些电视信号来说，可以交错扫描。而对于一些计算机或电视信号来说，需要逐行或非交错扫描。当每个帧被分为两个单独的子图像或场时产生交错视频。这些场同时产生或在子序列时间间隔产生。通过为第一场第一次扫描水平行可产生交错图像，然后返回显示屏的顶端为第二场扫描水平行。逐行的或非交错的视频通过以从顶端至底端的路径扫描一个帧的所有水平行而产生。

在视频压缩，通信，解压缩及显示中，多年来存在着与连同逐行文本及逐行显示的同时支持交错文本及交错显示相关的问题。很多先进的视频系统或者支持交错视频或者支持逐行视频但不会同时支持二者。因此，转换交错视频为逐尾视频的解交错设备或系统，在很多视频系统中成为一个重要的组件。解交错器可以从当前场中提取可视行，及可以确定需要填充逐行输出帧的剩余行。可以将解交错处理看作从源场中提取像素的一个“当前”行，然后产生像素的两个输出行。一个行为来自源场的行，其可以被称为当前行，而其它行为需要被创造的行，其可被称为“缺席”行。交错场有两种类型，前场及后场。前场将当前行作为它们的第一行，后场以缺席行作为它们的第一场。交错视频的场顺序在前场及后场间选择。

由于解交错器的输出是连续的即使当解交错器的输入对当前行有效而对下一行无效，对该解交错器的输入而言，要求在如DRAM的存储器中有缓冲功能。虽然当解交错器的输入对于每一个其它行都是有效的，与当输入为连续有效时相同，该解交错器使用相同的平均DRAM通路带宽，但当输入对每一个其它行有效时，峰值DRAM通路带宽则是双倍的。这就要求为通过的缓冲输入保留两倍的DRAM带宽。而且，由于平均输出像素速率是平均输入像素速率的两倍，经典的或传统的满足缓冲要求方法是加一个缓冲器，例如，在输出端加个一FIFO。在多场解交错的情况下，有很多被平行读取的场存储，这些平行输入端的每一个都要求有一个FIFO。相应地，在每一个输入端加一个FIFO执行成本高，尤其真正等级为额外费用的单芯片。

通过对比该系统与本发明下面结合附图的说明，现有的传统方法的进一步限制及缺点会对本领域的普通技术人员来说是很明显的。

发明内容

本发明的某些实施例为视频信号处理的方法及系统，该方法包括缓冲多个上行像素及多个下行像素。可将该缓冲的上行像素及下行像素排序以产生一个解交错的输出帧。可以缓冲一半视频行上行像素而缓冲一个视频行下行像素。

当解交错的输出帧从后场中产生时，产生的当前行像素被传送至下行像素，产生的缺席行像素被传送至上行像素。当解交错的输出帧从一个前场产生时，产生的当前行像素被传送至上行像素，产生的缺席行像素被传送至下行像素。通过在N个缓冲的上行像素及N个缓冲的下行像素间交替选择，产生解交错的输出帧，其中N对应于解交错的输出帧的行宽度。

本发明的另一种实施例提供一个计算机可读的存储器，其中存储有至少一个可由计算机执行的代码代码段的计算机程序，由此造成计算机执行上述的视频信号处理的步骤。

系统的方面包括一个缓冲多个上行像素及多个下行像素的像素处理器。该像素处理器可用于命令缓冲上行像素及缓冲下行像素以产生一个解交错的输出帧。像素处理器包括产生当前行像素及缺席行像素的像素计算。这些当前行像素及缺席行像素在交叉色度移除后产生。

当解交错的输出帧从一个后场中产生时，像素计算可以传送当前行像素至下行像素，及传送缺席行像素至上行像素。当解交错输出帧源于前场中时，像素计算会传送当前行像素至上行像素及传送缺席行像素至下行像素。

像素处理器包括一个行重排序。行重排序包括一个上行FIFO，一个下行FIFO，一个源开关，及一个行长度计数器。上行FIFO为半个视频行缓冲上行像素，下行FIFO为一个视频行缓冲下行像素。源开关选择N个缓冲的上行像素或N个缓冲的下行像素，N对应于所述的解交错输出帧的行长度，线长度计数器可计算源开关所选择的N个像素。行重排序可以通过在N个缓冲的上行像素及N个缓冲的下行像素间交替选择而产生解交错的输出帧。

根据本发明的一个方面，提供了处理视频信号的方法，其包括：

缓冲多个上行像素及多个下行像素；

排序所述的缓冲的多个上行像素及所述的缓冲的多个下行像素；及

从所述排序的缓冲的多个上行像素及所述的排序的缓冲的多个下行像素中产生一个解交错的输出帧。

优选地，该方法进一步包括为半个视频行缓冲所述多个上行像素。

优选地，该方法进一步包括为一个视频行缓冲所述多个下行像素。

优选地，该方法进一步包括产生多个当前行像素及多个缺席行像素。

优选地，该方法进一步包括在交叉色度移除后产生所述多个当前行像素及所述多个缺席行像素。

优选地，该方法进一步包括当所述解交错的输出帧产生于后场时，将所述多个当前行像素传送至所述多个下行像素及将所述多个缺席行像素传送至所述多个上行像素。

优选地，该方法进一步包括当所述解交错的输出帧产生于前场时，将所述多个当前行像素传送至所述多个上行像素及将所述多个缺席行像素传送至所述多个下行像素。

优选地，该方法进一步包括通过选择N具所述缓冲的多个上行像素对所述缓冲的多个上行像素进行排序，其中N对应于所述解交错的输出帧的行长度。

优选地，该方法进一步包括通过选择N具所述缓冲的多个下行像素对所述缓冲的多个下行像素进行排序，其中N对应于所述解交错的输出帧的行长度。

优选地，该方法进一步包括通过在N个所述多个缓冲的上行像素及N个所述缓冲的下行像素间交替选择而产生所述的解交错的输出帧，其中N对应于所述的解交错的输出帧的行宽度。

根据本发明的一个方面，其所提供的计算机可读存储器中存储有代码计算机程序，其具有至少一个代码段，用于视频信号处理，这种可由计算机执行的至少一个代码代码段用于使计算机执行的步骤包括：

缓冲多个上行像素及多个下行像素；

排序所述缓冲的多个上行像素及所述缓冲的多个下行像素；及

从所述排序缓冲的多个上行像素及所述排序缓冲的多个下行像素中产生一个解交错的输出帧。

优选地，该计算机可读存储器进一步包括代码器，用于代码缓冲所述半个视频行像素的多个上行像素。

优选地，该计算机可读存储器进一步包括代码器，用于缓冲所述一个视频行的多个下行像素。

优选地，该计算机可读存储器进一步包括代码器，用于产生多个当前行像素及多个缺席行像素。

优选地，该计算机可读存储器进一步包括代码器，用于在交叉色度移除之后产生所述的多个当前行像素及所述的多个缺席行像素。

优选地，该计算机可读存储器进一步包括代码器，当所述解交错的输出帧产生于后场时，将所述多个当前行像素传送至所述多个下行像素及将所述多个缺席行像素传送至所述多个上行像素。

优选地，该计算机可读存储器进一步包括代码器，当所述解交错的输出帧产生于前场时，将所述多个当前行像素传送至所述多个上行像素及将所述多个缺席行像素传送至所述下行像素。

优选地，该计算机可读存储器进一步包括代码器，用于通过选择N个所述缓冲的多个上行像素对所述缓冲的多个上行像素进行排序，其中N对应于所述解交错的输出帧的行长度。

优选地，该计算机可读存储器进一步包括代码器，用于通过选择N具所述缓冲的多个下行像素对所述缓冲的多个下行像素进行排序，其中N对应于所述解交错的输出帧的行长度。

优选地，该计算机可读存储器进一步包括代码器，用于通过在N个所述缓冲的上行像素及N个所述缓冲的下行像素间交替选择而产生所述的解交错的输出帧，其中N对应于所述的解交错的输出帧的行宽度。

根据本发明的一个方面，提供一种用于视频信号处理的系统，该系统包括：

一个像素处理器，用于缓冲多个个上行像素及多个下行像素；

所述像素处理器排序所述缓冲的多个上行像素及所述缓冲的多个下行像素；及

所述像素处理器从所述排序的缓冲的多个上行像素及所述的排序的缓冲的多个下行像素产生一个解交错的输出帧。

优选地，所述像素处理器包括一个像素计算。

优选地，所述像素计算产生多个当前行像素及多个缺席行像素。

优选地，当所述解交错的输出帧产生于后场时，所述像素计数器将所述多个当前行像素传送至所述多个下行像素及将所述多个缺席行像素传送至所述多个上行像素。

优选地，当所述解交错的输出帧产生于前场时，所述像素计算将所述多个当前行像素传送至所述多个上行像素及将所述多个缺席行像素传送至所述多个下行像素。

优选地，所述像素处理器包括一个行重排序。

优选地，所述行重排序通过在N个所述多个缓冲的上行像素及N个所述多个缓冲的下行像素间交替选择而产生所述的解交错的输出帧，其中N对应于所述的解交错的输出帧的行宽度。

优选地，所述行重排序包括一个上行FIFO，一个下行FIFO，一个源开关及一个行长度计数器。

优选地，所述上行FIFO缓冲所述半个视频行的多个上行像素。

优选地，所述下行FIFO缓冲所述一个视频行的多个下行像素。

优选地，所述源开关选择所述N个缓冲的多个上行像素，其中N对应于所述解交错的输出帧的行长度。

优选地，所述源开关选择所述N个缓冲的多个下行像素，其中N对应于所述解交错的输出帧的行长度。

优选地，所述线长度计数器计算N个像素，其中N对应于所述解交错的输出帧的行长度。

通过约下描述和附图，将更加全面地了解本发明的这些和其它有点、方面和新颖性特征以及本发明图示实施例的细节。

附图说明

图1实施例示出根据本发明实施例的用于控制多场解交错器地示例性系统的框图；

图2示出根据本发明实施例的具有用于量化历史移动值的位置的示例性像素组实施例；

图3示出根据本发明实施例的动态自适应解交错器的高级实施例方框图；

图4是根据本发明实施例的可用于多场解交错器的示例性像素处理器的实施例框图；

图5是根据本发明实施例的可用于多场解交错器的示例性像素计算的实施例框图；

图6及图7是根据本发明实施例的可与多场解交错器共同使用的行重排序的示例性实施例方框图；

图8是根据本发明实施例的上行FIFO的示例性操作实施例；

图9是根据本发明实施例的下行FIFO的示例性操作实施例。

具体实施方式

本发明的某些实施例体现于为多场解交错的片内存储器尺寸及峰值DRAM带宽要求最小化的方法及系统中。本发明的某些方面包括在交叉色度排除之后缓冲一个解交错的输出帧。利用多个被缓冲的上行像素及多个被缓冲的下行像素组成一个解交错的输出帧。通过缓冲多场解交错器的输出，在提供一个连续输出即使当每个其它行输入也是有效时，减小片内存储器和峰值DRAM带宽要求是可能实现的。

图1示出根据本发明实施例的用于控制解交错器的示例性系统框图，所述解交错器包含提供视觉上喜人的启动及关闭解交错器。参照图1，该解交错系统100包括一个动态自适应解交错器，如具有反向3：2下拉(MAD-3：2)动态自适应解交错器102、处理器104及存储器106。该MAD-3：2 102包括相匹配的适用于解交错视频场的逻辑、代码和/或电路。处理器104包括相匹配的逻辑、代码和/或电路，其适用于控制该MAD-3：2 102操作，以执行该MAD-3：2 102的操作，和/或传送控制信息和/或数据至存储器106及传送来自存储器106的信息。存储器106包括相匹配的逻辑、代码、和/或电路，其适用于存储控制信息，数据，该信息与当前视频场有关，和/或与前视频场有关。

MAD-3：2 102能够使3：2下拉反向并执行3：2步调探测，该3：2步调探测可用于视频网络(VN)中。MAD-3：2 102适用于从视频网络中的多个视频源中的一个获得解交错的视频场及将该获得的解交错的视频场以双倍显示率以使视觉上喜人的方式转变成逐行帧。

该MAD-3：2 102可适用于接收从视频总线(VB)的交错视频输入及将解交错的逐行视频输出到视频网络所使用的视频总线(BUS)。例如，MAD-3：2 102可以在NTSC情况下接收高达720 x 480i的分辨率及产生720 x 480p的分辨率。对于PAL，动态自适应解交错器(MAD)可以接收720 x 576i分辨率及产生720 x 576p分辨率。水平分辨率被允许在顺向格放基础上改变成高达720的带宽。MAD-3：2 102适用于为损失的像素平稳调配各种近似值以防止因改变决定而产生的可见的轮廓。多个视频场可用于确定移动。例如，在本发明的一种实施例中，视频的五个场可用于确定移动。

MAD-3：2 102可以利用由于移动被误解的可视人为因素风险的减少而产生的稳定无抖动视频，同时也提供改进静止帧操作。MAD-3：2 102也可以提供量化移动信息的每个场类型的附加场，这种量化移动信息是可选择的，以便减少误解的风险。例如，每一场类型达到3个或更多的附加场，量化的移动信息的附加场可以任意选择以减少移动被误解甚至更大的风险。这可以以效能成本合算方法提供一个高达10个场的全部历史动态窗口。可以提供有助减轻或排除NTSC梳理人为因素的集成彩度消除功能。也可以提供一个方向指针滤波功能，其在移动对角边中减少或排除锯齿边。MAD-3：2 102可以从胶片源提供反向3：2下拉以改进质量。MAD-3：2 102也适用于支持多种源。

在操作中，MAD-3：2 102以双倍显示率接收交错的场并将转变那些解交错的场转变为逐行帧。在当前场被解交错之前产生的关于场的部分信息可被本地存储于MAD-3：2 102中。在当前场被解交错之后产生的关于场的部分信息也可被本地存储于MAD-3：2 102中。在当前场之前及之后产生的关于场的剩余部分的信息则被保存于存储器106中。

处理器104可控制MAD-3：2 102的操作。例如，处理器104可以从多个解交错算法中进行选择，该解交错算法可被MAD-3：2 102使用。处理器104适用于基于视频场的相应源来修改MAD-3：2 102。而且，处理器104可以将存储于存储器106中的信息传送到MAD-3：2 102。接收器104也可以将MAD-3：2 102中没有本地存储的任何场相关信息传送到存储器106。然后，MAD-3：2102利用从当前场的信息，从前一个产生场的信息中及从当前场产生后的场的信息中构建一个像素组，及基于该像素组中所考虑的信息确定输出像素的当前移动。可基于当前移动及基于前一个场确定的至少一个历史移动值来确定输出像素的值，其中，可量化历史移动以减少存储量。

图2示出本发明实施例的具有量化历史移动值的位置的示例性像素组。参照图2，由MAD-3：2 102使用的用于确定输出像素的动态自适应值的像素组包括一个像素(A)204，其位于场Fd₀的当前行Ln₀，一个像素(C)206，其位于场Fd_-1的当前行Ln₁，一个像素(D)208，其位于场Fd_-1的当前行Ln_-1，一个像素(B)210，其位于场Fd_-2的当前行Ln₀，一个像素(H)212，其位于场Fd_-3的当前行Ln₂，一个像素(E₀)214，其位于场Fd_-3的当前行Ln₁，一个像素(F₀)216，其位于场Fd_-3的当前行Ln_-1，一个像素(J)218，其位于场Fd_-3的当前行Ln_-2，一个输出像素(O)202，其位于场Fd_-3的当前行Ln₀，一个像素(G)220，其位于场Fd_-4的当前行ln₀，一个位于场Fd_-5中的量化历史移动值K222，一个位于场Fd_-7的量化历史移动值L224和一个位于场Fd_-9的量化历史移动值M226。参照图2，在左边示出时间T₀，并且T₀右边的场在自参考点T₀算起的时间内返回。

位于Fd_-6及Fd_-8的历史移动信息的间隙是因为相同场类型(无论是前场或后场，均作为当前场)的场包含历史移动信息。使用量化移动的选择允许场在时间范围的增加，而在门限或带宽上有最小的成本。这种增加了时间范围的场的好处是由于减少了移动图像失真的发生，因而可以提高MAD-3：2 102中的解交错质量。

图3示出根据本发明实施例的动态自适应解交错器的高级方框图。参照图3，图1所示的MAD-3：2 102包括一个网络视频输入控制器302、一个场存储输入控制器304、一个场存储输出控制器306、一个像素分配器308、一个像素处理器310、一个视频输出控制器312及一个场控制器314。该网络输入控制器302包括相匹配的逻辑、代码和/或电路，其适用于从网络视频输入总线接收输入大致水平地缩入及向像素分配器308提供网络反馈A。

该场存储输入控制器304包括相匹配的逻辑，代码，和/或电路可以适用于管理像素信息的截取及历史移动信息的量化。场存储输出控制器312包括相匹配的适用于管理像素信息及量化的历史移动信息的存储逻辑、代码和/或电路。像素分配器308包括相匹配的逻辑、代码和/或电路，其适用于从场存储输入控制器304及网络视频输入控制器302接收像素信息及量化的历史移动信息，及向像素处理器310提供如图2中所示的像素组。

视频输出控制器312包括相匹配的逻辑、代码和/或电路，其适用于准备作为在网络视频输出总线上传送的逐行或去交错输出的处理帧。场控制器314包括相匹配的逻辑，代码，和/或电路，其适用于管理像素信息及量化的历史移动信息的传送并且修改和更新用于管理像素信息及量化的历史移动信息的传送的寄存器。该场控制器314通过RBUS总线向处理器104和/或存储器106传送数据和/或控制信息。像素处理器310包括相匹配的逻辑、代码和/或电路，其适用于将像素的线性矩阵转换成矩形矩阵或处理的帧格式。

图4是根据本发明实施例的可用于多场解交错器的示例性像素处理器的框图。参照图4，该像素处理器310包括一个像素计算402及一个行重排序404。像素计算402包括相匹配的逻辑、代码和/或电路，其适用于根据像素组信息、高水平控制信号及其执行的计算结果产生两行输出像素，即当前行像素及缺席行像素。像素计算402向行重排序块404传送当前行像素及缺席行像素。像素计算402包括多个计算流水线。

行重排序404包括相匹配的逻辑、代码和/或电路，其适用于以诸如480交错(480i)率从像素计算块402中提取两个垂直相邻的像素，并缓冲它们以使两行可以以诸如480逐行(480p)率被顺序地输出。行重排序块404不仅限于480i至480p速率转换，并且是可编程的，并可适用于各种速率转换。

图5是根据本发明实施例的可用于多场解交错器的示例性像素计算的框图。参照图5，像素计算402包括一个当前亮度像素选择器502，一个移动计算及混合控制504，一个方向滤波器506，一个实时域平均508，一个反向3：2波纹选择器块510，一个HL模式块512，一个逐个像素重复场移动(ppref)块514，一个状态收集器516，一个广义混合块518，一个X色度计算块520，一个广义混合块522，一个MAX/混合控制块524，及一个像素排序块526。

当前亮度像素选择器块502包括相匹配的逻辑、代码和/或电路，其适用于从当前像素行选择亮度像素。当输入场位于前场时，这个像素为像素E₀214。当输入场位于后场时，这个像素为像素F₀216。移动计算及混合控制块504包括相匹配的逻辑、代码和/或电路，其适用于计算输出像素O 202的当前移动，历史移动及最后移动。移动计算及混合控制块504也可以产生被存储的量化移动值。移动计算及混合控制块504被强制提供一个空间近似值，从而提供一个诸如8比特系统中的255的输出。这个输出可确保应用亮度移动的混合可以经历一个很大的移动，及由此产生其输出中的一个空间近似值。

当测量到大量移动时，方向滤波器506包括相匹配的逻辑、代码和/或电路，其适用于完成空间近似，该近似可以在一个混合操作的输出端起支配作用。实时域平均块508包括相匹配的逻辑、代码和/或电路，其适用于当测量小数量移动时，在混合操作输出端执行实时域平均，该平均可在混合操作中起支配作用。反向3：2波纹选择器块510包括相匹配的逻辑、代码和/或电路，其适用于为像素提供一个反向3：2估算。该反向3：2波纹选择器块510包括多个值，例如OFF，FWD，BWD，及AVG。在本发明的一种示例性提高中，当值为FWD时，反向3：2波纹选择器块510的输出为像素B 210的亮度。当值为BWD时，输出为像素G 220的亮度。当值为AVG时，输出为像素B 210及像素G 220的线性平均亮度。当值为OFF时，由于MAX/混合控制块524可以确保该值不影响输出，所以可提供任何输出。反向3：2波纹选择器块510可由图3所示的场控制器314确定。

HL模式块512包括相匹配的逻辑、代码和/或电路，其适用于执行多个操作以确定逐个像素不被期望的场移动(ppufm)，及也可以具有加法寄存器以产生一个可以用于不良合成探测中的帖不被期望移动值。pprepf块514包括相匹配的逻辑、代码和/或电路，其适用于执行多个操作以确定来自逐个像素重复场差值(ppfd)的逐个像素重复场移动(pprfm)及逐个像素重复场阈值(pprf_thresh)。

状态控制器块516包括相匹配的逻辑、代码和/或电路，其适用于对场差值求和并将结果置于矩形图表中。矩形图表值为MAD-3：2 102所使用，以确定重复场的发生地点。状态收集器516块包括多个寄存器，其可在新视频场开始时被设置及复位。该矩形图的各级对应于存储于寄存器内的信息。

广义混合块518，522包括相匹配的逻辑、代码和/或电路，其适用在输出像素O 202中的在移动空间近似值及适时近似值之间混合。MAX/混合控制块524包括相匹配的逻辑、代码和/或电路，其适用于产生一个移动值，该值可以控制来自广义混合块518的MAD近似值与来自反向3：2波纹选择器块510的反向3：2波纹近似值之间的最终合并。例如，在正常操作中，两个信号的最大值可用于控制广义混合块522中的混合强度。

像素排序块526包括相匹配的逻辑、代码和/或电路，其适用于将当前像素的亮度和色度及缺席像素的亮度和色度排序成上行像素的亮度和色度及下行像素的亮度和色度。当前场产生输入场时，当前像素对应于上行像素而缺席像素对应于下行像素，当后场产生输入场时，当前像素对应于下行像素而缺席像素对应于上行像素。像素排序块526用于在硬启动模式操作期间提供连续色彩，而不是提供冻结帧硬启动。美国专利申请序列号_____(代理人案号15452US02)揭示了硬启动，兹参考其全部内容并结合于此处。

图6及图7是根据本发明实施例的连同多场解交错器使用的行重排序的示例性框图。参照图6，行重排序404包括一个上行FIFO 602，一个下行FIFO 604，一个输出FIFO 606，一个源开关608，及一个行长度计数器610。在本发明的一种示例性实施例中，行重排序404适用于以480交错(480i)率从像素计算402提取两个垂直相邻的像素，并缓冲这些像素使两行能以480逐行(480p)率顺序输出。上行FIFO 602包括包括相匹配的逻辑、代码和/或电路，其适用于对在下行FIFO 604垂直上方的行的像素进行缓冲。上行FIFO 602可以为一个嵌入的DRAM。下行FIFO 604包括相匹配的逻辑、代码和/或电路，其适用对在上行FIFO 602的垂直下方的行像素进行缓冲。下行FIFO 604可以为一个嵌入的DRAM。

源开关608包括相匹配的逻辑、代码和/或电路，其适用在从上行FIFO 602或下行FIFO 604提取的或读出的像素之间进行选择。相应地，在图像开始处从下行FIFO 604中进行提取之前，由源开关608从上行FIFO 602提取像素。行长度计数器610包括相匹配的逻辑、代码和/或电路，其适用于计算上行FIFO602或者下行FIFO 604中从源开关608所提取的像素的数量。当计算的像素数量与解交错的输出帧的行长度参数相符时，该源开关608可以切换到从其它FIFO中选择像素。

输出FIFO 606包括相匹配的逻辑、代码和/或电路，其适用在由上行FIFO602及下行FIFO 604中的像素所组成的解交错的输出帧进行缓冲。输出FIFO606提供数据流平滑，及允许整个行时间上的平均输入和/或输出通过解交错器加以传送，而不是在以更高(峰值)数据率的有效行相跟随的水平消隐期间被强制置于空闲。输出FIFO 606的最小值可以计算如下：

最小输出FIFO大小＝(峰值速率—平均速率)×脉冲持续周期

                ＝(1—(720/858))×720

                ＝115.8其中，峰值速率是标准化为1的峰值传送速率，

平均速率为行中的有效像素数量与行中总像素数量的比率，脉冲持续周期为在数据突发期间要传送的激活像素的数量。在这种情况下，输出FIFO 606可以缓冲最少的116个像素，或者一个8比特4：2：2系统的232个字节，其中一个字节可为亮度信息，而一个字节可为色度信息。

参照图7，在本发明的另一种实施例中，由图6所示的输出FIFO 606提供的缓冲可由上行FIFO 612及下行FIFO 614提供。在这种情况下，上行FIFO 612包括加到上行FIFO 602的缓冲容量上的输出FIFO 606的缓冲容量。类似地，下行FIFO 614包括加到上下行FIFO 614的缓冲容量上的输出FIFO 606的缓冲容量。

图8是根据本发明实施例的上行FIFO的示例性操作。参照图8，当前行702可以为来自480i的源的输入场的第一行。当前行704代表输入场中的每一个一直到达场的结尾的后续行。当前行702及当前行704可由480i源的水平间隔所分开。上行706为从解交错器的一个480p输出中的第一输出行。下行708为480p输出中的后续行。上行706及下行708可由480p输出的水平间隔所分开。

在这个说明性的示例中，在时实例T₀，上行FIFO 602是空的。上行FIFO输入712(实线)对应于由上行FIFO 602缓冲的上行像素。上行FIFO输出714(虚线)对应于由源开关608选择的上行FIFO 602中的缓冲的像素，以组成480p输出或解交错的输出帧。上行FIFO 602可以开始缓冲对应于当前行702的像素，直到当前行702在时实例T₂结束。在时实例T₄，在480i输入的当前行间水平消隐之后，上行FIFO 602开始缓冲对应于当前行704的像素，直到当前行704在时实例T7结束。在时实例T₁，源开关608从上行FIFO 602开始选择像素以组成上行706，直到在时实例T₂选择到上行706的最后一个像素为止。类似地，在时实例T₆，源开关608从上行FIFO 602开始选择像素以组成上行710，直到在时实例T₇选择到上行710的最后一个像素为止。在时实例T₁及T₆的上行FIFO输入712与上行FIFO输出712间的区别表明上行FIFO 602在操作中的缓冲不需要超过半个视频行。

图9是根据本发明实施例的下行FIFO的示例性操作。参照图9，在时实例T₀，下行FIFO 604是空的。下行FIFO输入716(实线)对应于由下行FIFO 604缓冲的下行像素。下行FIFO输出718(虚线)对应于由源开关608选择的下行FIFO 604中的缓冲的像素，以组成480p输出或解交错的输出帧。下行FIFO 604可以开始缓冲对应于当前行702的像素，直到当前行702在时实例T₂结束。在时实例T₄，在480i输入的当前行间水平消隐之后，下行FIFO 604开始缓冲对应于当前行704的像素，直到当前行704在时实例T₇结束。在时实例T₃，在上行706已被选择之后，源开关608从下行FIFO 604开始选择像素以组成下行708，直到在时实例T₅选择到下行708的最后一个像素。在时实例T₃和T₇，下行FIFO输入716与下行FIFO输出718间的区别表明下行FIFO 604在操作中的缓冲不需要超过一个视频行。

当组成解交错的输出时通过缓冲上行像素及下行像素，多场解交错器可以减少片内存储器，减少峰值DRAM带宽要求，及平滑输出数据流。

相应地，本发明可以通过硬件，软件或硬件与软件相结合而实现。本发明可以在至少一个计算机系统的集中形式中或在一个不同元件分散通过几个相互连接的计算机系统的的分布形式中加以实现。适用于执行此处所述方法的任意一种计算机系统或其它装置均是适合的。一个典型的硬件与软件的结合是具有计算机程序的多用途计算机系统，当登录及执行该程序时，该程序控制计算机系统以使其执行此处所述的方法。

本发明也可以嵌入到一个计算机程序产品中，其包括所有能使此处所述的方法得以实施的特征，当登录到计算机系统时能够执行这些方法。当前文本中的计算机程序意味着一组指令的任何表达(以任何语言、代码或符号)用于使一个具有信息处理能力的系统，直接地或者在两者或其一之后执行一个特别的功能，：a)转换成另一种语言，代码或符号；b)以不同材料形式重新产生。

虽然已经结合某些实施例描述了本发明，但是本领域的技术人员会理解，在不脱离本发明保护范围的前提下，可以作出不同的变化或者用等价物替代。此外，在不脱离本发明保护范围的前提下，可以作出一些修改以使具体环境或材料适应于本发明的教。因此，本发明并不企图局限于这里所揭示的具体实施例，相反，本发明包括落入本发明权利要求保护范围中的所有实施例。

Claims (9)

1、一种视频信号处理方法，其特征在于，该方法包括：

将多个当前行像素和缺席行像素分别排序成上行像素和下行像素或者分别排序成下行像素和上行像素；

为半个视频行缓冲多个上行像素及为一个视频行缓冲多个下行像素；

通过选择N个所述缓冲的上行像素，来对所述的缓冲的多个上行像素进行排序及；

通过选择N个所述缓冲的下行像素，来对所述的缓冲的多个下行像素进行排序；及

通过交替选择所述排序的N个缓冲的上行像素及所述排序的N个缓冲的下行像素，产生解交错的输出帧，其中N对应所述解交错的输出帧的行宽度；

通过一输出FIFO，对所述解交错的输出帧进行缓冲，所述输出FIFO的大小为(峰值速率-平均速率)×脉冲持续周期，其中，峰值速率是标准化为1的峰值传送速率，平均速率为行中的有效像素数量与行中的总像素数量的比率，脉冲持续周期为在数据突发期间要传送的激活像素的数量。

2、根据权利要求1所述的方法，其特征在于，该方法进一步包括产生多个当前行像素及多个缺席行像素。

3、根据权利要求2所述的方法，其特征在于，该方法进一步包括当所述解交错的输出帧产生于后场时，将所述多个当前行像素传送至所述下行像素及将所述多个缺席行像素传送至所述上行像素。

4、根据权利要求2所述的方法，其特征在于，该方法进一步包括当所述解交错的输出帧产生于前场时，将所述多个当前行像素传送至所述上行像素及将所述多个缺席行像素传送至所述下行像素。

5、根据权利要求2所述的方法，其特征在于，在交叉色度移除后产生所述多个当前行像素及所述多个缺席行像素。

6、一种视频信号处理系统，其特征在于，该系统包括：

像素计算模块，用于将多个当前行像素和缺席行像素分别排序成上行像素和下行像素或者分别排序成下行像素和上行像素；

上行FIFO，用于为半个视频行缓冲多个上行像素；

下行FIFO，用于为一个视频行缓冲多个下行像素；

源开关，用于通过选择N个所述缓冲的上行像素和N个所述缓冲的下行像素，来对所述缓冲的多个上行像素及所述缓冲的多个下行像素进行排序；并通过交替选择N个所述缓冲的上行像素和N个所述缓冲的下行像素，产生一个解交错的输出帧，其中N对应所述解交错的输出帧的行宽度；

输出FIFO，对所述解交错的输出帧进行缓冲，所述输出FIFO的大小为(峰值速率-平均速率)×脉冲持续周期，其中，峰值速率是标准化为1的峰值传送速率，平均速率为行中的有效像素数量与行中的总像素数量的比率，脉冲持续周期为在数据突发期间要传送的激活像素的数量。

7、根据权利要求6所述的系统，其特征在于，所述像素计算模块产生多个当前行像素及多个缺席行像素。

8、根据权利要求7所述的系统，其特征在于，当所述解交错的输出帧产生于后场时，将所述多个当前行像素传送至所述下行像素及将所述多个缺席行像素传送至所述上行像素。

9、根据权利要求7所述的系统，其特征在于，当所述解交错的输出帧产生于前场时，将所述多个当前行像素传送至所述上行像素及将所述多个缺席行像素传送至所述下行像素。

Images