CN100471039C - 具有锁相回路的电路装置及具该电路装置的收发器 - Google Patents

具有锁相回路的电路装置及具该电路装置的收发器 Download PDF

Info

Publication number
CN100471039C
CN100471039C CNB038147912A CN03814791A CN100471039C CN 100471039 C CN100471039 C CN 100471039C CN B038147912 A CNB038147912 A CN B038147912A CN 03814791 A CN03814791 A CN 03814791A CN 100471039 C CN100471039 C CN 100471039C
Authority
CN
China
Prior art keywords
output
input
signal
frequency
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038147912A
Other languages
English (en)
Other versions
CN1663113A (zh
Inventor
T·康文特
M·哈梅斯
A·汉科
G·里普马
W·梅韦斯森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2002128759 external-priority patent/DE10228759A1/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1663113A publication Critical patent/CN1663113A/zh
Application granted granted Critical
Publication of CN100471039C publication Critical patent/CN100471039C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

本发明是一种具有锁相回路的电路装置及具该电路装置的收发器。本发明涉及一种具有相位锁定回路(1)的电路装置,尤其是可被当成一移动无线发射器使用者。藉由电源(3)所提供的PLL(1)所使用的参考频率由乘法器(10)而加乘且于一向下转换混合器(9)中使用来自PLL之输出信号而向下转换至一中间频率层级,并且被评估,因此连接至振荡器(6)的输入的调制器(13)可被修剪。本发明原理,较佳者,是有益于二点调制器且使得不昂贵,集成而具有好噪音特性的移动无线发射器得以实现。

Description

具有锁相回路的电路装置及具该电路装置的收发器
技术领域
本发明系关于一种具有锁相回路之电路装置,尤其是关于一种具有该电路装置之收发器(transceiver)。
背景技术
现有复数种可以使用稍微复杂的方式制造之移动无线发射器架构。特别是在使用时隙(time slot),”爆冲(burst)”的情况,适合使用「开回路调制(open loop modulation)」。在此情况中,一相位锁定回路首先锁定在想要的传输频率。在有用数据的真实传输之前,控制回路是开路的(open),而于控制回路之开路的时候以调制信号调制载体(carrier)。然而,此原理的缺点在于漂移效应(drift effect)可能导致载体在开路运作中产生改变,这表示规格已经不能再被观察。这可以使用相对复杂的稳定装置来防止。
有另一种已知的方式是使用「二点调制(two-point modulation)」做为实施现代移动无线系统无线发射器形式之实施的另一种选择。二点调制包括在二注入点被输入控制回路之调制信号。控制回路用之二注入点,一者具有高通(high-pass)特性而另一者具有低通(low-pass)特性。当此调制信号被输入,此相位锁定回路在此情况中维持封闭。因此可以避免在开回路调制期间所产生的载体漂移效应。有利的是,二点调制允许频宽大于相位锁定回路之真实调制频宽的调制信号的传输。控制回路的真实频宽因此可以是相对小的设计,因此改善装置的噪音特性。在此情况中,二点调制器可以使用相对小的复杂度产生。
此型态的二点调制器被描述在DE 199 29 167 A1檔。此文件允许一调制信号在振荡器的输入的高通点以及在PLL回馈路径中之低通点被输入相位锁定回路。
原则上,有多种可想象的操作方式用以选择进入控制回路的调制信号用之注入点。例如,此调制信号可以用数字形式被提供给相位锁定回路之回馈路径中的分频器,于该情况中,此分频器一般是被当成分数N除法器(divider)操作。同时,相同的调制信号,但是为模拟编码形式,被输入相位锁定回路中的振荡器上的输入,该振荡器通常是压控振荡器(voltage-controlled oscillator)。
在此种具有数字及模拟调制组合之二点调制的情况中,应该记得的是仿真及数字调制信号是同相位且在此二信号的振幅之间具有好的匹配。装置组件中的制造误差(在量产中是不可避免的),对仿真调制而言是重要的,且例如,干扰调制梯度(gradient),调制电压产生等等,表示需要在此型态的无线发射器生产之后执行仿真与数字调制之间的振幅修剪。如果试图考虑温度在所使用装置之参数上的影响,也希望将被执行修剪不仅在制造期间被执行一次,而是在每次传输运作之前也被执行。
执行此修剪的一种选择是使用一额外的测量接收器接收一被传输的,调制的信号以便将之解调,测量调制摆动以及使用以此方式获得的数据执行修剪。然而,此修剪信息随后需要被储存在其本身装置中的内存内。此外,这仅允许与生产相关,但非与温度相关或退化相关的漂移效应被列入考虑。
另一种可能是使用发生器之接收部来修剪传输部。但是这将有相关的缺点,其需要提供额外的相位锁定回路,在外差接收器情况中,需要将频率设定至对应传输频率与中间频率之间的差动频率。
发明内容
本发明的目的在于指出一种具有相位锁定回路之电路装置以及具有此电路装置之收发器,其允许具有低程度的电路复杂度的调制器修剪。
本发明藉由具有相位锁定回路之电路装置而达成,具有:一参考源用以提供一参考频率之一信号,一相位检测器具有一第一输入连接至该参考源,以及具有一第二输入以及一输出,一振荡器,具有一控制输入,其耦合至该相位检测器之输出,并具有一输出耦合至该相位检测器之第二输入,一调制器具有一输出,其提供一调制信号并耦合至该振荡器之控制输入,以及一修剪路径用以修剪该调制器,包括具有一第一输入之一频率混合器,其耦合至该振荡器之输出,具有一第二输入耦合至该参考源,以及具有一输出经由一解调器耦合至一控制输入。
依据本发明原理,来自相位锁定回路内之振荡器之输出信号或从其中导出之一信号和参考源为该相位锁定回路所提供之参考信号或是自其中导出之一信号混合。来自此混合运作之输出信号,也就是说来自从修剪路径中的频率混合器,随后被解除耦合并被供应至调制器上以修剪为目的之控制输入。因此可以使用小的复杂度来执行振幅修剪。
在本发明调制器之情况中,所描述的原理不仅允许与制造相关的误差,而且包含与温度相关的漂移效应以及老化效应获得补偿。
较佳者,本发明之相位锁定回路被发展为形成二点调制器。
在此情况中,提供一分频器在相位锁定回路之回馈路径中,也就是说在振荡器输出与相位比较器之第二输入之间。此分频器较佳者为一份数N之除法器且由该调制信号所激励。此分频器较佳者是以数字为基础受该调制信号所激励。为数字调制所设计之此型态的分频器可以使用一个∑-Δ转换器由该调制信号所激励。
在此情况中,激励此振荡器之仿真调制器以及分频器较好是连接至一共享调制信号源。
依据本发明原理之一较佳实施例,提供一频率乘法器,其具有一输入连接至该参考源,以及具有一输出连接至该修剪路径中之该频率混合器之第二输入。
该频率乘法器可以在具有小的复杂度的的情况下将来自相位锁定回路之输出信号向下转换至可以使用解调器对解调存取之频率准位。在此情况中,从该处导出之输出频率或信号有益地被向下转换且以小的相位噪音而被解调。此外,可以获得修剪路径之高度的集成性。由参考源结合频率乘法器所提供之信号因此被当成一区域振荡器信号操作,其被用以向下转换来自该振荡器之输出信号或在修剪路径中导出之一信号至一中间频率准位。
在本文中,频率乘法器,较佳者,系使用整数值,也就是说在频率乘法器之输出的信号具有和参考源提供之整数倍参考频率的整数倍数相同。
另一种对振荡器之输出直接连接的方法,频率混合器之第一输入也被连接至连接于振荡器下游之一频率调整级(stage)的输出。
尤其是在集成行无线发射器的情况中,较佳者为调整来自振荡器的输出信号,因此来自整体装置之输出信号具有与振荡器振荡的频率解除耦合的频率。
耦合至振荡器之控制输入之调制器,较佳者,系用于振荡器之控制信号之仿真调制。
为将解调器耦合至在振荡器之控制输入激励振荡器之调制器,较佳者,提供一评估单元。此评估单元,较佳者为设计去侦测仿真摆荡或自其中导出的信号。此评估单元基于目前的调制振幅来激励该调制器。
依据本发明之一较佳实施例,此相位锁定回路具有一压控振荡器(VCO)以及一充电帮浦电路具有一下游回路滤波器连接于相位检测器与VCO之控制输入之间,目的在于调整可在相位检测器之输出导出之信号。回路滤波器之输出连接至VCO的控制输入,较佳者系经由一加总组件,于该加总组件具有另一输入连接至调制器。
另一种方式是也可以提供具有不同增益之二输入的VCO。
关于收发器,此目的藉由具有包含如以上所述之相位锁定回路之电路装置之收发器而达成。此收发器包括一传输路径以及一接收路径。真实的相位锁定回路系设置于传输路径中,当成直接调制器运作。电路装置中的修剪路径包括该解调器,设置于接收路径中,例如频率混合器。因为收发器通常包含接收路径中之一解调器以及一频率混合器,无论如何其被设计为向下转换以及解调一接收的有用信号,这些也可有益地和本发明提供的修剪装置一起使用。
较佳者,可提供适当的改变开关或带通率波器,「收发转换器(duplexer)」,用以在接收路径中之一修剪模式与一使用模式之间改变。
本发明其它的细节以及有益的修改将由权利请求项依附项所涵盖。
附图说明
本发明使用例示实施例参照附图而被详细说明如下,其中:
图1表示本发明第一实施例之方块图,
图2表示本发明第一实施例之方块图,
图3表示图2载体产生电路之实施例。
附图中的参考符号的含义如下:
1         相位锁定回路,
          PLL
2         相位检测器
3         参考产生器
4         回路滤波器
5         加和组件
6         VCO
7         除法器
8         输出
9             频率混合器
10            乘法器
11            解调器
12            评估单元
13            仿真调制器
14            充电帮浦
15            传输路径
16            接收路径
17            调制信号源
20            晶体振荡器
21            方波信号产生器
22            电阻
23            信号调整电路
24            混合器
25            放大器
26            分频器
27            分频器
28            接收信号处理
29            开关
30            窄频滤波器
31            低通滤波器
32            D/A转换器
33            移位寄存器
34            FIR滤波器
35            调制输入
36            参考电流源
40            脉波转换电路
其中,相同的参考符号代表相同部份或具有相同功能之部份。
具体实施方式
图1表示具有相位锁定回路1之电路装置。相位锁定回路1包括一相位检测器2,具有一第一输入,一第二输入及一输出。相位检测器2之第一输入具有一参考频率源3与之连接。相位检测器2之输出具有与之连接之一充电帮浦电路14,并具有连接至其下游之一回路滤波器4。回路滤波器4之输出具有与之连接之一加总组件5之第一输入,加总组件5之输出连接至一压控振荡器6之调谐输入(turning input)。在包括分频器7之回馈路径中,振荡器6的输出连接至相位检测器2的第二输入。此分频器7执行基础频率之N份整数分配。为此,振荡器6的输出,其亦形成整体电路装置之输出8,连接至分频器7之输入,分频器7之输出连接至相位检测器2之第二输入。分频器7具有一数字控制输入用以接收一数字调制信号。此控制输入连接至传递已数字编码之调制信号之一调制信号源17。加总组件5,其第一输入连接至回路滤波器4之输出,具有第二输入,其连接至仿真调制器13且从该处供应一模拟编码调制信号。此调制信号藉由与之连接之调制信号产生器17供应给仿真调制器。
既然此调制信号因此在相位锁定的回路中的二注入点,也就是高通及低通注入点,被输入此相位锁定回路(其为一调制器的形式),本发明电路装置如同二点调制器般操作。
为提供仿真调制用的修剪,提供一向下转换频率混合器9,具有一第一输入连接至振荡器6之输出,并具有一第二输入连接至频率乘法器10之输出。此频率乘法器使得信号频率具有因子M的整数倍数。频率乘法器10的输入连接至PLL 1之参考频率源3(其被表示)的输出。向下转换频率混合器9之输出连接至评估单元12之输入。评估单元12之输出连接至与加总组件5连接之仿真调制器13之一修剪输入。
相位检测器2比较参考电压与来自振荡器之向下分割之输出频率并基于二信号之间的相位差异激励充电帮浦14。依据相位差异,充电帮浦输出一充电量,此充电量由回路滤波器4转换为振荡器6所用之一对应的控制电压。同时,回路滤波器4系用以稳定控制回路1。组合的逻辑组件5系用以将一仿真调制信号重叠在振荡器6之控制电压上,因此振荡器6的输出提供被调制的载体信号。此信号使其频率使用回馈路径中之分频器7被适当地分割。为增加调制频宽,供应给组合逻辑组件5之模拟形式的调制信号同时以数字编码的形式被提供给回馈路径中之分频器7。因此存在大于控制回路1之频宽的调制频宽。为了能够在仿真与数字调制之间执行振幅修剪,提供频率混合器9,其使用PLL 1之倍增参考频率将来自振荡器6之输出信号向下转换为中间频率准位。此向下转换的信号在解调器11中被解调。评估单元12评估已被解调的解调信号。评估单元12侦测目前的仿真调制振幅,确定后者与名义上的数值之间的差异且因此激励仿真调制器13,因此振幅修剪在仿真与数字调制之间发生。此振幅修剪补偿与制造相关的误差以及有益地补偿温度漂移以及老化效应。
PLL 1的参考频率的倍数表示依据本发明原理不需要修剪用的额外相位锁定回路。因此本发明可获得良好的集成性选择。此外,频率倍数的相位噪音相较于使用另一相位锁定回路之振荡频率的产生少很多。这是有利的,因为相位噪音同样地向下转换至混合器9中的中间频率。此相位噪音也影响解调器11之解调信号,且因此将损坏修剪或使其不可行。
本发明使得设计具有特别小复杂度,小数量的所需组件,低功率消耗以及小芯片区域,之移动无线发射器是可能的。此发射器在此情况中具有良好的噪音特性。
取代本发明原理对二点调制之例示实施例,所描述的原理也可以适用到具有专属模拟调制的系统。
解调器11被设置在收发器之接收路径16内,其传输路径15包含相位锁定回路1,其为二点调制器的形式。用以改变接收路径16内之有用的信号接收以及操作的修剪模式之额外的开关,滤波器等等并未被表示在图1,但是在本发明的范围内。
图2表示具有相位锁定回路之电路装置之基本图式之发展其同样地是基于二点调制的原理。如图2特征所示之范围,此个别的电路部,它们的相互连接以及该电路部之交互动作与图1所示匹配,因此不再重复描述。
图2的相位锁定回路1,其系被设计为二点调制,包括一参考频率产生器3,其具有包含一下游方波信号产生器21之一晶体振荡器20,方波产生器将来自晶体的正弦振荡信号转换为周期性的方波信号。参考频率产生器3连接至相位检测器2之输入,其被表示为具有充电帮浦14之单元。具有下游充电帮浦2,14之相位检测器之输出具有经由一低通滤波器4与之连接之压控振荡器6。在图2的电路中,来自图1的加总组件5已经被移动至振荡器6之内,其于本例中具有二调谐输入。在本文中,此调谐输入可被设计为具有相同或不同的增益。振荡器6之另一输入被设计为供应模拟传输数据,也就是模拟调制量据,并经由电阻22连接至参考电位。振荡器6的输出经由一频率调整电路23耦合至一个∑-Δ分数N除法器之输入,其输出连接至相位检测器单元2,14之另一输入。
在本例中,使用二调制信号注入点形成一个二点调制器,其中一点设置在振荡器6之一输入而其另一者被提供在∑Δ分数N除法器之另一输入。
频率调整电路23包括具有一第一输入之无线频率混合器24,具有一第一输入,其经由一第一信号路径连接至振荡器6之输出,以及一第二输入,其经由一第二信号路径连接至振荡器6之输出。第一信号路径包括一放大器25用以耦合振荡器6与混合器24。第二信号路径包括包含连接振荡器6之输出至混合器24之第二输入之二分频器26,27之一串电路,并产生被除2的个别频率。
为修剪控制回路1,尤其是其仿真调制,形成从调整电路23之输出至振荡器6之仿真调制输入之一回馈路径,其包括频率混合器9,解调器11,评估单元12以及模拟调制器13。
频率混合器9之第一输入连接至调整电路23之输出,且该处连接至混合器24之输出。混合器9之区域振荡器信号输入连接至载体频率产生电路10’之输出,其输入连接至参考频率产生器3之输出,如同相位检测器2。但不像图1的电路,载频产生电路10’不是频率乘法器的形式,而是脉波转换电路的形式,其将参考频率信号50%的占空比(duty ratio)转换为具有相当低占空比TV之信号,也就是占空比TV’<<50%。频率混合器9之输出连接至接收的信号调整电路28,其包括具有一下游限制器,也就是一限制放大器,之滤波器。此接收方块28的输出连接至频率解调器11之输入。频率混合器9,接收调整28以及解调器11区块一起形成无线接收信号路径16。
解调器11的输出具有与之连接之一开关,其被指派号码29并将解调器的输出连接至窄频率滤波器30或低通率波器31。低通滤波器31之后跟随接收器内之一基频信号处理炼。相较之下,窄频滤波器30之输出具有包含一控制逻辑以及一ALU(算术逻辑单元)之一评估单元12与之连接。后者输出一数字,平行的控制信号用以影响模拟调制,为此目的其输出连接至数字/模拟转换器32之输入。
此D/A转换器32与一移位寄存器33以及一FIR滤波器34一起被设置在一模拟调制器单元13之中。将被用以调制一载体信号之数字传输数据可被供应至滤波器34上之一输入35。为此目的,一测试数据产生器37连接至滤波器34的输入,该测试数据产生器用以产生周期性的位形式。FIR滤波器34的输出激励一移位寄存器33之用于串行/并行转换之串行输入。移位寄存器33之平行输入具有位于D/A转换器32中之个别可切换之电流源与之耦合。评估单元12连接至D/A转换器32中之一参考电流源之控制输入以便控制其电流源所需之参考电流。因此,此输出提供依据回馈的校正值以及传输数据二者而被决定之电流信号。评估单元12校正由D/A转换器所提供的电流值且以此电流值以及输入35之数字传输数据为基础而被产生。
信号调整电路23允许振荡器6之振荡频率与载体频率解除耦合,因此可以防止不要的干扰信号被耦合。
相位锁定回路包括二注入点,一注入点具有低通特征而其中一者具有高通特征。此调制信号之数字成份被输入ΣΔ分数N除法器7,其执行ΣΔ调制。相较之下,已经使用一高通转换函数被加权(weighted),调制信号的仿真成份在来自控制回路之输出信号上动作并在VCO 16上被输入。数字调制摆动正确地被设定至想要的名义值。制造的误差以及漂移效应藉由所述的仿真调制摆动之修剪而被修剪。为测量摆动,快速连续1010阶的改变在输入35被输入,此载体随后被调制且此调制摆动被测量。模拟调制装置之高通行为,表示此种调制成份的快速改变允许关于仿真调制信号大小的结论的导出而不需要包括任何回路的控制行为或做为影响的数字调制。
此原理具有控制回路维持封闭之额外优点,也就是在调制摆动的测量期间的所部时间不受到关于漂移的影响等等。输出信号专属由模拟调制组件所决定。因为向上频率转换总是具有相关的相位噪音的增加,该相位噪音是不可避免的且同时在混合运作期间被转换至中间频率信号内。此噪音本身显示为一种调制之后的多余的频率调制成份。最后,较佳者,最大及最小在一相对长的数目101010偏移(excursion)上被输入35所供应之测试信号测量。所产生的平均值随后对应目前的仿真调制,其因此使用D/A转换器36中之参考电流源被重新调整。
另一种在最大及最小测量之后的平均值形式的选择,此算术平均值也可使用复数个调制摆动的测量而被决定。
毋庸置疑的是,也可使用在本发明范围内之决定真实调制摆动之其它方式。
重要的是所考虑的被测量值系以可能产生的相位噪音的频率成份为基础,因此所发生的频率成份适当地被平均。
在压制不想要的频率成份中的额外改善是因为设置窄频率波器30而获得,其连接至校正模式用之校正路径之回馈循环,也就是当测试信号在输入35输入的时候。此滤波器去除解调之后的其它频率成份。
载频产生器10’可藉由,例如,使用简单的频率乘法器,相位锁定回路或延迟锁定回路而被执行。
可以发现,依据应用而定,具有测试数据产生器所产生的位序列11001100...也许是适当的。毋庸置疑的是,本发明的范围内也可以使用任何其它,周期性的图案序列依据本发明原理做为控制循环内校正调制之用。当使用窄频率波器30时,其传输特性需要适当地被校准。
图3表示实施用以产生频率混合器9之区域振荡器频率之载体频率产生电路10’。这是基于使用其输入端连接至频率产生器3之输出的脉波转换区块40之脉波转换的原理。此输出被用以供应具有对称的占空比之周期性的方波信号,也就是说占空比TV=50%。
此占空比在本情况中是被周期期间除的逻辑高准位的商。
脉波成形电路40提升其输出以提供具有被降低许多的占空比之一参考信号。在脉波转换电路40输出的责认比例TV’在大约50%之处是低的。这达成想要的频率倍数,其产生如以上所述之想要的,有益的效果,当混合器9被驱动时。

Claims (11)

1.一种具有一相位锁定回路(1)的电路装置,具有
一参考源(3),用以提供一个参考频率的信号,
一相位检测器(2),具有一个连接至该参考源(3)的第一输入,且具有一第二输入以及一输出,
一振荡器(6),具有耦合至该相位检测器(2)的该输出的一控制输入,以及具有耦合至该相位检测器(2)的该第二输入的一输出,
一调制器(13),具有一输出,该调制器(13)提供一调制信号且耦合至该振荡器(6)的该控制输入,以及
一修剪路径,用以修剪该调制器(13),包括一频率混合器(9),该修剪路径具有耦合至该振荡器(6)的该输出的一第一输入,且具有耦合至该参考源(3)的一第二输入,以及具有经由一解调器(11)耦合至该调制器(13)上的一控制输入的一输出。
2.如权利要求1所述的电路装置,其特征在于,
该振荡器(6)的该输出乃通过一分频器(7)而耦合至该相位检测器(2)的该第二输入,该分频器(7)用来分降来自该振荡器(6)的一输出信号。
3.如权利要求2所述的电路装置,其特征在于,
该分频器(7)具有一控制输入,用以供应数字编码型态的调制信号。
4.如权利要求1所述的电路装置,其特征在于,
该频率混合器(9)的一第二输入乃通过提供用以倍增该参考频率的一频率乘法器(10)而耦合至该参考源(3)。
5.如权利要求1至4任一所述的电路装置,其特征在于,
该解调器(11)乃通过一评估单元(12)而耦合至该调制器(13)的该控制输入。
6.如权利要求5所述的电路装置,其特征在于,
一低通滤波器乃连接于该解调器(11)与该评估单元(12)间。
7.如权利要求1所述的电路装置,其特征在于,
该振荡器(6)为压控振荡器的形式,且其中包括一串行电路乃被连接于该相位检测器(2)的该输出与该振荡器(6)的该控制输入间,该串行电路包括一充电帮浦(14),一回路滤波器(4)以及一加总组件(5)。
8.如权利要求7所述的电路装置,其特征在于,
该调制器(13)的该输出连接至该加总组件(5)的输入。
9.如权利要求5所述的电路装置,其特征在于,
一测试数据产生器(37)用来产生一周期性信号,该测试数据产生器(37)具有一个连接至该调制器(13)的一FIR滤波器(34)的一输入的输出,其中该修剪路径基于该周期性信号产生的一解调信号而修剪该调制器(13),该解调信号被提供至该解调器(11)的该输出。
10.如权利要求9所述的电路装置,其特征在于,
该解调器(11)乃经由一串行电路耦合至该评估单元(12),该串行电路包括一开关(29)以及一带通滤波器(30),该带通滤波器(30)的通过频带与由该测试数据产生器(37)产生的该周期性信号的频率匹配。
11.一种具有如权利要求1所述的电路装置的收发器,包括
一传输路径(15),用以传输一解调信号,所述传输路径(15)包含具有一相位锁定回路(1)的该电路装置,被当成一直接调制器操作,以及
一接收路径(16),用以接收一调制的信号,所述接收路径(16)包含该解调器(11)。
CNB038147912A 2002-06-27 2003-06-25 具有锁相回路的电路装置及具该电路装置的收发器 Expired - Fee Related CN100471039C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10228759.7 2002-06-27
DE2002128759 DE10228759A1 (de) 2002-06-27 2002-06-27 Schaltungsanordnung mit Phasenregelkreis und Sendeempfänger mit der Schaltungsanordnung
DE10243382.8 2002-09-18
DE10243382A DE10243382A1 (de) 2002-06-27 2002-09-18 Schaltungsanordnung mit Phasenregelkreis und Sendeempfänger mit der Schaltungsanordnung

Publications (2)

Publication Number Publication Date
CN1663113A CN1663113A (zh) 2005-08-31
CN100471039C true CN100471039C (zh) 2009-03-18

Family

ID=30001480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038147912A Expired - Fee Related CN100471039C (zh) 2002-06-27 2003-06-25 具有锁相回路的电路装置及具该电路装置的收发器

Country Status (4)

Country Link
EP (1) EP1516427B1 (zh)
CN (1) CN100471039C (zh)
DE (2) DE10243382A1 (zh)
WO (1) WO2004004267A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9350296B1 (en) * 2015-01-23 2016-05-24 Freescale Semiconductor, Inc. Systems and methods for calibrating a dual port phase locked loop
US9634877B2 (en) * 2015-07-01 2017-04-25 Sunrise Micro Devices, Inc. Trim for dual-port frequency modulation
CN117580236A (zh) * 2023-10-26 2024-02-20 智维精准(北京)医疗科技有限公司 一种afc控制中估计afca和afcb信号幅度的设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
EP0961412B1 (en) * 1998-05-29 2004-10-06 Motorola Semiconducteurs S.A. Frequency synthesiser
FR2809890B1 (fr) * 2000-05-31 2002-08-16 Matra Nortel Communications Synthetiseur a modulation numerique

Also Published As

Publication number Publication date
WO2004004267A3 (de) 2004-04-29
DE50311056D1 (de) 2009-02-26
DE10243382A1 (de) 2004-04-08
WO2004004267A2 (de) 2004-01-08
CN1663113A (zh) 2005-08-31
EP1516427A2 (de) 2005-03-23
EP1516427B1 (de) 2009-01-07

Similar Documents

Publication Publication Date Title
CN207399217U (zh) 生成自测试信号的电路和系统
CN104300974B (zh) 用于射频系统的系统和方法
US5355513A (en) Transponder with reply frequency derived from frequency of received interrogation signal
CN1916928B (zh) Rfid阅读器
US7800452B2 (en) Phase locked loop circuit
CN1628429A (zh) 同步无线站的方法与装置和时间同步的无线总线系统
MXPA04008636A (es) Tecnicas de calibracion para sintetizadores de frecuencia.
US20090268916A1 (en) Fm transmitter
CN101299231A (zh) 频率切换器、rfid系统以及集成该频率切换器的距离测量设备
US9893716B2 (en) Resonant circuit calibration
CN102067440A (zh) Pll校准
US7430265B2 (en) Circuit arrangement provided with a phase-locked loop and transmitter-receiver with said circuit arrangement
WO2005117252A2 (en) Digital noise coupling reduction and variable intermediate frequency generation in mixed signal circuits
US20080166978A1 (en) Method and circuit for estimating in-phase/quadrature signal amplitude imbalance
CN100471039C (zh) 具有锁相回路的电路装置及具该电路装置的收发器
US9867155B1 (en) Amplitude-modulation signal and phase-modulation signal delay adjustment for polar transmitter
US20060233112A1 (en) Controllable frequency divider circuit, transmitter/receiver with a controllable frequency divider circuit, and a method for carrying out a loop-back test
JP2005167536A5 (zh)
CN102647373B (zh) 校正通信电路中同相/正交信号间的不匹配的方法与装置
US20120294343A1 (en) RF I/Q Modulator with Sampling Calibration System
US7231196B2 (en) Method and apparatus for fractional-N synthesis
JP4918710B2 (ja) Ssb無線通信方式及び無線機
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
EP1502350B1 (en) Frequency modulator using switched capacitors
RU2383991C2 (ru) Цифровая система фазовой автоподстройки частоты (варианты)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318