CN1004670B - 栅控半导体四极管 - Google Patents

栅控半导体四极管 Download PDF

Info

Publication number
CN1004670B
CN1004670B CN87102851.4A CN87102851A CN1004670B CN 1004670 B CN1004670 B CN 1004670B CN 87102851 A CN87102851 A CN 87102851A CN 1004670 B CN1004670 B CN 1004670B
Authority
CN
China
Prior art keywords
gate
tetrode
grid
control
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN87102851.4A
Other languages
English (en)
Other versions
CN87102851A (zh
Inventor
王立模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI MICRO-ELECTRONIC COMBINED Co
Original Assignee
WUXI MICRO-ELECTRONIC COMBINED Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI MICRO-ELECTRONIC COMBINED Co filed Critical WUXI MICRO-ELECTRONIC COMBINED Co
Priority to CN87102851.4A priority Critical patent/CN1004670B/zh
Publication of CN87102851A publication Critical patent/CN87102851A/zh
Publication of CN1004670B publication Critical patent/CN1004670B/zh
Expired legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

栅控半导体四极管是一类新的基本电子电路四端子半导体器件。它们的输出电流-电压特性包括发散的入型负微分电阻输出特性曲线和平坦的输出特性曲线两类。它们的输出电流,跨导,以及负阻型输出曲线的负阻阻值,可在很大范围内调定,且最大跨导极高,结合其他很多优良特性,这类器件可用于简化电子电路和集成电路的结构或改进它们的电路性能,甚至开拓某些新的电路功能领域。

Description

栅控半导体四极管
本发明属于半导体器件。
本发明的目的是设计和制造几种具有新的特殊特性的半导体器件。
在电子管有源器件领域里,由于在真空三极管的栅极与阴极间增加一个阴栅极,构成阴极四极管,由于阴栅极对电子产生-加速电场,使它与真空三极管相比,可在不太高的板极电压下(因而不太增大栅极电流的情况下)获得大的放大倍数。另一方面,在真空三极管的栅极与板极之间增加一个屏栅极,构成屏栅四极管,可减小密勒电容。总之,为了达到各种不同的目的,可以设计各种不同结构的真空四极管,甚至真空五极管,真空六极管,等等,它们各自具有不同的独特特性,利用这些特性,人们开发了众多的具有不同功能的电子电路。
但是,在半导体有源器件领域里,从晶体管发明到现在,几十年来,人们研究和生产的有源器件主要还是局限于三极管(双极晶体管和场效应晶体管等等)方面。由于在平面结构的半导体器件中不象立体结构的真空电子管那样容易设置更多的电极去构思一些新的功能,因而很少出现具有独特功能的半导体多极管(半导体四极管,五极管等等)。甚至有些器件,从结构的观点看,本来可以构成一些有用的四极管,也常常被人们将它们的某些端子开路或用内部互连金属短路而作三端器件使用。这些三端器件与下面指出的本发明的四端器件相比,它们丢失了很多优良的特性。
本发明是用场效应控制双极晶体管基极注入电流的四端子半导体器件,它用紧凑的结构获得大范围可调的电压控制型高增益放大特性或负微分电阻输出特性。它们的输出电流,负阻阻值,以及跨导可在很大范围内任意调定,并且它们的最大跨导超过一般的场效应晶体管的跨导与双极晶体管的电流放大系数的乘积,有高的输入阻抗,并具有双信号输入能力。可输入电压信号或电流信号,或者同时从两个端子分别输入电压信号和电流信号。
本发明的第一个类型是结型栅控四极管。
本发明的第二个类型是绝缘栅控四极管。
第二个类型又分为增强型绝缘栅控四极管和耗尽型绝缘栅控四极管。
简短地说,结型栅控四极管是用加在栅极上的电压信号调制PN结或金属一半导体整流结(肖特基结)的耗尽层宽度,从而达到控制双极晶体晶的基极电流的目的。绝缘栅控四极管是用加在栅极上的电压信号调制绝缘栅场效应结构下半导体中的感应电荷而达到控制双极晶体管的基极电流的目的。
图1和图2是本发明实施例的结型栅控四极管的剖面图。
图3是P沟耗尽型结型栅控四极管的等效电路。
图4是本发明实施例的增强型绝缘栅控四极管的剖面图。
图5是P沟增强型绝缘栅控四极管的等效电路。
图6是本发明实施例的耗尽型绝缘栅控四极管的剖面图。
图7是P沟耗尽型绝缘栅控四极管的等效电路。
图中,(1)是高浓度n型掺杂发射区,(2)是高浓度n型掺杂结型栅区。(3)是P型掺杂基区。(4)是外延n型集电区。(5)是高浓度n型掺杂隐埋层。(6)是高浓度n型掺杂集电极穿透区。(7)是P型硅衬底。(8)是发射极接触电极。(9)是结型栅的栅接触电极。(10)是基极的接触电极。(11)是集电极接触电极。(12)是二氧化硅保护层。(13)是绝缘栅介质。(14)是绝缘栅场效应结构的栅金属。(16)是耗尽型绝缘栅场效应结构中的P型掺杂沟道区。(17)是结型栅结构的n型掺杂栅区。(18)是结型栅结构的P型掺杂沟道区。(19)是P型掺杂区。
下面结合附图给出本发明的实施例:
图1是结型栅控四极管的实施例。在轻掺杂的P型硅单晶(7)上外延n+埋层(5),再外延集电区(4),在第一次氧化后光刻出集电极磷穿透窗口并完成磷穿透区(6)的扩散,随后光刻出基区窗口并完成P型基区(3)的硼掺杂扩散。利用硼再分布时产生的氧化层同时光刻出发射极窗口和栅极窗口并进行发射区(1)和结型栅区(2)的磷掺杂扩散,去除磷扩散的氧化膜,进行低温氧化物沉积,并光刻出发射极电极窗口(8),栅电极窗口(9),基极电极窗口(10)和集电极电极窗口(11),并蒸发金属铝,随后光刻留下各电极窗口的接触金属及其对应的键合点金属,并合金。若作为分立器件使用,可利用键合点键合并封装,若用于集成电路中,可利用电极窗口互连。
图2是结型栅控四极管的另一实施例,它与图1所示结构的区别在于在完成P型基区(3)的光刻和扩散的同时也完成另一P型掺杂区(19)的光刻和扩散,随后光刻出区域(18)的窗口并掺入P型杂质,再光刻出栅区(17)的窗口作n型掺杂。
对于图1和图2所示结型栅结构,必须将栅结构设计成能够控制整个基极电流通道,对于其耗尽型结构,其沟道厚度和杂质浓度的选取,必须保证耗尽层夹断沟道之前栅结不被击穿。
除图1和图2的结构外,还可以有其他的结型栅控四极管实施结构。例如,图2的结构中的PN结可以用肖特基结(金属-半导体整流结)代替。
现以图1所示耗尽型P沟结型栅控四极管为例说明栅控四极管的工作原理。当电压信号加到栅电极(9)上时。它调制(2)区与(3)区交介的反向偏置PN结的耗尽层宽度,从而调制(2)区下面的(3)区的基极电阻,并因而调制从基极(10)注入的基极电流。也就是说,它们构成一个P沟耗尽型结栅场效应晶体管。经过这个场效应晶体管放大了的漏-源输出电流变化量成为双极晶体管的基极注入信号电流。也就是说,栅极上的电压信号控制着双极晶体管的基极注入信号电流。另一方面,对于某一固定的栅极电压,加在集电极(11)上的电压的增大将使反向偏置的集电极结的基区一侧的耗尽层向基区扩展,它也引起基极电流减小,出现另一个P沟结型场效应晶体管功能,它使得耗尽型栅控四极管呈现负微分电阻的集电极电流-集电极电压输出特性。除这里指出的两个P沟场效应晶体管和图1中表示的双极晶体管之外,还存在两个晶体管效应。一个是由发射区(1),基区(3),栅区(2)形成的寄生的横向npn双极晶体管;另一个是当集电极电压很低时,由于双极晶体管的集电极结处于正向偏置,而栅区(2)与沟道区(3)之间的PN结处于反向偏置,于是由集电区(4),基区(3)栅区(2)形成了一个npn双极晶体管。因此,结型栅控四极管的等效电路如图3所示,总之,耗尽型栅控四极管的直流偏置状态是在双极晶体管的共发射极偏置状态下对增加的控制栅PN结进行反向偏置,其“集电极输出电流-集电极电压”关系呈现发散形状的负微分电阻输出特性,而基极电压的变化可在大范围内调变基极电流并因而调变四极管的入负阻输出曲线的输出电流,跨导,以及负阻的阻值。
从工作原理的分析可以看出,结型栅控四极管的负微分电阻输出特性起源于它的物理结构,它不是一个场效应晶体管和一个双极晶体管的简单组合。它的发散形状的入型负微分电阻输出特性不能用现有的器件或器件组合来模拟。
图4是增强型绝缘栅控四极管的实施例,它是一个P沟增强型金属-绝缘体-半导体栅控四极管。它与图2所示结构的区别在于,图2中的栅电极(9),扩散栅区(17)及沟道区(18)构成的结型场效应晶体管,在图4中已用由栅金属(14),栅氧化物(13)和半导体(4)构成的增强型金属-绝缘体-半导体(MIS)场效应晶体管替代。增强型绝缘栅控四极管的输出电流-电压特性曲线基本上是平坦的。
图6是耗尽型绝缘栅控四极管的实施例,它是一个P沟耗尽型金属-绝缘体-半导体(MIS)栅控四极管。它与图4所示增强型MIS栅控四极管结构的区别在于它在栅绝缘物下面造成一个P型沟道(16)的P型掺杂层,从而用耗尽型MIS结构代替图4中的增强型MIS结构。栅金属(14),绝缘物(13),沟道(16),基区(3),及区域(19)构成了一个耗尽型绝缘栅场效应晶体管。耗尽型绝缘栅控四极管的结构的设计必须使它能控制整个基极电流通道,并且其沟道厚度和杂质浓度的选取,必须保证耗尽层夹断沟道之前栅结不击穿。
图1,图2,图4和图6是用P沟场效应控制npn双极晶体管基极注入电流的P沟栅控四极管,互换其中所有区域的n型和P型掺杂剂的类型,可获得用n沟场效应控制pnp双极晶体管基极注入电流的n沟栅控四极管。
本发明中所说的绝缘栅可以是任何可用的场效应绝缘栅结构,如铝栅,钼栅,硅栅,等等。
本发明中所说的绝缘体指任何可用的绝缘物质,如二氧化硅,三氧化二铝,氮化硅等等,可以是单层绝缘物质,也可以是多层不同绝缘物质的迭层,甚至混合绝缘物。
本发明中所述的增强型场效应栅结构是指沟道区设计得使它在零栅偏置电压下不导电,耗尽型场效应栅结构是指沟道区设计得使它在零栅偏置电压下仍有导电性。
由图1,图2,图4,图6可以看到,本发明所指栅控四极管在工艺和结构上是与集成电路工艺兼容的,因此,它们不仅可作为分立元器件用于电子电路,而且可用作集成电路中的新的基本元器件。
对于本发明的栅控四极管的器件结构和材料参数的设计,可参照等效电路用不同的设计规则去适应不同的功能要求。例如,为了得到大的输出功率,应重点将与双极晶体管部分有关的结构和材料参数按照低功率晶体管的设计规则设计,并将四极管的偏置电压设计得使其直流输出电流适当地大;为了获得低的噪声系数,则应重点将栅控场效应晶体管部分按照低噪声场效应晶体管的设计规则设计;当用于低功耗或微功耗存储单元,开关电路,或运算放大器时,可通过调整偏置电压而将直流输出电路调节到很低的值,……等等。
本发明的栅控四极管的输出特性主要有两类:放大型(比较平坦的输出电流-电压特性曲线)和发散形状的入负阻型。放大型四极管很适合于高阻抗电压输入型的高增益或大范围可调增益的放大。负阻型栅控四极管可用于振荡器、保护器、开关电路、存储器等电路中。它的发散形状的入负阻特性及四端子特性使其用于保护电路中时,保护点可调。当利用它们的负阻特性构成双稳态单元(存储器单元或触发器单元)时,只需较少的元件。它的双信号输入能力使其本身就可用作信号调制器。它们的四端子特性使它们在四个端子的不同偏置电压组合下可获得多种不同的输出特性。
栅控四极管的上述种种优异特性给电子电路和集成电路设计人员提供了很多新的有用的功能和大的灵活性。它作为一类新的基本分立元器件,可用于简化电子电路和集成电路的电路结构或改进它们的电路性能,甚至开创一些新的电子电路或集成电路的功能。

Claims (7)

1、栅控半导体四极管涉及半导体器件,它包括一个半导体双极晶体管,其特征在于还包括一个置于双极晶体管基极电流通道上的用于控制其基极注入电流的场效应栅电极,这个栅电极和双极晶体管的三个电极均分别独立地作为四极管的四个电极端子引出。
2、根据权利要求1所述的栅控半导体四极管,其特征在于它的场效应控制栅可以是结型栅,栅结构的设计必须使它能控制整个基极电流通道,该栅结可以是PN结,也可以是金属-半导体整流结。
3、根据权利要求2所述的栅控半导体四极管,其特征在于它的结型场效应控制栅可以是增强型结构,也可以是耗尽型结构,作为耗尽型结构时,其沟道厚度和杂质浓度的选取,必须保证耗尽层夹断沟道之前栅结不被击穿。
4、根据权利要求1所述的栅控半导体四极管,其特征在于它的场效应控制栅可以是绝缘栅。
5、根据权利要求4所述的栅控半导体四极管,其特征在于它的场效应绝缘栅结构可以是增强型的,也可以是耗尽型的,作为耗尽型结构时,其栅结构的设计必须使它能控制整个基极电流通道,并且其沟道厚度和杂质浓度的选取,必须保证耗尽层夹断沟道之前栅结不被击穿。
6、根据权利要求4或5所述的栅控半导体四极管,其特征在于其绝缘栅结构可以是金属栅结构或硅栅结构,其绝缘体可以是单层绝缘物质,也可以是多层不同绝缘物质的迭层,甚至混合绝缘物。
7、根据权利要求1,或2,或3,或4,或5所述的栅控半导体四极管,其特征在于它可以是用P沟场效应栅控制npn双极晶体管的基极注入电流的四极管,也可以是用n沟场效应栅控制pnp双极晶体管的基极注入电流的四极管。
CN87102851.4A 1987-04-17 1987-04-17 栅控半导体四极管 Expired CN1004670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN87102851.4A CN1004670B (zh) 1987-04-17 1987-04-17 栅控半导体四极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN87102851.4A CN1004670B (zh) 1987-04-17 1987-04-17 栅控半导体四极管

Publications (2)

Publication Number Publication Date
CN87102851A CN87102851A (zh) 1988-05-25
CN1004670B true CN1004670B (zh) 1989-06-28

Family

ID=4814147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87102851.4A Expired CN1004670B (zh) 1987-04-17 1987-04-17 栅控半导体四极管

Country Status (1)

Country Link
CN (1) CN1004670B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989837B (zh) * 2009-08-05 2013-08-07 中国科学院微电子研究所 GaAs HBT高增益宽带线性跨导单元电路
CN103646963B (zh) * 2013-12-10 2017-02-08 杭州士兰集成电路有限公司 双极pnp晶体管及其制造方法

Also Published As

Publication number Publication date
CN87102851A (zh) 1988-05-25

Similar Documents

Publication Publication Date Title
Sah Characteristics of the metal-oxide-semiconductor transistors
US3339128A (en) Insulated offset gate field effect transistor
US3731164A (en) Combined bipolar and field effect transistors
EP0084558B1 (en) Monolithically merged field effect transistor and bipolar junction transistor
GB748487A (en) Electric signal translating devices utilizing semiconductive bodies
US4314267A (en) Dense high performance JFET compatible with NPN transistor formation and merged BIFET
JPH0439770B2 (zh)
US3246173A (en) Signal translating circuit employing insulated-gate field effect transistors coupledthrough a common semiconductor substrate
Bencuya et al. Static induction transistors optimized for high-voltage operation and high microwave power output
US3430112A (en) Insulated gate field effect transistor with channel portions of different conductivity
CN1004670B (zh) 栅控半导体四极管
US11211909B2 (en) Adjustable capacitors to improve linearity of low noise amplifier
JP2002343960A (ja) 半導体装置
US3378738A (en) Traveling wave transistor
US3296508A (en) Field-effect transistor with reduced capacitance between gate and channel
CN212907743U (zh) 一种带有槽型jfet的碳化硅mos器件
Yau Arguments for electron conduction in silicon nitride
Widlar Super-gain transistors for IC's
Birrittella et al. Determination of the minority-carrier base lifetime of junction transistors by measurements of basewidth-modulation conductances
SU674199A1 (ru) Дифференциальный усилитель
CN217405435U (zh) 屏蔽栅耗尽型功率mosfet
CN86101937B (zh) 电阻—氧化物—半导体场效应晶体管
CN110491889B (zh) 一种soi横向恒流二极管及其制造方法
US20250112602A1 (en) Multi-gate differential power amplifier
Rout et al. Design of cascode mixer based on bulk injection and switched biasing techniques in 180 nm CMOS process for a high performance receiver front end

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee