CN100433156C - 光盘机中具有最大似然数据检测电路的数据读出系统 - Google Patents

Abstract

一种光盘机中具有最大似然数据检测电路的数据读出系统，包括一信号重置装置、一模拟数字转换器、一滤波器、一维特比译码器、一调适参考电平调整器以及一锁相回路装置。利用光盘机中具有最大似然数据检测电路的数据读出系统，其系统不需要高速部分响应均衡器，而维特比译码器可以高速操作及减少参考电平的收敛时间，加-比较-选择电路可解决溢位的问题。

Description

光盘机中具有最大似然数据检测电路的数据读出系统

技术领域

本发明涉及一种光盘机中的数据读出系统，且特别涉及一种光盘机中具有最大似然数据检测电路的数据读出系统。

背景技术

近年来科技不断的进步，如光盘机也不断地增进工作效能而研究其技术。如图1的已知光盘机的数据读出系统方块图所示，由读取头(pickup)(未示出)读取光盘片的数据成为射频信号输入至放大器102，放大器102将放大的射频信号输出至均衡器(Equalizer)104。此时，均衡器104接收到射频信号后，输出模拟信号至模拟/数字转换器106与二进制化电路(binarizing circuit)108，模拟/数字转换器106将模拟信号转换为数字信号，并输出数字信号至维特比(Viterbi)译码器120。维特比译码器120将数字信号译码为位数据并输出至解调器(demodulator)122，解调器122解调位数据为解调信号输出至后级电路。同时，二进制化电路108接收模拟信号后，输出二进制数据至锁相回路(phase locked loop)124，锁相回路124参考二进制数据以输出时钟脉冲信号至模拟/数字转换器106与维特比译码器120，供模拟/数字转换器106与维特比译码器120同步操作。

在图1中，光盘机的数据读出系统具有频道模型“1+D+D²+D³+D⁴+...”的特性，为了使均衡器104在设计上较简单，其采用频道模型为“1+D”。如此，将使维特比译码器120的特性变差，而无法正确地将光盘机所读出的数据译码出来。

图2示出了已知另一种光盘机的数据读出系统方块图。在图2中，由读取头(未示出)读取光盘片的数据成为射频信号输入至放大器202，放大器202将放大的射频信号输出至模拟/数字转换器204，模拟/数字转换器106将射频信号转换为数字信号，并输出数字信号至部分响应(partialresponse)均衡器206。此时，部分响应均衡器206输出数据至维特比译码器208。维特比译码器208将接收到的数据译码为位数据并输出至解调器210，解调器210解调位数据为解调信号输出至后级电路。同时，自动增益控制器(auto gain controller)212根据部分响应均衡器206所输出的数据，以控制放大器202的放大增益；锁相回路214参考部分响应均衡器206所输出的数据，以输出时钟脉冲信号提供给模拟/数字转换器204使用。

在图2中，当部分响应均衡器206高速操作时，部分响应均衡器206会变的相当复杂。部分响应均衡器206用以补偿读取头转移函数(transferfunction)响应与光盘片转移函数响应，然而，对于光学系统，不同的光盘片就有不同的光盘片转移函数。因此，纵使不考虑部分响应均衡器206内部噪声增加的问题，设计部分响应均衡器206也是非常地困难。

因为ACS单元是一个回授电路(feedback circuit)，所以ACS单元是非常重要的路径(path)，故一般设计ACS单元时，要保证ACS单元有足够大的存储位数目，以避免因溢位(overflow)所产生数据被挤出存储位的错误发生。而且，ACS单元的成本函数(cost function)是取样数据与参考电平的差值再取平方。因此，当取样数据超过边限值时，会使得维特比译码器的解错误率变差。

图3示出了已知维特比译码器方块图。在图3中，维特比译码器300中转移量度(Transition Metric)计算器302接收参考信息(即参考电平)与均衡器(未示出)所输出的2进制的补码取样数据，并输出一计算值(即branch metric值)至维特比ACS(Add-Compare-Select，ACS)单元304，维特比ACS单元304接收此计算值以得到检测数据，并且输出此检测数据至维特比存储单元306。维特比存储单元306储存此检测数据并输出至转移参考测量(Transition Reference Measurement)308，转移参考测量308同时接收检测数据与取样数据，并且输出脉冲至脉冲捕获单元(Pulse CaptureUnit)310，以及输出参考信息至后级电路，脉冲捕获单元310接收此脉冲并输出脉冲取样至后级电路。

图4示出了已知转移参考测量方块图。在图4中是以5位为例，当输入编码数据至5比特流寄存器(5 bits string register)402时，且输入路径选择至5位路径寄存器(5 bits path register)406，5比特流寄存器402再送编码数据至5位比较器(5 bits comparator)404，且5位路径寄存器406再送路径选择至5位比较器404。5位比较器404比较编码数据与路径选择之后，送出比较结果至门(gate)410与10位计数器(10 bits counter)414，然后10位计数器在计数之后输出一计数至微处理器(未示出)。

当输入取样数据至取样延迟408时，在延迟一段时间之后，将取样数据送至门410与脉冲捕获单元(未示出)，门410分别将取样信号与比较结果送至5比特流寄存器412，再由5比特流寄存器412送其总和至微处理器(未示出)。微处理器(未示出)根据总和与计数结果以调整参考信息(即参考电平)，使中转移量度计算器302(参考图3)依据调整后的参考信息再一次进行计算，以得到新的计算值(即branch mtric值)。

当参考电平送至维特比译码器进行计算时，所需要的参考电平是由微处理器产生的，因此，会占用到微处理器的工作时间，而增加微处理器的工作负担，并使的收敛时间(converge time)变得较长。

发明内容

因此本发明提供了一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统不需要高速部分响应均衡器，而维特比译码器可以高速操作及减少参考电平的收敛时间，也同时解决ACS电路因溢位问题而需要更多的位数量。

本发明提供的一种光盘机中具有最大似然数据检测电路的数据读出系统包括：一信号重置装置，可将所读取的光盘片的数据重置为一射频信号。一模拟数字转换器，耦接至信号重置装置，可根据一高频时钟脉冲信号将射频信号转换为数字信号。一滤波器，耦接至信号重置装置，可根据一低频时钟脉冲信号，利用射频信号来产生另一个数字信号，以滤除模拟数字转换器的数字信号中的直流值，以得到一滤波数字信号。一维特比译码器，耦接至滤波器，可根据一参考电平将滤波数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号。一调适参考电平调整器，耦接至维特比译码器，可将滤波数字信号与译码信号进行比较，以得到一锁相确认电平与参考电平。以及，一锁相回路装置，耦接至调适参考电平调整器，可将滤波数字信号与锁相确认电平进行比较，所产生的相位误差用以调整所输出的高频时钟脉冲信号与低频时钟脉冲信号。

本发明提供的另一种光盘机中具有最大似然数据检测电路的数据读出系统包括：一信号重置装置，可将所读取的光盘片的数据重置为一射频信号。一模拟数字转换器，耦接至信号重置装置，可根据一反相高频时钟脉冲信号将射频信号转换为一数字信号。一滤波器，耦接至信号重置装置，可根据一低频时钟脉冲信号，利用射频信号来产生另一个数字信号，滤除模拟数字转换器的数字信号中的直流值，以得到一滤波数字信号，并产生对应于射频信号在零点的方波信号。一维特比译码器，耦接至滤波器，根据一参考电平对滤波数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号。一调适参考电平调整器，耦接至维特比译码器，将滤波数字信号与译码信号进行比较，以得到参考电平。一锁相回路装置，耦接至滤波器，可将方波信号与锁相回路装置所输出的高频时钟脉冲信号进行比较，所产生的相位误差用以调整所输出的高频时钟脉冲信号与低频时钟脉冲信号。以及，一反相器，耦接至锁相回路装置，可将高频时钟脉冲信号反相成为反相高频时钟脉冲信号。

本发明提出的一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统可具有一维特比译码器与一调适参考电平调整器，此维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号，此调适参考电平调整器耦接至维特比译码器，将数字信号与译码信号进行比较，以得到参考电平，此调适参考电平调整器包括：一延迟路径单元，耦接至维特比译码器，可将数字信号进行延迟，以得到一延迟数字信号。一数据式样存储器，耦接至维特比译码器，可根据译码信号送出对应的数据式样。一参考电平存储器，耦接至数据式样存储器，将储存在该参考电平存储器的所有的该参考电平送至该维特比译码器，接收一新参考电平来更新对应于该新参考电平的该参考电平，送出对应于该数据式样的该参考电平以作为一选择电平信号。一参考比较器，耦接至延迟路径单元，可将延迟数字信号与选择电平信号进行比较，以得到一计数控制信号。一低通滤波器，耦接至参考比较器，接收一选择计数值，可根据计数控制信号来进行向上/向下计数此选择计数值，以得到一新计数值与一电平调整控制信号，当新计数值超过一定范围时，电平调整控制信号便会调整选择电平，同时此新计数值被重置为0。一参考计数存储器，耦接至低通滤波器与该数据式样存储器，可储存此新计数值，根据数据式样送出对应的选择计数值。以及，一电平调整器，耦接至低通滤波器，可根据电平调整控制信号以调整选择电平信号，而得到新的参考电平。

本发明提出的一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统具有一维特比译码器与一调适参考电平调整器，该维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号，该调适参考电平调整器耦接至该维特比译码器，将该数字信号与该译码信号进行比较，以得到该参考电平，此维特比译码器具有一加-比较-选择单元，此加-比较-选择单元包括：数个第一加-比较-选择单元，可计算一分支量度(branchmetric)值与一路径量度(path metric)值，以得到一计算路径量度值，接收一重置信号重置这些第一加-比较-选择单元的状态，接收一标准化信号以设定此计算路径量度值的位。多个第二加-比较-选择单元，耦接至这些第一加-比较-选择单元，可计算分支量度值、路径量度值与计算路径量度值，以得到一新的计算路径量度值与一比较信号，接收重置信号重置这些第二加-比较-选择单元的状态，接收标准化信号以设定新的计算路径量度值的位。一逻辑门，耦接至这些第一加-比较-选择单元与这些第二加-比较-选择单元，可判断这些第一加-比较-选择单元的计算路径量度值与这些第二加-比较-选择单元的新计算路径量度值的位，以送出一逻辑判断信号。以及，一触发器，耦接至逻辑门，接收逻辑判断信号，延迟一段时间后送出标准化信号。

其中，这些第一加-比较-选择单元与这些第二加-比较-选择单元进行加、比较与选择运算而产生溢位的情况，在这些第一加-比较-选择单元的计算路径量度值与这些第二加-比较-选择单元的新计算路径量度值的位为‘1’时，而逻辑门的判断与触发器送出标准化信号，来使产生溢位情况的这些第一加-比较-选择单元的计算路径量度值与这些第二加-比较-选择单元的新计算路径量度值的最高连续的数个位保持为‘1’。

本发明提出的一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统具有一维特比译码器与一调适参考电平调整器，该维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号，该调适参考电平调整器耦接至该维特比译码器，将该数字信号与该译码信号进行比较，以得到该参考电平，此维特比译码器包括：一分支量度单元，可根据一参考电平将一数字信号进行运算，以得到一分支量度值，当此数字信号超过一最大参考电平与一最小参考电平的范围时，则此分支量度值设定为0。一加-比较-选择单元，耦接至分支量度单元，可将分支量度值累加至一频道位的格状图中数个路径的一路径量度值，比较出这些路径所累加的最小的路径量度值，并选择最小的路径量度值的路径以成为一残留路径。以及，一路径存储单元，耦接至加-比较-选择单元，可依据残留路径寻找一合并点，根据此合并点对残留路径进行译码以得到译码信号。

为使本发明的上述目的、特征、和优点能更明显易懂，下面结合附图详细说明本申请的举较佳实施例。

附图说明

图1示出了已知光盘机的数据读出系统方块图；

图2示出了已知另一种光盘机的数据读出系统方块图；

图3示出了已知维特比译码器方块图；

图4示出了已知转移参考测量方块图；

图5示出了本发明光盘机的数据读出系统方块图；

图6示出了维特比译码检测系统方块图；

图7示出了频道位的格状图；

图8示出了ACS单元的方块图；

图9A示出了图8中ACS_A的方块图；

图9B示出了图8中ACS_B的方块图；

图10示出了本发明另一种光盘机的数据读出系统方块图；

图11示出了图10中增加串行转并列转换器的方块图。

具体实施方式

第一实施例

图5示出了本发明光盘机的数据读出系统方块图。在图5中，信号重置装置502将所读取的光盘片的数据重置为射频信号。模拟数字转换器510耦接至信号重置装置502，模拟数字转换器510根据高频时钟脉冲信号CLK1将射频信号转换为数字信号ADC1。滤波器504耦接至信号重置装置502，滤波器504根据低频时钟脉冲信号CLK2，利用射频信号来产生另一个数字信号，以滤除模拟数字转换器510的数字信号ADC1中的直流值，以得到一数字信号Vit_Din。

其中，滤波器504具有一模拟切割器512、一模拟数字转换器514与一减法器518。模拟切割器512耦接信号重置装置502，可将射频信号转换为一切割电平信号。模拟数字转换器514耦接至模拟切割器512，可根据低频时钟脉冲信号CLK2将切割电平信号转换为一数字信号ADC2。减法器518耦接至模拟数字转换器514，可将数字信号ADC1与数字信号ADC2进行减法运算，以消除数字信号ADC1中的直流值而得到数字信号Vit_Din。

维特比译码器520耦接至滤波器504，可根据一参考电平将数字信号Vit_Din进行运算、比较、选择及译码，以得到一译码信号Vit_Dout。调适参考电平调整器516耦接至维特比译码器520，可将数字信号Vit_Din与译码信号Vit_Dout进行比较，以得到一锁相确认电平与参考电平。锁相回路装置524耦接至调适参考电平调整器516，可将数字信号Vit_Din与锁相确认电平进行比较，所产生的相位误差以调整所输出的高频时钟脉冲信号CLK1与低频时钟脉冲信号CLK2。

在图5中，因为没有使用均衡器的装置，所以不会有均衡器的缺点，例如电路设计复杂，系统在高速操作会受到限制等，图5的系统结构在设计上简单，而且可以高速操作。

图6示出了维特比译码检测系统方块图。在图6中，维特比译码器600中的分支量度单元602接收由减法器518(参考图5)所输出的数字信号Vit_Din，分支量度单元602根据调适参考电平调整器610所送出的参考电平将数字信号Vit_Din进行运算，以得到一分支量度值，当数字信号Vit_Din超过一最大参考电平或一最小参考电平的范围时，则分支量度单元602将所对应的最大参考电平或最小参考电平的分支量度值设定为0。ACS单元604耦接至分支量度单元602，可将分支量度值累加至一格状图中数个路径的路径量度值，比较出这些路径所累加的最小的路径量度值，并选择最小的路径量度值的路径以成为一残留路径(survival path)。路径存储单元606耦接至ACS单元604，可依据残留路径寻找一合并点，根据此合并点对残留路径进行译码以得到译码信号Vit_Dout。

调适参考电平调整器610中延迟路径单元612耦接至Viterbi译码器600，在延迟一段时间之后送出一数字信号Vit_Din_Delay。数据式样存储器614耦接至Viterbi译码器600，可根据译码信号Vit_Dout送出对应于此译码信号Vit_Dout的数据式样Spot_Pat。参考电平存储器618耦接至数据式样存储器614，将储存在参考电平存储器618中所有的参考电平Reference_Levels送至Viterbi译码器600中的分支量度单元602。参考电平存储器618接收电平调整器624所送出的参考电平New_Reference_Level，用以更新储存在参考电平存储器618中且对应于此参考电平New_Reference_Level的参考电平。参考电平存储器618送出对应于数据式样Spot_Pat的参考电平以做为信号Level_Selected。其中参考电平Reference_Levels的部分信号作为锁相确认电平(如图5所示)。参考比较器616耦接至延迟路径单元612，可将数字信号Vit_Din_Delay与信号Level_Selected比较其大小，以得到一向上或向下计数的控制信号Counter_Ctl。低通滤波器620耦接至参考比较器616，可根据向上或向下计数的控制信号Counter_Ctl来计数一计数值CNT_Selected，以得到新的计数值New_Cnt与信号Level_Adjust_Ctl，当新的计数值New_Cnt超过一定范围时，信号Level_Adjust_Ctl便会调整信号Level_Selected，同时新的计数值New_Cnt被重置为0。参考计数存储器622耦接至低通滤波器620，可储存新的计数值New_Cnt，并根据数据式样Spot_Pat送出对应的计数值CNT_Selected。电平调整器624耦接至低通滤波器620与数据式样存储器614，可根据信号Level_Adjust_Ctl以调整信号Level_Selected，而得到参考电平New_Reference_Level。

图7示出了频道位的格状图。在此以“B₅B₄B₃B₂B₁”表示目前状态(state)是由激光光点(laser light spot)所涵盖的频道位型式，而且B₃是光点的中心点。以图7为例，L-11”11000”表示激光光点是涵盖频道位型式“11000”。图7的格状图是Masrkoff状态转移，当有两个或两个以上的状态选择下一个状态时，在其中仅有一个有最高可能性的状态被转移到下一个状态。这个转移可能性是依据下列的路径量度估算函数(cost function)：

定义分支量度估算函数：

BC₊₅是转移到状态L₊₅的估算。

BC₊₃是转移到状态L₊₃的估算。

BC₊₂是转移到状态L₊₂的估算。

BC₊₁是转移到状态L₊₁的估算。

BC_-5是转移到状态L_-5的估算。

BC_-3是转移到状态L_-3的估算。

BC_-2是转移到状态L_-2的估算。

BC_-1是转移到状态L_-1的估算。

定义Y_i输入至维特比译码器的数据以及L_x是状态的参考电平

BC₊₅＝(Y_i-L₊₅)²  对于Y_i＜L₊₅

＝0        对于其它

其上式表示当Y_i值大于最大参考电平的范围时，则将分支量度BC₊₅值设定为0。

BC₊₃＝(Y_i-L₊₃)²

BC₊₂＝(Y_i-L₊₂)²

BC₊₁＝(Y_i-L₊₁)²

BC_-5＝(Y_i-L_-5)²  对于Y_i＞L_-5

＝0        对于其它

其上式表示当Y_i值小于最小参考电平的范围时，则分支量度BC_-5值设定为0。

BC_-3＝(Y_i-L_-3)²

BC_-2＝(Y_i-L_-2)²

BC_-1＝(Y_i-L_-1)²

其中BCs表示一分支量度。

定义路径量度：是在时间ti点所累加的分支估算(branch cost)

$P_{+5}^{i+1}={\mathrm{BC}}_{+5}+\min \{P_{+5}^i,P_{+31}^i\}$

$P_{+30}^{i+1}={\mathrm{BC}}_{+3}+\min \{P_{+5}^i,P_{+31}^i\}$

如果 $(P_{+5}^i<P_{+31}^i)$ h0＝h1＝1；另外h0＝h1＝0

$P_{+31}^{i+1}={\mathrm{BC}}_{+3}+P_{+11}^i$

$P_{+2}^{i+1}={\mathrm{BC}}_{+2}+P_{+11}^i$

$P_{+10}^{i+1}={\mathrm{BC}}_{+1}+\min \{P_{+30}^i,P_{+2}^i\}$

如果 $(P_{+30}^i<P_{+2}^i)$ h2＝1；另外h2＝0

$P_{+11}^{i+1}={\mathrm{BC}}_{+1}+P_{-10}^i$

$P_{-5}^{i+1}={\mathrm{BC}}_{-5}+\min \{P_{-5}^i,P_{-31}^i\}$

$P_{-30}^{i+1}={\mathrm{BC}}_{-3}+\min \{P_{-5}^i,P_{-31}^i\}$

If $(P_{-5}^i<P_{-31}^i)$ h4＝h5＝1；else h4＝h5＝0

$P_{-31}^{i+1}={\mathrm{BC}}_{-3}+P_{-11}^i$

$P_{-2}^{i+1}={\mathrm{BC}}_{-2}+P_{-11}^i$

$P_{-10}^{i+1}={\mathrm{BC}}_{-1}+\min \{P_{-30}^i,P_{-2}^i\}$

If $(P_{-30}^i<P_{-2}^i)$ h3＝1；else h3＝0

$P_{-11}^{i+1}={\mathrm{BC}}_{-1}+P_{+10}^i$

作为存储器路径有两种方法，一种称为寄存器混合(registershuffle)，另一种称为追溯(trace back)，在本发明中两种方法都可以使用，本实施例以寄存器混合的方法来说明较容易了解。其中存储器路径由h0、h1、h2、h3、h4与h5所控制。如图8示出了ACS单元的方块图所示：

定义 $P_{\max }^i=\max \left\{P_j^i\right\}$ 在每一个时间点i的每一个路径j

$P_{\min }^i=\min \left\{P_j^i\right\}$ 在每一个时间点i的每一个路径j

定义 $P_{\mathrm{diff}}^i=P_{\max }^i-P_{\min }^i$

对于每一个时间点i，存在一个边限值 $P_{\mathrm{diff}\_\mathrm{bound}}\&GreaterEqual;P_{\mathrm{diff}}^i$ 是已知的理论。

定义P_{diff_bound}+M＝2^N-1，其中M≥0，N是寄存器的位数。

$\&DoubleRightArrow;P_{\max }^i=P_{\min }^i+P_{\mathrm{diff}\_\mathrm{bound}}=P_{\min }^i+((2^N-1)-M)$

当 $P_{\min }^i>2^N$ 时，而且 $P_{\min }^{i-1}<2^N$

$P_{\min }^i=2^N+B0,$ 其中B0≥0及 $P_{\min }^i<2^N$

$\&DoubleRightArrow;P_{\max }^i=2^N+B0+((2^N-1)-M),$ 其中对于每一个路径j，B0＜BC_max＝max{BCj}

对于(N+1)位的ACS(add-compare-select，ACS)806，当与门802所有的输入端皆为‘1’时，表示所有的路径量度值的最高有效位(mostsignificant bit)皆为‘1’，则与门802送出‘1’(即高电平)到D型触发器(D-type flip flop)804，D型触发器804在延迟一段时间后送出标准化(normalize)信号至ACS 806中所有的ACS单元，使所有的ACS单元所计算的路径量度值进行标准化操作。

图9A示出了图8中ACS_A的方块图。在图9A中，ACS_A 900中的加法器902将路径量度值Pm_Reg[N-1:0]与分支量度值BCi[M-1:0]相加得到路径量度值Pi[N-1:0]。与门908的正相输入端接收路径量度值的最高位Pi[N-1]，反相输入端接收标准化信号Normalize，判断最高位Pi[N-1]与标准化信号Normalize的情况，在输出端输出信号AND。D型触发器904在输入端D接收信号AND，在延迟一段时间后，由输出端Q输出路径量度值的最高位Pi_Reg[N-1]，在设定端S接收一设定信号SET_N-1，以设定路径量度值最高位Pi_Reg[N-1]，在重置端R接收重置信号Viterbi_Reset，以重置路径量度值的最高位Pi_Reg[N-1]。与门910的正相输入端接收路径量度值的最高位Pi_Reg[N-1]，反相输入端接收标准化信号Normalize，在判断最高位Pi_Reg[N-1]与标准化信号Normalize的情况，由输出端输出设定信号SET_N-1。

与门912的第一输入端接收路径量度值的最高位Pi_Reg[N-1]，第二输入端接收路径量度值的第二高位Pi_Reg[N-2]，在判断最高位Pi_Reg[N-1]与第二高位Pi_Reg[N-2]的情况，由输出端输出设定信号SET_N-2。D型触发器906的输入端D接收路径量度值第二高位Pi[N-2]，在延迟一段时间后，由输出端Q输出路径量度值第二高位Pi_Reg[N-2]，在设定端S接收设定信号SET_N-2，以设定路径量度值第二高位Pi_Reg[N-2]，在重置端R接收重置信号Viterbi_Reset以重置路径量度值第二高位Pi[N-2]。

以此类推，与门914的第一输入端接收路径量度值的第二低位Pi_Reg[1]，第二输入端接收路径量度值的最低位Pi_Reg[0]，在判断第二低位Pi_Reg[1]与最低位Pi_Reg[0]的情况，由输出端输出设定信号SET_0。D型触发器916的输入端D接收路径量度值最低位Pi[0]，在延迟一段时间后，由输出端Q输出路径量度值最低位Pi_Reg[0]，在设定端S接收设定信号SET_0，以设定路径量度值最低位Pi_Reg[0]，在重置端R接收重置信号维特比_Reset以重置路径量度值最低位Pi[0]。

在图9A中，当ACS_A 900在进行标准化的操作时，假设路径量度值Pm_Reg[N-1:0]为‘1110’，而分支量度值BCi[M-1:0]为‘111’，此时路径量度值Pm_Reg[N-1:0]与分支量度值BCi[M-1:0]相加结果为‘0101’，并且产生溢位(overflow)的情况。这时，通过ACS_A 900将使路径量度值Pm_Reg[N-1:0]依然是在数个Pi_Reg中保持最大值，即路径量度值Pm_Reg[N-1:0]为‘1111’。如此可使维特比译码器(未示出)的译码特性完全不受影响，也由于容许溢位的情况发生，而ACS在应用上可以使用较少的位数，因此ACS的操作速度可以更快。

图9B示出了图8中ACS_B的方块图。在图9B中，ACS_B 940中的加法器920将分支量度值BCi[M-1:0]与路径量度值Pm_Reg[N-1:0]进行加法运算，以得到路径量度值Pi1[N-1:0]。加法器922将分支量度值BCi[M-1:0]与路径量度值Pn_Reg[N-1:0]进行加法运算，以得到路径量度值Pi2[N-1:0]。比较器924比较路径量度值Pm_Reg[N-1:0]与路径量度值Pn_Reg[N-1:0]的大小，以产生一比较信号Camp。多任务器926接收路径量度值Pi1[N-1:0]与路径量度值Pi2[N-1:0]，并接收比较信号Camp以选其中一值作为路径量度值Pi[N-1:0]。与门934的正相输入端接收路径量度值Pi[N-1:0]的最高位Pi[N-1]，反相输入端接收标准化信号Normalize，与门934判断最高位Pi[N-1]与标准化信号Normalize的情况，由输出端输出信号AND。D型触发器930在输入端D接收信号AND，在延迟一段时间后，由输出端Q输出路径量度值的最高位Pi_Reg[N-1]，在设定端S接收设定的设定信号SET_N-1，以设定路径量度值的最高位Pi_Reg[N-1]，在重置端R接收重置的信号Viterbi_Reset，以重置路径量度值的最高位Pi_Reg[N-1]。与门936的正相输入端接收路径量度值的最高位Pi_Reg[N-1]，该反相输入端接收标准化信号Normalize，与门936判断最高位Pi_Reg[N-1]与标准化信号Normalize的情况，由输出端输出设定信号SET_N-1。

与门942的第一输入端接收路径量度值的最高位Pi_Reg[N-1]，第二输入端接收路径量度值的第二高位Pi_Reg[N-2]，在判断最高位Pi_Reg[N-1]与第二高位Pi_Reg[N-2]的情况，由输出端输出设定信号SET_N-2。D型触发器932的输入端D接收路径量度值第二高位Pi[N-2]，在延迟一段时间后，由输出端Q输出路径量度值第二高位Pi_Reg[N-2]，在设定端S接收设定信号SET_N-2，以设定路径量度值第二高位Pi_Reg[N-2]，在重置端R接收重置信号Viterbi_Reset以重置路径量度值第二高位Pi[N-2]。

以此类推，与门944的第一输入端接收路径量度值的第二低位Pi_Reg[1]，第二输入端接收路径量度值的最低位Pi_Reg[0]，在判断第二低位Pi_Reg[1]与最低位Pi_Reg[0]的情况，由输出端输出设定信号SET_0。D型触发器946的输入端D接收路径量度值最低位Pi[0]，在延迟一段时间后，由输出端Q输出路径量度值最低位Pi_Reg[0]，在设定端S接收设定信号SET_0，以设定路径量度值最低位Pi_Reg[0]，在重置端R接收重置信号Viterbi_Reset以重置路径量度值最低位Pi[0]。D型触发器在输入端D接收比较信号Camp，在延迟一段时间后，由输出端Q输出比较信号hx。

在图9B中，当ACS_B 940在进行标准化的操作时，若路径量度值Pm_Reg[N-1:0]与分支量度值BCi[N-1:0]相加或路径量度值Pn_Reg[N-1:0]与分支量度值BCi[N-1:0]相加而发生溢位的情况，其处理方式与如图9A发生溢位的情况的处理方式是相同的，在此不多加描述。

第二实施例

图10示出了本发明另一种光盘机的数据读出系统方块图。在图10中，信号重置装置1002将所读取的光盘片的数据重置为射频信号。模拟数字转换器1010耦接至信号重置装置1002，模拟数字转换器1010根据反相高频时钟脉冲信号CLK1将射频信号转换为数字信号ADC1。滤波器1004耦接至信号重置装置1002，滤波器1004根据低频时钟脉冲信号CLK2，利用射频信号来产生另一个数字信号，以滤除数字信号ADC1中的直流值，以得到一数字信号Vit_Din，并产生对应于射频信号在零点的方波信号EFM。

其中，滤波器1004具有一模拟切割器1012、一模拟数字转换器1014与一减法器1018。模拟切割器1012耦接信号重置装置1002，可将射频信号转换为一切割电平信号，并产生对应于射频信号在零点的方波信号EFM。模拟数字转换器1014耦接至模拟切割器1012，可根据低频时钟脉冲信号CLK2将切割电平信号转换为一数字信号ADC2。减法器1018耦接至模拟数字转换器1014，可将数字信号ADC1与数字信号ADC2进行减法运算，以消除数字信号ADC1中的直流值而得到数字信号Vit_Din。

维特比译码器1020耦接至滤波器1004，可根据一参考电平将数字信号Vit_Din进行运算、比较、选择及译码，以得到一译码信号Vit_Dout。调适参考电平调整器1024耦接至维特比译码器1020，可将数字信号Vit_Din与译码信号Vit_Dout进行比较，以得到参考电平。锁相回路1016耦接至滤波器1004，将方波信号EFM与锁相回路装置所输出的高频时钟脉冲信号CLK1进行比较，所产生的相位误差用以调整所输出的高频时钟脉冲信号CLK1与低频时钟脉冲信号CLK2。反相器1026耦接至锁相回路1016，接收锁相回路1016所输出的高频时钟脉冲CLK1，并输出反相高频时钟脉冲信号CLK1至模拟数字转换器1010。

图10的系统结构与图5的系统结构最大的不同之处是锁相回路接收参考的信号来源不同，在图10中，锁相回路1016的参考信号是来自模拟切割器1012所送出的方波信号EFM，以及锁相回路1016自身的高频时钟脉冲信号CLK1；在图5中，锁相回路524的参考信号是来自减法器518所输出的数字信号Vit_Din，以及调适参考电平调整器516所输出的锁相确认电平。图10中的信号重置装置1002、模拟数字转换器1010、维特比译码器1020与调适参考电平调整器1024和图5中的信号重置装置502、模拟数字转换器510、维特比译码器520与调适参考电平调整器516大致相同。图10的系统功能要求与图5的系统功能要求一致。

图11示出了图10中增加串行转并列转换器的方块图。在图11中，在减法器1104与维特比译码器1106之间增加一个串行转并列转换器1102，其目的是将减法器1104每次所输出的一个位数据，经由串行转并列转换器1102转换为二个或二个以上位数据以输出至维特比译码器1106，可增加维特比译码器1106接收位数据的数目。在图11中系统的功能与描述图10系统的功能相同。

因此，本发明的优点是提供一种光盘机中具有最大似然数据检测电路的数据读出系统与方法，其系统不需要高速部分响应均衡器，而维特比译码器可以高速操作及减少参考电平的收敛时间，也同时解决ACS电路因溢位问题而需要更多的位数量。

综上所述，虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作各种更动与润饰，因此本发明的保护范围视后面的权利要求所界定。

Claims (14)

1.一种光盘机中具有最大似然数据检测电路的数据读出系统，包括：

一信号重置装置，可将所读取的一光盘片的数据重置为一射频信号；

一模拟数字转换器，耦接至该信号重置装置，可根据一高频时钟脉冲信号将该射频信号转换为一数字信号；

一滤波器，耦接至该信号重置装置，可根据一低频时钟脉冲信号，利用该射频信号来产生另一个该数字信号，以滤除该模拟数字转换器的数字信号中的直流值，以得到一滤波数字信号；

一维特比译码器，耦接至该滤波器，可根据一参考电平将该滤波数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码，以得到一译码信号；

一调适参考电平调整器，耦接至该维特比译码器，可将该滤波数字信号与该译码信号进行比较，以得到一锁相确认电平与该参考电平；以及

一锁相回路装置，耦接至该调适参考电平调整器，可将该滤波数字信号与该锁相确认电平进行比较，所产生的相位误差用以调整所输出的该高频时钟脉冲信号与该低频时钟脉冲信号。

2.如权利要求1所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该维特比译码器还包括：

一分支量度单元，耦接至该滤波器，可根据该参考电平将该滤波数字信号进行运算，以得到一分支量度值，当该滤波数字信号超过一最大参考电平与一最小参考电平的范围时，则该分支量度值设定为0；

一加-比较-选择单元，耦接至该分支量度单元，可将该分支量度值累加至一频道位的格状图中多个路径的一路径量度值，比较出该些路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径；以及

一路径存储单元，耦接至该加-比较-选择单元，可依据该残留路径寻找一合并点，根据该合并点对该残留路径进行译码以得到该译码信号。

3.如权利要求1所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该调适参考电平调整器还包括：

一延迟路径单元，耦接至该滤波器，可将该滤波数字信号进行延迟，以得到一延迟数字信号；

一数据式样存储器，耦接至该维特比译码器，可根据该译码信号送出对应的一数据式样；

一参考电平存储器，耦接至该数据式样存储器，将储存在该参考电平存储器的所有的该参考电平送至该维特比译码器，接收一新参考电平来更新对应于该新参考电平的该参考电平，送出对应于该数据式样的该参考电平以作为一选择电平信号，其中所有的该参考电平的部分参考电平系作为该锁相确认电平；

一参考比较器，耦接至该延迟路径单元，可将该延迟数字信号与该选择电平信号进行比较，以得到一计数控制信号；

一低通滤波器，耦接至该参考比较器，接收一选择计数值，可根据该计数控制信号来进行向上/向下计数该选择计数值，以得到一新计数值与一电平调整控制信号；

一参考计数存储器，耦接至该低通滤波器与该数据式样存储器，可储存该新计数值，根据该数据式样送出对应的选择计数值；以及

一电平调整器，耦接至该低通滤波器，可根据该电平调整控制信号以调整该选择电平信号，而得到该新参考电平。

4.如权利要求1所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该滤波器还包括：

一模拟切割器，耦接至信号重置装置，可将该射频信号转换为一切割电平信号；

一低频模拟数字转换器，耦接至该模拟切割器，可根据该低频时钟脉冲信号，将该切割电平信号转换为一低频数字信号；以及

一减法器，耦接至该低频模拟数字转换器，可将该数字信号与该低频数字信号进行减法运算，以得到该滤波数字信号。

5.一种光盘机中具有最大似然数据检测电路的数据读出系统，包括：

一信号重置装置，可将所读取的一光盘片的数据重置为一射频信号；

一模拟数字转换器，耦接至该信号重置装置，可根据一反相高频时钟脉冲信号将该射频信号转换为一数字信号；

一滤波器，耦接至该信号重置装置，可根据一低频时钟脉冲信号，利用该射频信号来产生另一个该数字信号，滤除该模拟数字转换器的该数字信号中的直流值，以得到一滤波数字信号，并产生对应于该射频信号在零点的一方波信号；

一维特比译码器，耦接至该滤波器，根据一参考电平将该滤波数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码，以得到一译码信号；

一调适参考电平调整器，耦接至该维特比译码器，将该滤波数字信号与该译码信号进行比较，以得到该参考电平；

一锁相回路装置，耦接至该滤波器，可将该方波信号与该锁相回路装置所输出的该高频时钟脉冲信号进行比较，所产生的相位误差用以调整所输出的该高频时钟脉冲信号与该低频时钟脉冲信号；以及

一反相器，耦接至该锁相回路装置，可将该高频时钟脉冲信号反相成为该反相高频时钟脉冲信号。

6.如权利要求5所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该维特比译码器还包括：

一分支量度单元，耦接至该滤波器，可根据该参考电平将该滤波数字信号进行运算，以得到一分支量度值，当该滤波数字信号超过一最大参考电平与一最小参考电平的范围时，则该分支量度值设定为0；

一加-比较-选择单元，耦接至该分支量度单元，可将该分支量度值累加至一频道位的格状图中多个路径的一路径量度值，比较出该些路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径；以及

一路径存储单元，耦接至该加-比较-选择单元，可依据该残留路径寻找一合并点，根据该合并点对该残留路径进行译码以得到该译码信号。

7.如权利要求5所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该调适参考电平调整器还包括：

一延迟路径单元，耦接至该滤波器，可将该滤波数字信号进行延迟，以得到一延迟数字信号；

一数据式样存储器，耦接至该维特比译码器，可根据该译码信号送出对应的一数据式样；

一参考电平存储器，耦接至该数据式样存储器，将储存在该参考电平存储器的所有的该参考电平送至该维特比译码器，接收一新参考电平来更新对应于该新参考电平的该参考电平，送出对应于该数据式样的该参考电平以作为一选择电平信号；

一参考比较器，耦接至该延迟路径单元，可将该延迟数字信号与该选择电平信号进行比较，以得到一计数控制信号；

一低通滤波器，耦接至该参考比较器，接收一选择计数值，可根据该计数控制信号来进行向上/向下计数该选择计数值，以得到一新计数值与一电平调整控制信号；

一参考计数存储器，耦接至该低通滤波器与该数据式样存储器，可储存该新计数值，根据该数据式样送出对应的该选择计数值；以及

一电平调整器，耦接至该低通滤波器，可根据该电平调整控制信号以调整该选择电平信号，而得到该新参考电平。

8.如权利要求5所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该滤波器还包括：

一模拟切割器，耦接至信号重置装置，可将该射频信号转换为一切割电平信号，并产生对应于该射频信号在零点的该方波信号；

一低频模拟数字转换器，耦接至该模拟切割器，可根据该低频时钟脉冲信号，将该切割电平信号转换为一低频数字信号；以及

一减法器，耦接至该低频模拟数字转换器，可将该数字信号与该低频数字信号进行减法运算，以得到该滤波数字信号。

9.一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统具有一维特比译码器与一调适参考电平调整器，该维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号，该调适参考电平调整器耦接至该维特比译码器，将该数字信号与该译码信号进行比较，以得到该参考电平，该调适参考电平调整器包括：

一延迟路径单元，耦接至该维特比译码器，可将该数字信号进行延迟，以得到一延迟数字信号；

一数据式样存储器，耦接至该维特比译码器，可根据该译码信号送出对应的一数据式样；

一参考电平存储器，耦接至该数据式样存储器，将储存在该参考电平存储器的所有的该参考电平送至该维特比译码器，接收一新参考电平来更新对应于该新参考电平的该参考电平，送出对应于该数据式样的该参考电平以作为一选择电平信号；

一参考比较器，耦接至该延迟路径单元，可将该延迟数字信号与该选择电平信号进行比较，以得到一计数控制信号；

一低通滤波器，耦接至该参考比较器，接收一选择计数值，可根据该计数控制信号来进行向上/向下计数该选择计数值，以得到一新计数值与一电平调整控制信号；

一参考计数存储器，耦接至该低通滤波器与该数据式样存储器，可储存该新计数值，根据该数据式样送出对应的该选择计数值；以及

一电平调整器，耦接至该低通滤波器，可根据该电平调整控制信号以调整该选择电平信号，而得到该新参考电平。

10.如权利要求9所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该维特比译码器还包括：

一分支量度单元，可根据该参考电平将该数字信号进行运算，以得到一分支量度值，当该数字信号超过一最大参考电平与一最小参考电平的范围时，则该分支量度值设定为0；

一加-比较-选择单元，耦接至该分支量度单元，可将该分支量度值累加至一频道位的格状图中多个路径的一路径量度值，比较出该些路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径；以及

一路径存储单元，耦接至该加-比较-选择单元，可依据该残留路径寻找一合并点，根据该合并点对该残留路径进行译码以得到该译码信号。

11.一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统具有一维特比译码器与一调适参考电平调整器，该维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码以得到一译码信号，该调适参考电平调整器耦接至该维特比译码器，将该数字信号与该译码信号进行比较，以得到该参考电平，该维特比译码器具有一加-比较-选择单元，该加-比较-选择单元包括：

多个第一加-比较-选择单元，可计算一分支量度值与一路径量度值，以得到一计算路径量度值，接收一重置信号重置该些第一加-比较-选择单元的状态，接收一标准化信号以设定该计算路径量度值的位；

多个第二加-比较-选择单元，耦接至该些第一加-比较-选择单元，可计算该分支量度值、该路径量度值与该计算路径量度值，以得到一新计算路径量度值与一比较信号，接收该重置信号重置该些第二加-比较-选择单元的状态，接收该标准化信号以设定该新计算路径量度值的位；

一逻辑门，耦接至该些第一加-比较-选择单元与该些第二加-比较-选择单元，可判断该些第一加-比较-选择单元的该计算路径量度值与该些第二加-比较-选择单元的新计算路径量度值的位，以送出一逻辑判断信号；以及

一触发器，耦接至该逻辑门，接收该逻辑判断信号，延迟一段时间后送出该标准化信号；

其中，该些第一加-比较-选择单元与该些第二加-比较-选择单元进行加、比较与选择运算而产生溢位的情况，在该些第一加-比较-选择单元的该计算路径量度值与该些第二加-比较-选择单元的该新计算路径量度值的位为‘1’时，而该逻辑门的判断与该触发器送出该标准化信号，来使产生溢位情况的该些第一加-比较-选择单元的该计算路径量度值与该些第二加-比较-选择单元的该新计算路径量度值的最高连续的数个位保持为‘1’。

12.如权利要求11所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该些第一加-比较-选择单元的每一个第一加-比较-选择单元还包括：

一加法器，可将该分支量度值与该路径量度值进行加法运算，以得到一加总路径量度值；

一第一与门，具有一正相输入端、一反相输入端与一输出端，该正相输入端接收该加总路径量度值的最高位的数据，该反相输入端接收该标准化信号，判断其最高位的数据与该标准化信号的情况，在该输出端输出一第一与门信号；

一第一D型触发器，具有一输入端、一设定端、一重置端与该输出端，在该输入端接收该第一与门信号，在延迟一段时间后，由该输出端输出该计算路径量度值的最高位的数据，在该设定端接收一第一设定信号，以设定该计算路径量度值的最高位的数据，在该重置端接收该重置信号，以重置该计算路径量度值的最高位的数据；

一第二与门，具有该正相输入端、该反相输入端与该输出端，该正相输入端接收该计算路径量度值的最高位的数据，该反相输入端接收该标准化信号，判断其最高位的数据与该标准化信号的情况，在该输出端输出该第一设定信号；

多个与门，该些与门的每一个与门皆具有一第一输入、一第二输入端与该输出端，该些与门的第一个与门的该第一输入端接收该计算路径量度值的最高位的数据，第一个与门的该第二输入端接收该计算路径量度值的第二高位的数据，判断其最高位的数据与第二高位的数据，在第一个与门的该输出端输出一第二设定信号，以此类推，该些与门的最后一个与门的该第一输入端接收该计算路径量度值的第二低位的数据，最后一个与门的该第二输入端接收该计算路径量度值的最低位的数据，判断其第二低位的数据与最低位的数据，在最后一个与门的该输出端输出一最低位设定信号；以及

多个D型触发器，该些D型触发器的每一个D型触发器皆具有该输入端、该设定端、该重置端与该输出端，在该些D型触发器的第一个D型触发器的该输入端接收该加总路径量度值的第二高位的数据，在延迟一段时间后，由第一个D型触发器的该输出端输出该计算路径量度值的第二高位的数据，在第一个D型触发器的该设定端接收该第二设定信号，以设定该计算路径量度值的第二高位的数据，在第一个D型触发器的该重置端接收该重置信号，以重置该计算路径量度值的第二高位的数据，以此类推，在该些D型触发器的最后一个D型触发器的该输入端接收该加总路径量度值的最低位的数据，在延迟一段时间后，由最后一个D型触发器的输出端输出该计算路径量度值的最低位的数据，在最后一个D型触发器的设定端接收该最低位设定信号，以设定该计算路径量度值的最低位的数据，在最后一个D型触发器的重置端接收该重置信号，以重置该计算路径量度值的最低位的数据。

13.如权利要求11所述的光盘机中具有最大似然数据检测电路的数据读出系统，其中该些第二加-比较-选择单元的每一个第二加-比较-选择单元还包括：

一第一加法器，可将该分支量度值与一第m次计算路径量度值进行加法运算，以得到一第一加总路径量度值；

一第二加法器，可将该分支量度值与一第n次计算路径量度值进行加法运算，以得到一第二加总路径量度值，；

一比较器，可比较该第m次计算路径量度值与该第n次计算路径量度值的大小，以产生一比较结果信号；

一多任务器，接收该第一加总路径量度值与该第二加总路径量度值，并接收该比较结果信号以选择其中一值做为一选择路径量度值；

一第一与门，具有一正相输入端、一反相输入端与一输出端，该正相输入端接收该选择路径量度值的最高位的数据，该反相输入端接收该标准化信号，判断最高位的数据与该标准化信号的情况，在该输出端输出一第一与门信号；

一第一D型触发器，具有一输入端、一设定端、一重置端与该输出端，在该输入端接收该第一与门信号，在延迟一段时间后，由该输出端输出该计算路径量度值的最高位的数据，在该设定端接收一第一设定信号，以设定该计算路径量度值的最高位的数据，在该重置端接收该重置信号，则重置该计算路径量度值的最高位的数据；

一第二与门，具有该正相输入端、该反相输入端与该输出端，该正相输入端接收该计算路径量度值的最高位的数据，该反相输入端接收该标准化信号，判断最高位的数据与该标准化信号的情况，在该输出端输出该第一设定信号；

多个与门，该些与门的每一个与门皆具有一第一输入、一第二输入端与该输出端，该些与门的第一个与门的第一输入端接收该计算路径量度值的最高位的数据，第一个与门的第二输入端接收该计算路径量度值的第二高位的数据，判断其最高位的数据与第二高位的数据，在第一个与门的输出端输出一第二设定信号，以此类推，该些与门的最后一个与门的第一输入端接收该计算路径量度值的第二低位的数据，最后一个与门的第二输入端接收该计算路径量度值的最低位的数据，判断其第二低位的数据与最低位的数据，在最后一个与门的输出端输出一最低位信号；以及

多个D型触发器，该些D型触发器的每一个D型触发器皆具有该输入端、该设定端、该重置端与该输出端，在该些D型触发器的第一个D型触发器的输入端接收该选择路径量度值的第二高位的数据，在延迟一段时间后，由第一个D型触发器的输出端输出该计算路径量度值的第二高位的数据，在第一个D型触发器的设定端接收该第二设定信号，以设定该计算路径量度值的第二高位的数据，在第一个D型触发器的重置端接收该重置信号，以重置该计算路径量度值的第二高位的数据，以此类推，在该些D型触发器的最后一个D型触发器的输入端接收该选择路径量度值的最低位的数据，在延迟一段时间后，由最后一个D型触发器的输出端输出该计算路径量度值的最低位的数据，在最后一个D型触发器的设定端接收该最低位设定信号，以设定该计算路径量度值的最低位的数据，在最后一个D型触发器的重置端接收该重置信号，以重置该计算路径量度值的最低位的数据；以及

一第三D型触发器，具有该输入端与该输出端，在该输入端接收该比较结果信号，在延迟一段时间后，由该输出端输出该比较信号。

14.一种光盘机中具有最大似然数据检测电路的数据读出系统，其系统具有一维特比译码器与一调适参考电平调整器，该维特比译码器根据一参考电平将一数字信号进行运算以得到一分支量度值，将该分支量度值累加至一格状图中多个路径的一路径量度值，比较出该多个路径所累加的最小的该路径量度值，并选择最小的该路径量度值的路径以成为一残留路径以及对该残留路径进行译码，以得到一译码信号，该调适参考电平调整器耦接至该维特比译码器，将该数字信号与该译码信号进行比较，以得到该参考电平，该维特比译码器包括：

一分支量度单元，可根据一参考电平将一数字信号进行运算，以得到一分支量度值，当该数字信号超过一最大参考电平与一最小参考电平的范围时，则该分支量度值设定为0；

一加-比较-选择单元，耦接至该分支量度单元，可将该分支量度值累加至一频道位的格状图中多个路径的一路径量度值，比较出该些路径所累加的最小的路径量度值，并选择最小的路径量度值的路径以成为一残留路径；以及

一路径存储单元，耦接至该加-比较-选择单元，可依据该残留路径寻找一合并点，根据该合并点对该残留路径进行译码以得到该译码信号。

Images