CN100430947C - 基于边的倒序树扫描线算法优化层次版图验证方法 - Google Patents

基于边的倒序树扫描线算法优化层次版图验证方法 Download PDF

Info

Publication number
CN100430947C
CN100430947C CNB031264972A CN03126497A CN100430947C CN 100430947 C CN100430947 C CN 100430947C CN B031264972 A CNB031264972 A CN B031264972A CN 03126497 A CN03126497 A CN 03126497A CN 100430947 C CN100430947 C CN 100430947C
Authority
CN
China
Prior art keywords
limit
existence
reversed order
domain
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031264972A
Other languages
English (en)
Other versions
CN1604089A (zh
Inventor
侯劲松
魏文静
陈福海
李宁
张书波
刘燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CNB031264972A priority Critical patent/CN100430947C/zh
Publication of CN1604089A publication Critical patent/CN1604089A/zh
Application granted granted Critical
Publication of CN100430947C publication Critical patent/CN100430947C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

基于边的倒序树扫描线算法优化层次版图验证技术含有)ILT运算的复杂度降到线性的步骤,其特征在于含有以下操作步骤:利用了基于边的扫描线算法和VLSI版图验证的局部性原理,引入版图倒序树(Inverse Layout Tree)和投影边(halo element)的概念,在计算边的状态时发明了”存在状态”与”不存在状态”两种类型的ILT,通过投影法和倒序树扫描线的结合来对版图进行分解,计算操作。利用VLSI版图数据的局部性原理和基于边的扫描线算法的特点,把(版图倒序树)ILT运算的算法复杂度降到线性的程度。使得避免组合爆炸问题并且避免了不同边操作下的几何操作重复这一技术缺陷。

Description

基于边的倒序树扫描线算法优化层次版图验证方法
技术领域
一种基于边的倒序树扫描线算法优化层次版图验证方法属于集成电路计算机辅助设计(IC CAD)领域,尤其是IC CAD工具中版图验证技术领域。
背景技术
集成电路(IC)设计的后期包括版图设计和版图验证,而这两项功能是EDA工具中的重要环节;版图验证是根据版图设计的几何设计规则,电学规则和原始输入的逻辑关系对版图设计进行正确性的验证并且可以通过对电路和参数的提取,产生电路模拟的输入文件进行后模拟,以进一部检查电学性能。
现阶段集成电路的设计规模正由超大规模(VLSI)向极大规模(GSI)转变,而制造工艺则由超深亚微米(VDSM)向纳米量极转变,随着版图规模的急剧膨胀,传统的版图验证方法在计算速度和内存使用方面都落后于用户的需求。
近来,版图层次验证技术成为当今IC CAD工具中VLSI验证技术研究的重点内容。它能利用版图层次的特点,减少不必要的操作和运算但目前还没有一种十分系统和完备的层次版图处理技术,适用于所有形式的层次关系。其实现方法的演变过程大体可以分以下几个阶段:
●全部版图打散,所有重复图形都要重复操作。
●完全相同的单元只处理一次,其余单元可能重复操作。
●单元中部分区域的图形完全相同,只处理一次,其余区域的图形可能重复操作,这里所指的区域一般是矩形。
●单元中不同的layer分别考虑,如果某一layer图形完全相同,只处理一次,其余layer再分区域考虑,这些layer上的图形可能重复操作。
●单元中重复的依据进一步细化到每一图形是否重复出现,对重复出现的图形只处理一次,只对不同图形分别进行处理。
●注意到图形由边组成,如果不同图形的大部分边相同,仍旧可以把边作为判断重复的依据,从而减少重复边的操作。
以上步骤自上而下,重复处理的次数越来越少,而层次处理的难度越来越大。主要的困难在于同一个单元被调用多次(每一次称为一个单元实例,简称Instance),其调用环境往往不完全相同,但不同之处又十分细微。如果仅仅因为单元的调用环境不同就将整个单元重复处理多次,显然效率低下;而如何处理这些不同的单元调用环境使得单元中其它相同的图形仅处理一次是一个十分棘手的难题。目前理论上工业界均没有一套完整、严密的处理方法。
在理论体系不完备的情况下,许多版图层次验证工具的开发采用了启发式和增量开发的技术方法,即每次遇到版图层次不同的情况,就在算法中增加一种处理方式,长此下去,使得IC CAD工具软件的规模急剧增长,软件的质量得不到保证。
为了寻找一种完备的层次处理方法,人们提出了投影法的策略,它的重要思想是:不论环境图形来源于哪个上层单元,只要在本单元的边框范围内,统统将这些环境投影到本单元内。但是问题在于将来在单元内进行操作时,如何区分由于环境的不同导致操作过程和操作结果的不同。投影法的最早思想来自于文献“The halo Algorithm-An Algorithm for HierarchicalDesign Rule Checking of VLSI circuits″,IEEE trans.on CAD,CAD-12,No.2,pp 265-272,1993。
在了解本发明的具体过程前首先论述两个概念:
定义1:采用投影法时,单元内部的某个图形如果来自于其它单元的投影,则把该图形称为投影元素(halo element),halo element简称为halo。
定义2:采用投影法时,单元内部的某个图形如果不是来源于其它单元的投影,则把该图形称为原始元素(primitive element),primitive element简称为primitive。
根据以上定义,投影法处理的一般步骤是:
1.层次预处理
自顶向下寻找每个单元中图形是否与子单元的边框有交叠部分,如果有,则将它与子单元有交叠的部分切割到到子单元中。同时,在子单元中记录该图形来源于哪个父单元。
2.分别对每一条命令进行操作
由于每个单元中都包含了来自不同父单元的图形信息,不能按照普通的非层次处理方法对单元中的图形进行处理,必须对来不同父单元中的图形进行分别处理,处理结果不能全部放在当前单元中,与父单元相关的图形应放到父单元中。
发明内容
本发明针对投影法中如何实现来自不同单元的图形运算难题,提出了基于边的层次版图倒序树与扫描线算法结合的策略,可以适用任何层次情况下的版图验证。
本发明的总体思路:利用基于边的扫描线算法和VLSI版图验证的局部性原理,创造性地引入版图倒序树(ILT:Inverse Layout Tree)和投影元素(halo element)的概念,应用投影法的原则把父单元的图形中与子单元有相互运算关系的图形投影到子单元中,在子单元中处理这些图形,提出“存在状态”与”不存在状态”两种类型的ILT并克服投影法的重复性图形操做这一执行效率不高的技术缺陷。
本发明包含以下主要步骤:
一.层次预处理,自顶向下形成每个单元的halo element:
a)对每个单元的边框,计算父单元是否有图形与单元边框重叠,将重叠部分记为haloelement,并形成版图倒序树(ILT),记录它的来源。这些halo element可以被其子单元继承,形成子单元的版图倒序树(ILT)。具体步骤是:分别处理图形与单元实例(Instance)边框重合的情况以及Instance与Instance有重合部分的两类情况,其中,图形与Instance边框有部分重合时,直接计算重合部分的图形作为投影的结果。
b)对于单元实例(Instance)边框与Instance边框有重叠关系的情形,需要把其中一个子单元的图形递归投影到另一个子单元中,形成halo element。
一个单元的多个halo element如果有重复部分,只记为一个halo element,同时它的ILT记录了不同来源。
二.自底向上对单元进行操作
当每个单元的halo element形成完毕后,分别对每个单元内的图形进行类似于包括图形几何运算(GOA),设计规则检查(DRC),网表提取(NE)的操作。
1)每个单元自底向上采用扫描线算法处理。在扫描线上对所有边按纵坐标排序,垂直边不参与运算。排序的主要目的是为下一步计算边的状态做准备。
2)扫描线上自底向上逐个计算每条边的状态,状态值采用多个ILT表示,状态的记录分为两类,分别是:当本边存在时的ILT状态(ExistStatusILT)和本边不存在时的ILT状态(NonExistStatusILT)。其中ExistStatusILT根据不同的状态值采用多个的ILT存储,NonExistStatusILT也根据不同的状态值采用多个的ILT存储。
三.计算边状态的方法
利用扫描线算法,结合投影法的策略进行几何操作的线形化处理。
a)通过前一条边存在状态和不存在状态的ILT与本边的halo做逻辑“与”运算得到本边的存在状态;
本边存在状态的ILT=前一条边的存在状态“与”本边的halo element+前一条边的不存在状态“与”本边的halo element
当本边方向为正:本边存在状态的数值=前一条边的状态数值+1
当本边方向为负:本边存在状态的数值=前一条边的状态数值-1
b)通过前一条边存在状态和不存在状态的ILT与本边ILT做逻辑“减”运算得到本边不存在的状态;
本边不存在状态的ILT=前一条边的ILT存在状态“减”本边的halo element“加”前一条边的非ILT存在状态“减”本边的halo element
本边不存在状态的数值=前一条边的状态数值
c)状态计算的结果在区分内边、外边时,只需判断存在状态的ILT对应的状态值,不必考虑不存在状态的ILT。
对GOA操作来说,基于边的扫描线算法,每次几何操作边的状态仅与相临边有关,即halo element之间的组合最多与当前的两条边有关,n1≤2,n2≤2,n3≤2,Λ,nk≤2,所有halo element的组合数由2n降为 2 n 1 + 2 n 2 + Λ + 2 n k ≤ 2 2 + 2 2 + Λ 2 2 ≤ 4 n , 即组合数由指数增长变为线性增长。对于DRC来说,每条边的操作可能与周围的几条边有关,但组合数仍旧是线性增长。
四.利用版图的局部性原理,所有的primitive element只处理一次,
当halo element参与运算时,将halo element的各种组合情形都要计算一遍,这些需要多次操作的图形仅仅是halo element的局部范围,而不是其它全部图形。基于边的扫描线算法,仅对halo边以及由于其影响导致其它的状态发生变化的边进行重复计算,大大提高了效率。
由此可见,本发明所述的采用基于边的倒序树扫描线算法和投影法相结合的优化层次版图严验证技术,其优点主要有以下几点:
1.利用VLSI版图数据的局部性原理和基于边的扫描线算法的特点,把ILT运算的算法复杂度降到线性的程度,提高了投影法的执行效率从而降低了数据处理量,使编程规模得以压缩。
2.利用版图的局部性原理引入倒序树和投影元素的概念避免了重复图边的操作计算量,使版图处理速度得以提升,软件的程序规模得以压缩。
3.本发明提出了把版图倒序树的数据结构与基于边的层次扫描线算法结和的思想并提出了把halo element的状态区分为存在状态与不存在状态两类ILT,从而可以直接利用前驱边的状态值得到本边的状态值。使得投影法可以简化解决“由于环境的不同导致图形操作过程和操作结果的不同”这一问题,使版图处理功效得以提高。
附图说明
图1单元C示意图
图2一个典型的版图层次调用
图3用树型结构表示图2的调用关系
图4单元C对应的Inverse Layout Tree
图5单元C中的halo element示意图
图6单元C的halo element的ILT示意图
图7层次扫描线算法示例
图8扫描线上的边操作示意图
图9扫描线上所有边的标记图及每条边上的ILT结果图
图10ILT表示图形或的结果图
图11倒序数边界扫描法流程示意图
具体实施步骤:
版图结构的调用关系图用倒序的形式排列从而反映单元被哪些上层单元调用,形成单元ILT结构。ILT的具体图示请参看附图说明,如图1中单元C有三个图形,其中一个有源区图形与多晶层图形形成一个MOS管,另一个有源区图形是孤立的图形,如果有上层单元的多晶图形与其相交,才能形成MOS管,第二步需要对形成的MOS管是否来源于本单元作出判断。假设单元C的调用环境如图2所示,图3的树型结构反映图2的调用关系即单元C被哪些单元的instance调用;图4将版图结构的调用图形用倒序的形式排列,就形成了单元C的ILT结构;图5则表示单元C的halo element示意图,而单元C的halo element的ILT树形结构,由图6表示。图6中,每个叶子节点的单元instance有一个状态T或F,标明这个halo element的直接来源。T表示halo element直接来源于该instance,F表示不是直接来源。(T或F的标志仅仅是为了方便说明,在实际应用中,可以在ILT树中只画出状态是T的叶子节点,状态是F的节点不画出即可。)
结合一个具体的实例说明如何在基于边的扫描线算法中加入投影法的策略,操作流程步骤可以参看本发明附图11:
图7表示假设两层图形X,Y分别是阴影部分和无色部分,做几何运算“OR X Y Z”,单元B中的所有图形都是来自于单元A的投影,不是单元B的primitive element,为方便描述,单元B的primitive element忽略。
如图8,9所示,选取其中一条扫描线上的所有边,对这些边进行操作。这些边标为:a,b,c,d,e,f,g,h。沿着扫描线自底向上对这些边进行操作,操作的实质是对边的状态进行记数,正向边状态数加1,负向边状态数不变,但同时使得下一条边的状态减1,最后所有边中状态数为1的边就是“或”的结果,状态数是2的边就是“与”的结果。操作的具体过程如下:
(1)对a的状态记数:
a的边是正向边,状态数加1,它的ILT是:
Figure C0312649700081
同时,求出a不存在时的状态,作为中间变量,为下一步做准备,同时中间变量不输出。
(2)b的状态记数:
b有2个状态,分别是当a1存在或a2存在的状态,其ILT如下:
Figure C0312649700083
同时,求出b不存在时的状态,作为中间变量,为下一步做准备,注意,中间变量不输出。
Figure C0312649700084
Figure C0312649700091
(3)c的状态记数:
c有4个状态,分别是当b1,b2,b3,b4存在的状态,其ILT如下:
Figure C0312649700092
ILTc2=ILTb2*ILTc=空集,删掉。
ILTc3=ILTb3*ILTc=空集,删掉c3状态。
同时,求出c不存在时的状态,作为中间变量,为下一步做准备,注意,中间变量不输出。
ILTc3=ILTb1*ILTc=空集,删掉。
Figure C0312649700094
(4)第四步,对d的状态记数:
d有4个状态,分别是当c1,c2,c3,c4存在的状态,其ILT如下:
Figure C0312649700101
ILTd3=ILTc3*ILTd=空集,删掉。
ILTd3=ILTc4*ILTd=空集,删掉。
同时,求出d不存在时的状态,作为中间变量,为下一步做准备,注意,中间变量不输出。
ILTd3=ILTc1*ILTd=空集,删掉。
ILTd3=ILTc2*ILTd=空集,删掉。
Figure C0312649700102
(5)第五步,对e的状态记数(同3,4方法一致)。
(6)第六步,对f的状态记数(同3,4方法一致)。
(7)第七步,对g的状态记数(同3,4方法一致)。
(8)第八步,对h的状态记数(同3,4方法一致)。
最后,将所有状态数=1的边挑出,就是图形或的结果,具体结果是图10。

Claims (2)

1.一种基于边的倒序树扫描线算法优化层次版图验证方法,涉及到层次处理中判断边的类别和计算边的状态,具体步骤如下:
(1)层次预处理:在版图的每个单元中,采用版图层次结构自顶向下投影方法形成所有图形对应边的版图倒序树;
(2)对版图的每个单元自底向上采用扫描线算法处理;在每条扫描线上,对边按照Y坐标的大小排序,垂直边不参与运算;
(3)扫描线上自底向上逐个计算每条边的状态,状态值采用多个版图倒序树表示,状态的记录分为两类:本边存在状态和本边不存在状态,其中版图倒序树存在状态根据不同的状态值采用多个版图倒序树存储,本边不存在状态也根据不同的状态值采用多个版图倒序树存储。
(4)每条边的状态值仅取决于它的直接前驱边,与其它边的状态无关;
(5)通过前一条边存在状态和不存在状态的版图倒序树与本边的投影元素做逻辑“与”运算得到本边的存在状态;
本边存在状态的版图倒序树=前一条边的存在状态“与”本边的投影元素+前一条边的不存在状态“与”本边的投影元素
当本边方向为正:本边存在状态的数值=前一条边的状态数值+1
当本边方向为负:本边存在状态的数值=前一条边的状态数值-1
(6)通过前一条边存在状态和不存在状态的版图倒序树与本边版图倒序树做逻辑“减”运算得到本边不存在的状态;
本边不存在状态的版图倒序树=前一条边的版图倒序树存在状态“减”本边的投影元素“加”前一条边的非版图倒序树存在状态“减”本边的投影元素
本边不存在状态的数值=前一条边的状态数值
(7)状态计算的结果在区分内边、外边时,只需判断存在状态的版图倒序树对应的状态值,不必考虑不存在状态的版图倒序树。
2.根据权利1所述的一种基于边的倒序树扫描线算法优化层次版图验证方法,形成版图倒序树的特征分为;图形与单元实例边框重合的情况以及单元实例与单元实例有重合部分的情况两类,其中,图形与单元实例边框有部分重合时,直接计算重合部分的图形作为投影的结果;单元实例与单元实例有重合部分时,要利用递归投影的方法,寻找所有可能有重叠的图形。
CNB031264972A 2003-09-29 2003-09-29 基于边的倒序树扫描线算法优化层次版图验证方法 Expired - Lifetime CN100430947C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031264972A CN100430947C (zh) 2003-09-29 2003-09-29 基于边的倒序树扫描线算法优化层次版图验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031264972A CN100430947C (zh) 2003-09-29 2003-09-29 基于边的倒序树扫描线算法优化层次版图验证方法

Publications (2)

Publication Number Publication Date
CN1604089A CN1604089A (zh) 2005-04-06
CN100430947C true CN100430947C (zh) 2008-11-05

Family

ID=34658838

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031264972A Expired - Lifetime CN100430947C (zh) 2003-09-29 2003-09-29 基于边的倒序树扫描线算法优化层次版图验证方法

Country Status (1)

Country Link
CN (1) CN100430947C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452493B (zh) * 2007-11-29 2010-09-08 北京华大九天软件有限公司 一种提高版图验证中图形扩展速度的方法
CN101464916B (zh) * 2007-12-21 2010-09-08 北京华大九天软件有限公司 集成电路版图的器件属性计算方法
CN102411643B (zh) * 2010-09-26 2014-06-25 北京华大九天软件有限公司 集成电路版图验证自适应扫描线计算方法
CN102622456B (zh) * 2011-01-28 2014-02-05 北京华大九天软件有限公司 集成电路版图验证图形拓扑命令并发计算方法
CN102890730B (zh) * 2011-07-20 2016-08-10 清华大学 一种集成电路版图验证中矩形包含规则的验证方法
CN104573149A (zh) * 2013-10-17 2015-04-29 北京华大九天软件有限公司 一种平板显示版图设计规则检查的去除重复报错方法
CN106649897B (zh) * 2015-10-28 2019-11-15 北京华大九天软件有限公司 一种子单元阵列拼接预处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956257A (en) * 1993-03-31 1999-09-21 Vlsi Technology, Inc. Automated optimization of hierarchical netlists
US5974243A (en) * 1997-10-31 1999-10-26 Hewlett-Packard Company Adjustable and snap back design-rule halos for computer aided design software
US6045584A (en) * 1997-10-31 2000-04-04 Hewlett-Packard Company Multilevel and beveled-corner design-rule halos for computer aided design software
WO2003021499A1 (en) * 2001-08-29 2003-03-13 Morphics Technology Inc. Integrated circuit chip design
CN1430265A (zh) * 2001-12-28 2003-07-16 恩益禧电子股份有限公司 设计系统大规模集成电路的方法
CN1441481A (zh) * 2002-02-14 2003-09-10 松下电器产业株式会社 半导体集成电路的设计方法和测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956257A (en) * 1993-03-31 1999-09-21 Vlsi Technology, Inc. Automated optimization of hierarchical netlists
US5974243A (en) * 1997-10-31 1999-10-26 Hewlett-Packard Company Adjustable and snap back design-rule halos for computer aided design software
US6045584A (en) * 1997-10-31 2000-04-04 Hewlett-Packard Company Multilevel and beveled-corner design-rule halos for computer aided design software
WO2003021499A1 (en) * 2001-08-29 2003-03-13 Morphics Technology Inc. Integrated circuit chip design
CN1430265A (zh) * 2001-12-28 2003-07-16 恩益禧电子股份有限公司 设计系统大规模集成电路的方法
CN1441481A (zh) * 2002-02-14 2003-09-10 松下电器产业株式会社 半导体集成电路的设计方法和测试方法

Also Published As

Publication number Publication date
CN1604089A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
US6959304B1 (en) Method and apparatus for representing multidimensional data
US5550714A (en) Schematic generator and schematic generating method
CN100430947C (zh) 基于边的倒序树扫描线算法优化层次版图验证方法
Brenner et al. Legalizing a placement with minimum total movement
Franzblau Performance guarantees on a sweep-line heuristic for covering rectilinear polygons with rectangles
Stanion et al. Boolean division and factorization using binary decision diagrams
Nakatake et al. Module placement on BSG-structure with pre-placed modules and rectilinear modules
Cong et al. Performance-driven technology mapping for heterogeneous FPGAs
Fajstrup Loops, ditopology and deadlocks
Bentley et al. The complexity of manipulating hierarchically defined sets of rectangles
Mangen et al. Search for the intersection polygon of any two polygons: Application to the garment industry
Cheng et al. Symbolic layout compaction under conditional design rules
Finkel On recognizable languages of infinite pictures
CN101751494A (zh) 一种基于倒序树扫描线算法的边投影优化方法
Huang et al. Gate matrix partitioning
US6584605B1 (en) Method for forming a relative placement of components of an integrated circuit using a structural similarity group
Salek et al. Hierarchical buffered routing tree generation
Nöllenburg et al. Layered area-proportional rectangle contact representations
Pecht et al. Advanced routing of electronic modules
Eschbach et al. Orthogonal circuit visualization improved by merging the placement and routing phases
Wang et al. Single-faced Boolean functions and their minimization
Doerffer et al. Time efficient method for MOS circuit extraction
Sherwani et al. Data Structures and Basic Algorithms
Chen et al. A new interconnect-aware floorplan representation and its application to floorplanning targeting buffer planning
Souvaine et al. The contour problem for restricted-orientation polygons

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING HUADAJIUTIAN SOFTWARE CO., LTD.

Free format text: FORMER NAME: BEIJING ZHONGDIANHUADA ELEKTRON DESIGN LIMITED LIABILITY COMPANY

CP01 Change in the name or title of a patent holder

Address after: Beijing city Chaoyang District Gaojiayuan No. 1

Patentee after: HUADA EMPYREAN SOFTWARE Co.,Ltd.

Address before: Beijing city Chaoyang District Gaojiayuan No. 1

Patentee before: BEIJING CEC HUADA ELECTRONIC DESIGN Co.,Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: HUADA EMPYREAN SOFTWARE Co.,Ltd.

Address before: 100015 Beijing city Chaoyang District Gaojiayuan No. 1

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081105