CN100405288C - 乘法器的符号延伸方法及结构 - Google Patents

乘法器的符号延伸方法及结构 Download PDF

Info

Publication number
CN100405288C
CN100405288C CNB2004100476512A CN200410047651A CN100405288C CN 100405288 C CN100405288 C CN 100405288C CN B2004100476512 A CNB2004100476512 A CN B2004100476512A CN 200410047651 A CN200410047651 A CN 200410047651A CN 100405288 C CN100405288 C CN 100405288C
Authority
CN
China
Prior art keywords
multiplier
symbol extension
compensation
symbol
extension method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100476512A
Other languages
English (en)
Other versions
CN1704898A (zh
Inventor
罗宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CNB2004100476512A priority Critical patent/CN100405288C/zh
Publication of CN1704898A publication Critical patent/CN1704898A/zh
Application granted granted Critical
Publication of CN100405288C publication Critical patent/CN100405288C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种乘法器的符号延伸方法及结构，于数字信号处理器(DSP)的乘法器(multiplier)使用到的编码运算，在不增加关键路径(criticalpath)的前提下，借设置多个补偿位(complemental bit)于符号延伸(signextension)的编码中，达到减少浪费的芯片面积并能使乘法器做的更小的目的。

Description

乘法器的符号延伸方法及结构
技术领域
本发明涉及一种乘法器的符号延伸方法及结构，借设置多个补偿位于乘法器的编码中，达到减少浪费的芯片面积并能使乘法器做的更小的目的。
背景技术
乘法器(multiplier)是一个基本操作数部件，复杂大量的运算几乎都会用到乘法器，在数字信号处理器(Digital Signal Processor，DSP)中最典型的运算--乘累加器(Multiplier Accumulator，MAC)亦需要使用乘法器，乘法器大量运用于数字信号处理上，例如数字滤波器即为最典型的例子，此外现今大多的微处理器亦配有一个以上的乘累加器MAC，使其微处理器能够使用一指令时间内完成一乘法与加法的运算。
一般而言，设计一个乘法器会使用一改良式布斯算法(modified BoothAlgorithm)，这个算法可说是一种重编码(Recoding)的技巧，可使原本多项(N)的部分乘积项(partial product terms)减少一半(N/2)的项次，之后再用Wallace Tree将这些部分乘积项加总。然而，这些部分乘积项的权重(weight)不同，所以放在Wallace Tree会产生一种阶梯状的形式，对于符号二进制乘法(Signed Binary Multiplication)来说，每个部分乘积项都要做符号延伸(sign extension)到Wallace Tree的最左边。
图1A至图1D所示为已知技术三位改良式布斯演算的编码步骤示意图，此例二进制的被乘数为00101011，乘数为10011010，布斯算法的基本有下列规则：一开始在被乘数最右边加一个零，每次看两个位，完成编码后向右位移一位，则得到00为0、01为+1、10为-1、11为0，故三位的改良式布斯算法编码有如图1A所示的规则：一开始在被乘数最右边加一个零，每次看三个位，完成编码后向右位移二位，若看到000为0、001为+1、010为+1、100为-2、011为+2、110为-1、101为-1、111为0。其中001的第一位与第二位为00，对照上述规则为0，第二位与第三位为10，对照上述规则为+1，0+1为+1；其中011的第一位与第二位为01，对照上述规则为+1，而权重为2，第二位与第三位为11，对照之后为0，2+(+1)+0等于+2，以此类推可得图1A的表，并不在此赘述。
而图1B所示将乘数10011010拆解为3位为一单位的分组，每组的第一个位与第三个位分别为相邻的第三位或是第一位，结果拆解如图示的第一组P1、第二组P2、第三组P3与第四组P4，若拆解后不足一组，就要在不影响结果的前提下补0或1，如此例第一组P1的第三位补上一个0。对照图1A所示的对照表，可得P1为-2、P2为-1、P3为+2、P4为-2。
以图1B所示拆解的四个组所得的值，加以运算，即与被乘数M运算，得到图1C所示的部分乘积项-M、-2M、+2M与+M，每一组的长度都必须比被乘数多一位，如此才能足够表示被乘数的两倍，也就是不会有溢位(overflow)的情形发生，而多出的一位则是用符号延伸(sign extension)的方式产生。其中-M为被乘数00101011的2补码(2′s complement)，得到-M＝111010101；-2M为被乘数的2补码再向左位移一个位，并于最后一位补0，而得到-2M＝110101010；而+2M为将被乘数向左位移一个位再于最后一个位补上一个位0；而+M为将被乘数第一位左边多补一个位0。另一说法为可以于乘法运算前于被乘数M前先补一个得0到+M，成为+M＝000101011；则-M为被乘数M的2补码；-2M为-M位移一个位，最后补一个0；+2M为被乘数+M位移一个位，最后亦补个0。
下一步继续将上述部分乘积项-M、-2M、+2M、+M与将乘数编码的P1、P2、P3、P4结合，而得图1D的符号延伸位示意表。其中第一列P1′显示为图1BP1值为-2的部分乘积，即-2M的值110101010；而第二列P2′为P2值-1的部分乘积，再以-M值111010101再向左位移两个位；第三列P3′为P3值+2的部分乘积，故以+2M值001010110再向左位移四个位；第四列P4′为P4值-2的部分乘积，再以-2M值110101010再向右位移六个位，各列中P1′、P2′、P3′、P4′内中的部分乘积a，b，c，d形成如图1D的阶梯状位表，分别由-2M、-M、+2M、-2M组成的部分乘积a，b，c，d的阶梯状位表左右有未填满的空格，以不影响结果为原则，其右方空格以0补满，左方空格则须参考各列的第一位为0或1，以形成图1D的符号延伸位表，已用技术如第一列P1′的部分乘积a的第一位为1，即所谓最大有效位(most significantbit，MSB)则左边空格皆补1(one-extension)；第二列P2′的部分乘积b的第一位为1，则左右空格皆补1；第三列P3′的部分乘积c的第一位为0，则左边空格皆补0；第四列P4′的部分乘积d的第一位为1，则左边空格皆补1。
最后，将图1D所示的符号延伸位相加总，则得被乘数00101011与乘数10011010相乘的乘积。
但此改良式布斯演算编码在部分乘积项产生的步骤中，每项皆需要作符号延伸位辨识与补位，这样的符号延伸的浪费会随着乘法器的宽度增加而加多。
另如美国专利第5,251,167号，并非直接在乘法运算中作符号延伸再使用压缩器(compressor)把全部的部分乘积项加总，而是设计一更正编码器(correction encoder)，借多产生一更正列(correction row)，并将之放入Wallace Tree的最下一层，再做最后加总。这样的方法于实际运用时的确可以减少芯片面积的浪费，但是又多了一层更正列，表示关键路径(critical path)将会增加，进而影响效能。
上述在改良式布斯算法中的部分乘积项产生的符号延伸位有可能为补0(zero-extension)或补1(one-extension)，在演算中需要花费一些判断与运算的时间，本发明为改善已用技术效能不彰与浪费芯片面积的缺陷，在不增加关键路径的前提下，借设置多个补偿位于符号延伸的编码中，达到减少浪费的芯片面积并能使乘法器做的更小的目的。
发明内容
本发明的主要目的，在于提供一种乘法器的符号延伸方法及结构，于数字信号处理器的乘法器使用到的编码运算，在不增加关键路径的前提下，借设置多个补偿位于符号延伸的编码中，达到减少浪费的芯片面积并能使乘法器做的更小的目的。
该方法的步骤包括有：决定该乘法器的宽度；即得一符号延伸位总值；将乘数以改良式布斯算法重新编码；再将编码的值乘上被乘数得到多项的部份乘积，以形成一第一阶梯位表；设定多个补偿位、一第一修正位与一第二修正位，以形成一第二阶梯位表；以及加总，将该第二阶梯位表的多层相加，借上述步骤将该符号延伸位总值内嵌于该多层部分乘积项上，而达到没有增加关键路径的目的。
附图说明
图1A至图1D为已知技术三位改良式布斯演算的编码步骤示意图；
图2A为本发明的符号延伸位示意图；
图2B为本发明的符号延伸位区加总示意图；
图2C所示本发明补偿位示意图；
图3为本发明补偿位方法的第二阶梯位表示意图。
图4为本发明乘法器的符号延伸方法流程图；
图5A至图5D为本发明乘法器的符号延伸方法实施例步骤流程示意图。
其中，附图标记说明如下：
P1第一组          P2第二组
P3第三组          P4第四组
P1’第一列        P2’第二列
P3’第三列        P4’第四列
M被乘数           N乘数
N1第一组          N2第二组
N3第三组          N4第四组
N1’第一列        N2’第二列
N3’第三列        N4’第四列
a第一部分乘积项   b第二部分乘积项
c第三部分乘积项   d第四部分乘积项
s0补0区           s1符号延伸位区
s2符号延伸位总值  c1第一补偿位
c2第二补偿位      c3第三补偿位
c4第四补偿位      c5第一修正位
c6第二修正位      a1最大有效位
具体实施方式
在数字信号处理器(DSP)中的乘法器(multiplier)的运算中，本发明提供一乘法器的符号延伸方法及结构使数字信号处理器芯片的符号延伸位(sign extension bit)的面积不增加，又可维持效能，更能使Wallace Tree的阶梯状位表愈少，并借以减少其中关键路径(critical path)。
本发明将改良式布斯算法(modified Booth algorithm)中的部分乘积项(partial product terms)产生的符号延伸位全部设为1(one-extension)，在演算中可先将此固定值先加总，之后再判断其中有否需要在补偿的地方，请参阅图2A符号延伸位示意图所示，其中有四组部分乘积项，分别为a、b、c、d等四组，在改良式布斯算法中形成第一阶梯型位表，且此阶梯型位的右方全部补0，形成一补0区s0，并不影响结果；而左方全部补1，形成一符号延伸位区s1，最后成为一个矩形的位表。
因为上述符号延伸位区s1固定设为1，于实作中可先行运算成一固定值，如图2B所示其总值为10101011(若以8×8的乘法器为例)，空缺部分以0补足。此处每个部分乘积项都补为1，也就是假设每个部分乘积项都是负值(一)，但这样不一定正确，本发明更对此补偿设置多个补偿位(complementalbit)，借以判断各部分乘积项的最大有效位(MSB，即第一位)为1或0，即判断为负值还是正值。
再请参阅图2C所示本发明补偿位示意图，于第一部分乘积项a的最大有效位前设置第一补偿位c1，于第二部分乘积项b的最大有效位前设置第二补偿位c2，于第三部分乘积项c的最大有效位前设置第三补偿位c3，于第四部分乘积项d的最大有效位前设置第四补偿位c4，最下一列为事先已得到的符号延伸位总值s2。上述多个部分乘积项a，b，c，d的最大有效位若为1(即部分乘积项为负数)，则表示原本全部设为1的符号延伸位区s1假设正确，则对应的补偿位为00，表示不影响其正确值，但若最大有效位为0(即部分乘积项为正数)，则事先设为1的假设则错误，于此将补偿位设为1，二进制加法中，全部为1加上一个1会使除了权值最大(顺序最左的位)的位除外全部为0，故亦不改变原正确值，如下列关系式：
情况一：最大有效位为1，则补偿位为0
情况二：最大有效位为0，则补偿位为1
借此多个补偿位c1，c2，c3，c4与各部分乘积项的最大有效位(第一位)值来对事先符号延伸位全部设为1的总值s2做补偿。最后将加上补偿位知各部分乘积项与符号延伸位总值(常数)加总得出此乘法器的结果。在此电路实作上，补偿位除了反向器(inverter)和一些牵线外并无任何的花费。
本发明为了减少符号延伸位多加的符号延伸位总值s2而增加的成本(关键路径增加)，更将此符号延伸位总值s2内嵌于部分乘积项上，因为符号延伸单元总值s2为一常数，故做此内嵌方法再配合额外的几个补偿位，仍可以将关键路径减为原来的层数。
请参阅图3所示的补偿位方法示意图。将符号延伸位总值s2内嵌于部分乘积项的符号延伸位上，如图所示第一补偿位c1就会被影响，但其余的补偿位依旧不变，故于第一部分乘积项a的最大有效位a1前加入额外的第一修正位c5与第二修正位c6来补偿第一补偿位c1被改变的情形，如此形成如图的第二阶梯位表。第一修正位c5与第二修正位c6的值决定依据第一部分乘积项a的最大有效位a1(第一位)值与本发明内嵌的符号延伸位总值s2，其中对修正位c5，c6与第一补偿位c1有影响的为符号延伸位总值s2最后三的位011，若第一部分乘积项a的最大有效位a1为1，表示之前将符号延伸位全设为1的假设正确，即不须改变原来全部为1的假设，故对照该符号延伸位总值s2最后三个位011，使c5，c6，c1分别为011，若最大有效位a1为0，表示之前设为1的假设错误，则须借修正位与补偿位来补偿，故c5，c6，c1分别为100，使符号延伸位补偿为0，关系式如下：
情况一：最大有效位为1，则c5，c6，c1为011
情况二：最大有效位为0，则c5，c6，c1为100
而图4所示为归纳上述本发明乘法器的符号延伸方法流程图。步骤一开始，即决定了乘法器的宽度，亦即被乘数与乘数的位数为已知，也就决定了符号延伸位区加总所得的一常数——符号延伸位总值(步骤401)；接着将乘数以改良式布斯算法重新编码，将被乘数以2补码与位移方式得到部分乘积项可能的值(-M，+M，-2M，+2M)，而乘数以3位为一单位分组，不足3位的要以不影响原值的原则补足(步骤402)；将上一步骤乘数的编码乘上被乘数，算出部分乘积项(步骤403)；依改良式布斯算法的规则排列得到符号延伸位及第一阶梯位表(步骤404)；借各部分乘积项的一第一位值，也就是最大有效位值判断各补偿位值与第一、第二修正位，并形成第二阶梯位表(步骤405)；将步骤405形成的第二阶梯位表的多层加总，即得到本实施例8位乘法器的结果(步骤406)。上述步骤中所述的被乘数与乘数的地位与编码可倒置，并不受限于此。
图5A至图5D为本发明乘法器的符号延伸方法实施例步骤流程，本实施例以8位的被乘数(multiplicand)与乘数(multiplier)为例，其中被乘数M表示为X1X2X3X4X5X6X7X8，乘数N表示为Y1Y2Y3Y4Y5Y6Y7Y8，而本发明的乘法器符号延伸方法步骤如下：
步骤一：由已知如已用技术图1A所示的3位改良式布斯算法(3-bitmodified Booth algorithm)位表中得知每一组3位码的值，如000为0、001为+1、010为+1、100为-2、011为+2、110为-1、101为-1、111为0。
步骤二：将乘数N(或被乘数M)重新以三位一组来编码，分成多个组，并对照步骤一的位表得到每一组的值。每组的第一个位与第三个位分别为相邻组的第三位或是第一位，若拆解后不足3位一组，就要在不影响结果的前提下于最后一组后(或第一组前)补0或1，结果拆解如图5A所示的第一组N1为Y7Y8Y0、第二组N2为Y5Y6Y7、第三组N3为Y3Y4Y5、第四组N4为Y1Y2Y3，其中Y0为一开始初始参考位，其值恒为0，对照步骤一所得的对照表，可得各组的值。
步骤三：将步骤二所得每组的值乘上被乘数M(或乘数N，若步骤二对被乘数M编码)得多组部分乘积项(partial product terms)，此项数依据步骤二中分组数目所得。以3位改良式布斯算法的位表得知，各组值可为0、-1、+1、-2与+2等几种情况，则部分乘积项需算出-M、-2M、+2M与+M，其中-M为被乘数M的2补码(2’s complement)，将-M表示为Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm8，也就是Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm8为X1X2X3X4X5X6X7X8的2补码，而+M和-M皆用符号延伸(sing extension)的方式多产生一位，如此才能足够表示被乘数的两倍，因此+M为X1X2X3X4X5X6X7X8；-M为Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm8；+2M为+M向左位移一位，最后一位补0，如图标为X1X2X3X4X5X6X7X80；-2M为-M向左位移一位，最后一位补0，如图标为Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm80。
步骤四：继续将上述部分乘积项-M、-2M、+2M、+M与将乘数编码的N1、N2、N3、N4结合，如其中一组的值为-1，则将-M代入；如为-2，则以-2M代入；若为+1，将+M代入；若为+2，则将+2M代入。如图5C所示的阶梯位表与符号延伸位表即将被乘数M与乘数N编码后得到的部分乘积项，本实施例以第一组N1值为-1、第二组N2值为-2、第三组N3值为+2、第四组N4值为+1为例，其中第一例N1’显示为乘数N中的第一组N1值为-1的部分乘积，即-M的值Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm8；而第二列N2’为N2值-2的部分乘积，再以-2M值Xm1Xm2Xm3Xm4Xm5Xm6Xm7Xm80再向左位移两个位；第三列N3’为N3值+2的部分乘积，故以+2M值X1X2X3X4X5X6X7X80再向左位移四个位；第四列N4’为N4值+1的部分乘积，再以+M值X1X2X3X4X5X6X7X8再向左位移六个位，上述各列中N1’、N2’、N3’、N4’内中的部分乘积形成如图示的第一阶梯位表，部分乘积组成的阶梯状位表左右有未填满的空格，本发明以不影响结果为原则，其右方空格以0补满，而左方空格则为符号延伸位区，为一以1补满的常数，即图2B所示的符号延伸位总值。
步骤五：因为上述的符号延伸位总值为将符号延伸位皆设为1的结果，故须借上述第一阶梯位表各部分乘积项N1’、N2’、N3’、N4’等列的最大有效位来判断如图5D所示补偿位c1，c2，c3，c4与修正位c5，c6的值，而形成第二阶梯位表。除第一最大有效位(如第一列N1’的Xm1)外，若各列所示的最大有效位为1(即部分乘积项为负数)，其相对应的补偿位设为0，若最大有效位为0(即部分乘积项为正数)，则相对应的补偿位设为1；而第一最大有效位若为1，则不须补偿原来全设为1的假设，故第一修正位c5、第二修正位c6与第一补偿位c1的值为011，若第一最大有效位为0，则须补偿原来假设，故c5c6c1为100。
步骤六：将第二阶梯位表各列加总而得到答案。
由本发明的方法可知当乘法器的宽度愈宽，节省的符号延伸位也就愈多，其中除最底层的部分乘积项并无节省外，其上每一层皆有节省位运算。
综上所述，本发明于数字信号处理器的乘法器使用到的编码运算中，除了设置多个补偿位于符号延伸的编码中，除了少许的反向器和牵线之外，并无增加其它成本，并减少使用芯片面积且增加效率。
以上所述仅为本发明的较佳可行实施例，并非因此拘限本发明的保护范围，故凡运用本发明说明书及附图内容所为的等效结构变化，均同理包含于本发明的保护范围内。

Claims (10)

1.一种乘法器的符号延伸方法，为于该乘法器中的改良式布斯算法中设置多个补偿位与多个修正位的符号延伸方法，其特征在于该方法步骤包括有：
决定该乘法器的宽度，即得一符号延伸位总值；
将一乘数以一改良式布斯算法重新编码
算出多层部分乘积项，借编码后的该乘数乘上一被乘数，以形成一第一阶梯位表；
设定多个补偿位、一第一修正位与一第二修正位，以形成一第二阶梯位表；及
加总，将该第二阶梯位表的多层相加；
借上述步骤将该符号延伸位总值内嵌于该多层部分乘积项上。
2.如权利要求1所述的乘法器的符号延伸方法，其特征在于于将一乘数以一改良式布斯算法重新编码的步骤中，依据三位改良式布斯算法将该乘数以三位为一单位分成多组再进行编码。
3.如权利要求1所述的乘法器的符号延伸方法，其特征在于该符号延伸位总值将该多层部分乘积项左方的符号延伸位全部设为1后相加所得。
4.如权利要求1所述的乘法器的符号延伸方法，其特征在于该多个补偿位值依据该多层部分乘积项的多个最大有效位而决定。
5.如权利要求4所述的乘法器的符号延伸方法，其特征在于该最大有效位为1，则该对应的补偿位为0。
6.如权利要求4所述的乘法器的符号延伸方法，其特征在于该最大有效位为0，则该对应的补偿位为1。
7.如权利要求1所述的乘法器的符号延伸方法，其特征在于该第一阶梯位表的第一层部分乘积项的最大有效位前设置有该第一修正位、该第二修正位与一第一补偿位。
8.如权利要求7所述的乘法器的符号延伸方法，其特征在于该第一修正位、第二修正位与该第一补偿位值依据一第一最大有效位而决定。
9.如权利要求7所述的乘法器的符号延伸方法，其特征在于若该第一层部分乘积项的最大有效位为1，则该第一修正位、第二修正位与该第一补偿位为011。
10.如权利要求7所述的乘法器的符号延伸方法，其特征在于若该第一层部分乘积项的最大有效位为0，则该第一修正位、第二修正位与该第一补偿位为100。
CNB2004100476512A 2004-05-27 2004-05-27 乘法器的符号延伸方法及结构 Expired - Fee Related CN100405288C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100476512A CN100405288C (zh) 2004-05-27 2004-05-27 乘法器的符号延伸方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100476512A CN100405288C (zh) 2004-05-27 2004-05-27 乘法器的符号延伸方法及结构

Publications (2)

Publication Number Publication Date
CN1704898A CN1704898A (zh) 2005-12-07
CN100405288C true CN100405288C (zh) 2008-07-23

Family

ID=35577194

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100476512A Expired - Fee Related CN100405288C (zh) 2004-05-27 2004-05-27 乘法器的符号延伸方法及结构

Country Status (1)

Country Link
CN (1) CN100405288C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227963B (zh) * 2019-11-21 2024-05-17 华为技术有限公司 一种乘法器及算子电路
CN113761451B (zh) * 2020-06-05 2024-04-16 扬智科技股份有限公司 求平方根的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990013867A1 (en) * 1989-05-12 1990-11-15 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Digital processor for two's complement computations
EP0813143A2 (en) * 1989-11-13 1997-12-17 Harris Corporation Sign extension in plural-bit recoding multiplier
CN1176425A (zh) * 1996-06-06 1998-03-18 松下电器产业株式会社 运算处理装置
CN1201182A (zh) * 1997-04-30 1998-12-09 朗迅科技公司 为乘法器提供纯进位保存输出的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990013867A1 (en) * 1989-05-12 1990-11-15 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Digital processor for two's complement computations
EP0813143A2 (en) * 1989-11-13 1997-12-17 Harris Corporation Sign extension in plural-bit recoding multiplier
CN1176425A (zh) * 1996-06-06 1998-03-18 松下电器产业株式会社 运算处理装置
CN1201182A (zh) * 1997-04-30 1998-12-09 朗迅科技公司 为乘法器提供纯进位保存输出的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
32*8乘法器完成32*32乘加器的算法及实现. 于敦山，田泽.微电子学与计算机，第3期. 2002
32*8乘法器完成32*32乘加器的算法及实现. 于敦山，田泽.微电子学与计算机，第3期. 2002 *
采用Booth 算法的16*16并行乘法器的设计. 刘东.现代先子技术，第9期. 2003
采用Booth 算法的16*16并行乘法器的设计. 刘东.现代先子技术，第9期. 2003 *

Also Published As

Publication number Publication date
CN1704898A (zh) 2005-12-07

Similar Documents

Publication Publication Date Title
EP0158530B1 (en) Nonrestoring divider
US5465226A (en) High speed digital parallel multiplier
CN102855117B (zh) 浮点加法器
US7707233B2 (en) Coverting a number from a first base to a second base
US8601047B2 (en) Decimal floating-point adder with leading zero anticipation
Dadda Multioperand parallel decimal adder: A mixed binary and BCD approach
GB2365636A (en) Parallel counter and multiplication logic circuit
CN105468331A (zh) 独立的浮点转换单元
CN100440136C (zh) 算术单元
JPH05233228A (ja) 浮動小数点演算装置およびその演算方法
Del Barrio et al. A combined arithmetic-high-level synthesis solution to deploy partial carry-save radix-8 booth multipliers in datapaths
JPS60163128A (ja) 乗算回路
JPH0368416B2 (zh)
CN100405288C (zh) 乘法器的符号延伸方法及结构
US6434586B1 (en) Narrow Wallace multiplier
JPH03164932A (ja) 演算回路と演算回路のデータ処理法
US4677583A (en) Apparatus for decimal multiplication
JPH0250492B2 (zh)
CN116070474B (zh) 一种面向ai浮点融合运算单元的验证激励产生方法
US7958180B2 (en) Multiplier engine
JPH09231055A (ja) 論理演算回路及びキャリールックアヘッド加算器
US4118786A (en) Integrated binary-BCD look-ahead adder
CN111506293B (zh) 一种基于srt算法的高基除法器电路
US11244097B1 (en) System and method for determining hybrid-manufacturing process plans for printed circuit boards based on satisfiability modulo difference logic solver
US20050223054A1 (en) Multiplier sign extension method and architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723