CN1201182A - 为乘法器提供纯进位保存输出的方法 - Google Patents

为乘法器提供纯进位保存输出的方法 Download PDF

Info

Publication number
CN1201182A
CN1201182A CN 98107483 CN98107483A CN1201182A CN 1201182 A CN1201182 A CN 1201182A CN 98107483 CN98107483 CN 98107483 CN 98107483 A CN98107483 A CN 98107483A CN 1201182 A CN1201182 A CN 1201182A
Authority
CN
China
Prior art keywords
multiplier
partial product
mentioned
carry
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 98107483
Other languages
English (en)
Inventor
卡拉韦·贾纳德翰·拉格亨纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of CN1201182A publication Critical patent/CN1201182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5306—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products
    • G06F7/5312—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with row wise addition of partial products using carry save adders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49994—Sign extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种由2的补码进位保存乘法器实现纯进位保存输出的方法。具体地说,该方法用于使每个部分积和所有部分积的和在2的补码进位保存乘法器中为纯进位保存形式。该方法包括对乘法器中每个部分积的符号扩展位的加法从而实现上述纯进位保存形式。

Description

为乘法器提供纯进位保存输出的方法
本发明涉及对数值数据进行自动处理的方法，具体地说，涉及一种在这种处理中对进位保存乘法的改进方法。
在数值数据进行自动处理的方法中，典型地如在数字计算机中，在过去几十年中提出了大量的方法以降低进行给定的计算所需的处理时间，或利用较简单的硬件实现给定级别的处理，或同时实现两个目标。在这些技术中包括利用进位保存的结构来简化数字加法和乘法并将数值表示为2的补码以避免处理负数时的问题。上述每种技术均被广泛地应用于现代数字计算机的数值处理中。
利用进位保存结构的2的补码乘法器在自动数字处理技术中是广为人知的，其中最流行的是基于安德罗·布思(Andrew Booth)在1951年开发的算法的一种乘法器，被称为布思乘法器。在这种进位保存乘法器中，内部的处理是以进位保存的形式进行的，但其输出通过对积的每个位合并“进位”项与“和”项被转换回二进制。在很多场合，可能希望将乘法器的输出以其进位保存的形式转入另一个处理。当在合并操作之前可以由进位保存乘法器中提取输出，该输出将具有名义的进位保存形式，该输出不是纯进位保存输出，而利用它可能会在进一步的处理中引起错误。具体地说，该伪进位保存输出不能可靠地保证检出溢出情况或饱和运行性能。相似地，也不可能利用这样的伪进位保存输出可靠地进行符号扩充。
因此，本发明的一个目的是提供一种从2的补码进位保存乘法器获得纯进位保存输出的方法。为此目的，本发明提供了一种在一个2的补码进位保存乘法器中以纯进位保存形式产生每个部分积及所有部分积的和的方法。该方法包括为实现该纯进位保存形式，在乘法器的每个部分积添加符号扩充位的步骤。
以下参考附图对本发明的实施例加以详细的说明。
图1为利用进位保存结构的典型的现有技术的布思乘法器的简图。
图2为根据本发明的方法改进的布思乘法器的解码后的部分积。
图3为根据本发明的方法实现的一个典型的12×10布思乘法器的进位保存加法部分。
以下的讨论将部分根据计算机系统中按数据位运算时的算法和符号表示进行。可以理解这些算法描述和表示是熟练计算机处理技术的人常采用的向其他熟悉该技术的人传递其工作的实质信息的一种手段。
在本文中(和一般情况下)算法可以看作是用来产生所希望的结果的一个完备的步骤系列。这些步骤通常涉及对物理量的处理。通常，虽然并不是必须的，这些量采取可以被存储、传输、组合、比较和进行其他处理的电或磁信号的型式。为了便于参考及与通常的应用一致起见，这些信号将往往以位、值、元素、符号、字符、术语、数字等加以描述。但是，应当强调指出，这些和类似的术语是和适当的物理量相应的，这些术语仅仅是一些应用于这些量的方便的标记。
任何研究对数值数据进行机器处理的起点是确定数据被表示的形式。作为开始，选取一个数的进制。历史上对数字的机器处理采用过2进制、8进制、10进制和16进制。因为二进制系统在现代机器进行的数字处理中占有绝对的优势，本文中将对本发明的方法用二进制系统来加以介绍。对于熟悉该类技术的人而言十分明显，本发明的方法可以很容易地推广到其他的进制。
在利用自动处理系统进行数字运算时，必须对页数的表示和运算方法加以考虑。尽管可以利用传统的符号和数值表示法(即，利用问题中的数字的绝对值和一个用来表示该数是正还是负的符号，通常正号被认为是隐含的)，但对于机器处理这种表示形式是难以实现的(或过于昂贵)。相应地，数的补码通常被应用于自动处理的算术过程中，它利用一个附加的位(通常在最高位的位置)来表示问题中数的符号。以补码形式处理数据的方法和利用补码的优点是众所周知的，所以本文中将不作进一步的讨论。
通常采用的有两种补码：基数补码和递减补码，其中基数补码涉及所用进制数的进制。在二进制系统中，递减补码也称作一的补码，是以对所考虑的二进制数的每一位取补构成的(即将所有的“1”变为“0”。反之亦然)。基数补码在二进制系统中也称作2的补码，是利用将该数的1的补码加“1”生成的。对于那些熟悉这种技术的人而言，上述生成一的补码和2的补码的方法为简化的方法，对于二进制数基本上是唯一的，对任何数制推导其补码的理论基础是广为人知的，因此对其讨论并不保证对本发明的方法作出解释。
主要由于1的补码对于0值有两个表示，而2的补码对0仅有唯一的表示，2的补码表示法在机器处理的应用中成为表示数值的占主导地位的方法。相应地2的补码表示法将被用来说明本发明的方法并且可以看作是本发明的最佳实施例的一部分。但是，对于熟悉本发明的技术的人而言，本文中公开的方法很显然可以容易地推广到其他的补码形式。
在数值数据的机器处理中，基本的算法是加法，在机器处理中它是用一个称作加法器的逻辑元件实现的。每个加法器处理多达三个要被相加的数值的一个位。为了更加高效地运算，通常这类加法器以分级并行(此类并行加法器的数量至少应等于被加的数的位的数)使得被加数的所有位的结果被同时处理。这种并行加法器必须对一位向另一位的进位进行处理，一种解决这个问题的并行加法器结构已经被开发出来。在最著名的此类并行加法器结构中包括脉动加法器、先行进位加法器和进位保存加法器。所有这些并行加法器结构在该领域中都广为人知，并且本文将仅对构成本发明的最佳实施例的一部分的进位保存加法器进行进一步说明。
进位保存加法器较之脉动加法器和先行进位加法器而言在处理时间和硬件复杂程度上均具有很大的优势。相应地，绝大多数机器处理应用中均选择它作为并行加法器。本质上，进位保存加法器的唯一特点可以描述如下。所有其他的并行加法器必须向其左边的位的位置传递在任一位的位置的和产生的进位，而进位保存加法器则为位的每一组相加提供了两项输出，一个为“和”项，另一个为“进位”项。每个位的进位项被向下传送(与之并行并且向左移1位)到另一级作为另一个n位数(n为被加数的位数)。和项的“部分和”与“进位”项再被相加以产生加法运算的总和。进位保存加法器的主要优点体现在乘法运算中，这一点将在文中作进一步的讨论。
机器处理中的乘法运算(如在纸上用笔处理一样)基本上是将乘法器中的各位被乘数的所有位乘。利用二进制系统表示的数，每位将是“1”或“0”，因此在乘法器的位是“0”时，相应于乘数的每位的部分积的每位也将是“0”；而当乘法器位为“1”时，其部分积的各位将和被乘数的各位具有相同的值(“1”或“0”)。当然这些部分积，在乘法处理中每位将向左移一位，然后将被相加得到乘数和被乘数相乘的积。利用进位保存加法器时，每个部分积与一个原来的项的和将以进位保存的格式表示(即，每个位的位置将既有和项又有进位项)。所有部分积的进位项和和项将被并行相加，并且相乘的积被作为全部部分积的总的“和”项，和所有部分积的“进位”项(相对于总和向左移一位)的“总计”。实践证明在上述乘法运算中，部分积的加法中应用进位保存法可以节约大量的处理时间。相应地，这种方法通常被应用在机器处理的乘法运算中。
对机器乘法运算而言，改进处理时间也可以通过利用不同的算法来实现，此类算法被发展来确定表示形式和/或乘法处理的特性。这种算法的简单例子为：(1)在乘法器中跳过生成“0”的部分积的步骤并且将下一个部分积移动两个位的位置-这样对于每个部分积的跳行消除了一排位加法器，并且节约了相应的处理时间；(2)寻找一串“0”，并对下个部分积作相应地乘法移位。在最常用的上述乘法运算中的一种是在前面背景部分提到的布思算法，具体地说是一种叫作NainidzuWang乘法器的改进方法[见N.Wang，数字MOS集成电路：应用设计(Digital Mos Integrated Circuits：Design for applications)，PrenticeHall，1989]。改进的布思乘法器将作为本发明的方法的一个实施例加以说明。但应当指出，本发明的方法可以被容易地推广到其他机器乘法运算中。
图1为利用部分积的进位保持加法的一种2的补码布思乘法器的简图。如图所示，这种乘法器可按功能分为三个部分。在顶部10，进行布思编码处理并且生成部分积。布思编码处理在该领域是广为人知的，因此不需要进一步讨论，只需指出它典型地生成一系列部分积，其数目约为乘法器中位的数目的一半。在第二部分(进位保存加法)11部分，积被利用进位保存方法相加，而在最后部分(组合)12，所有部分积的“和”与“进位”项被组合生成一个单一的值，即相乘的积。
如同在前面背景部分所述，在对数值数据进行机器处理的应用中有一种希望将这种乘法器的输出转换为进位保存格式的另一种函数。尽管可以从直接位于组合部分(见图13)之前的位置上的乘法器提取输出，它通常是进位保存格式的，但该输出不是为纯进位保存格式，并且对一定函数的操作如检测溢出情况或进行饱和运算，会引起错误。引起该问题的的原因是由于在原有技术的进位保存部分部分积的进行的加法，不对在最最高符号位隐式的溢出进行处理。
本发明的方法对这种乘法器的进位保存加法加以改进，这样该加法器的“进位”和“和”项的总和为纯进位保存格式，并且可以被用于要求此类输出的其他过程。为了达到此结果，本发明采用了一种称为符号扩展的技术。虽然这种技术对那些熟悉该领域的人是熟知的，此后仍提供一个简短的考察。
如前讨论的，对机器处理数的符号典型地用一个位于数字的最高位位置的一个额外的位表示。机器处理器的逻辑是对该符号位在对该数用通常的数字运算进行处理时不进行处理，而是对数字运算的结果保存一个正确的符号。因为这些符号位在数字运算中不进行处理，可在数字的最高位位置的左边增加一个或多个位，这与在数字的最高位的位置的左边加零具有相同的效果。的确，对于正数(这里符号位为“0”)，处理是相同的，对于符号位为“1”的负数利用处理器处理负符号位即是被“加符号”的数的值并不因增加一个额外的符号位而变化。相应的这种符号扩展被规则地用于使具有两个不同的位长的数具有相同的位数，这种均衡对于不同的机器处理操作是必要的。
本发明的方法是起因于发明人认识到乘法器的进位保存部分的输出(如图1所示)将为纯进位保存形式，假如每个中间部分积的和本身均为纯进位保存形式。实现这个目的即乘法器的每个中间部分积之和为纯进位保存形式需要具备下述两个关键因素：
(1)任何两个数的纯进位保存和可以利用确保和永远不会发生溢出来实现；
(2)两个各长度各为K字节的数的和的最大长度为K+1个字节-即，两个11位数的和将不会超过12位。利用(2)的结论，在(1)中描述的和可以根据本发明的方法，利用符号扩展位，预先将每个部分积扩展到该部分积的和所可能出现的最大长度来实现。因为符号扩展位并不改变被扩展的数的值，加法过程的结果并不改变，但是此时结果可以保证具有不会产生溢出的适当的长度。这种部分积的预扩展典型地将要求每个部分积的仅增加一个符号扩展位，虽然在有些情况下，具体地说生成初始部分积时，需要有时附加的符号扩展位来平衡部分积和与随后的与其相加的部分积的长度。
本发明的方法的应用如图2所示。图中，一个作为例子的12×102的补码的布思乘法器的布思编码步骤所产生的部分积与根据本发明的方法增加的符号扩展位被一起示出。Booth编码产生的5个部分积命名为a0，a1，……a12；b0，b1，……b12；f0，f1，……f12；d0，d1，……d12；和e0，e1，……e12。(应指出，对这些和其后的图中，约定命名最高位(MSB)为“0”下标，该位也是符号位，最低位(LSB)的下标相应于被乘数中最高记数的位数-这里为“12”。)2的补码的布思编码对每个部分积也生成一个“舍入”位以完成2的补码形式，该“含入”位在图中以下标“r”表示。
考虑作为例子的本发明的方法的部分积的“b”行(在图中标号为21)。这里可以看到部分积被利用附加一个符号扩展位b0扩展。但，如图所示，部分积20的“a”行，即，将与“b”行相加的行，必须不仅附加一个单一的符号扩展位a0，并且还需增加两个此类的符号扩展位(共有3个符号扩展位)来进行预扩展，因为在布思编码程度中对每个部分积需进行两个位的位置移动，以维持被加项的长度相等。
现在考虑部分积22的“f”行，根据本发明的方法它同样需预先扩展一个符号扩展位f0从图中还可看到由于布思编码移位，该项将比“a”和“b”的部分积之和大两倍。这样，原则上“a”和“b”的部分积之和在与“f”部分积相加之前需进行增加两个符号扩展位的预扩展。但根据本发明的另一个实施例，此“布思移位”可以被避免，在将这些和与“d”和“e”部分积相加时也同样。另一个实施例可以参考图3来说明，图中表示对于根据本发明的方法的乘法器中进行进位保存加法的部分。
图3示出4行位加法器(具有标号的圆圈相应于位的位置)，它用于图2的5个部分积的加法，并且连接成进位保存加法的结果。每个位加法器具有三个输入端，如图中所示，构成被加的部分积的位的一个给定的加法器级(行)；和两个输出端，它分别表示由该加法器相加的位的和项与进位项。在每位的位置的最后一位加法器的输出是总线装置(以表示并且具有两个输入和一个输出)它用来对该位的“进位”项与“和”项进行转换并分离“进位”与“和”总线。这些总线的输出将如图2中25和26所示为完全的和项与进位项，如图3中这些总线装置的输出同样。
现在参考图3中加法器的第二行(参考标号为41)。如图中位加法器的输入端所示，该加法器级对“f”部分积(图2)和由“a”和“b”的部分积的和生成的“和”项与“进位”项进行组合。但由于布思编码移位，“f”部分积位将向“a”和“b”部分积相加的结果的左边移两位，这代表一个比结果长度长两位的数。它用图2的部分积和图3的第二加法级41的上两位加法器来表示。但图3也显示本发明如何避免需要对结果增加两个符号扩展位，从而为加法处理提供等长度的数。因为已知“和”项与“进位”项与相应增加的附加符号扩展位的值，与增加的第一符号扩展位相同(即图3中第一加法器级40中的a0和b0项的和)，增加第一符号扩展位的结果可跨接到第二级加法器的上两位加法器。如图40和41所示，该跨接过程对于加法器的级3，42和级4，43(或更一般的第一级后的所有加法器级)重复进行，这样每级可节约两位。
本文公开和描述了一种改进的利用进位保存加法的乘法器来获得纯进位保存输出的方法。利用本发明的方法，每个部分积加法的和为纯进位保存形式从而避免了在进位保存形式的地址中的任何溢出。在此类乘法器的每个加法器级，部分积位被利用符号扩展位适当地扩展，这样不会丢失信息。利用本发明的方法，在加法器级的进位保存输出将没有不论是隐性的还是显性的溢出，这样乘法器的进位保存加法部分的最后输出均为纯进位保存形式。
虽然本发明的实施例被进行了详细的描述，应当理解可以进行各种改变、替代方法和取代而不离开由附录的权利要求书定义的本发明的精神和范围。具体地说，本发明的方法虽然利用2的补码进位保存布思乘法器的最佳实施例进行了描述，但该方法可以容易地扩展到其他进位保存乘法器的应用中。

Claims (14)

1.一种由乘法器得到纯进位保存输出的方法，其特征在于如下步骤：
产生一组部分积：
对上述部分积进行运算，产生由一个给定的部分积与一个以前的项相加所得到的、纯进位保存形式的结果；
以上述运算步骤对上述部分积进行迭代确定一个和项和一个进位项。
2.根据权利要求1所述的方法，其特征在于上述运算步骤是利用符号扩展位对每个上述部分积进行预扩展实现的。
3.根据权利要求2所述的方法，其特征在于上述部分积的上述预扩展是一个给定的部分积和一个以前的项相加，并不产生溢出的任何上述结果。
4.根据权利要求2所述的方法，其特征在于上述部分积的上述预扩展是对除了一个初始的部分积以外的每个部分积增加一个符号扩展位实现的。
5.根据权利要求1所述的方法，其特征在于上述乘法器是基于用2的补码表示被运算的数。
6.根据权利要求1所述的方法，其特征在于上述乘法器采用布思乘法器的结构。
7.一种进位保存乘法器，被乘法器被构成为可实现权利要求1的方法。
8.根据权利要求13所述的进位保存乘法器，其特征在于：由上述乘法器产生的相继的部分积的最高位的加法产生的和项及进位项被跨接到一个位加法器的输入，该加法器将一个由随后的一个部分积的至少一个处于更高级别的位置的位作为输入。
9.一种具有一个进位保存加法部分的机器实现的乘法器，包括：
产生一组部分积的装置；
用于对上述部分积进行运算，以产生由一个给定的部分积的上述进位保存部分与一个以前的项相加所得到的、纯进位保存形式的结果的装置；
对上述部分积之后的部分积进行运算的上述装置进行迭代所应用的装置。
10.根据权利要求9所述的乘法器，其特征在于上述运算装置包括一个利用符号扩展位对每个上述部分积进行预扩展的装置。
11.根据权利要求9所述的乘法器，其特征在于上述部分积的上述预扩展是一个给定的部分积和一个以前的项相加，不产生溢出的任何上述结果。
12.根据权利要求10所述的乘法器，其特征在于上述部分积的上述预扩展是对除了一个初始的部分积以外的每个部分积增加一个符号扩展位实现的。
13.根据权利要求9所述的改进的乘法器，其特征在于上述乘法器是基于用2的补码表示被运算的数。
14.根据权利要求9所述的改进的乘法器，其特征在于上述乘法器采用布思乘法器的结构。
CN 98107483 1997-04-30 1998-04-29 为乘法器提供纯进位保存输出的方法 Pending CN1201182A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84174397A 1997-04-30 1997-04-30
US841743 1997-04-30

Publications (1)

Publication Number Publication Date
CN1201182A true CN1201182A (zh) 1998-12-09

Family

ID=25285593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 98107483 Pending CN1201182A (zh) 1997-04-30 1998-04-29 为乘法器提供纯进位保存输出的方法

Country Status (4)

Country Link
EP (1) EP0875822A3 (zh)
JP (1) JPH10326183A (zh)
CN (1) CN1201182A (zh)
TW (1) TW407245B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405288C (zh) * 2004-05-27 2008-07-23 扬智科技股份有限公司 乘法器的符号延伸方法及结构
CN102279724A (zh) * 2006-02-15 2011-12-14 高通股份有限公司 用于布斯乘法方法和系统的功率有效符号扩展
CN111488133A (zh) * 2020-04-15 2020-08-04 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405288C (zh) * 2004-05-27 2008-07-23 扬智科技股份有限公司 乘法器的符号延伸方法及结构
CN102279724A (zh) * 2006-02-15 2011-12-14 高通股份有限公司 用于布斯乘法方法和系统的功率有效符号扩展
CN102279724B (zh) * 2006-02-15 2015-09-16 高通股份有限公司 用于布斯乘法方法和系统的功率有效符号扩展
CN111488133A (zh) * 2020-04-15 2020-08-04 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器
CN111488133B (zh) * 2020-04-15 2023-03-28 电子科技大学 高基数近似布斯编码方法和混合基数布斯编码近似乘法器

Also Published As

Publication number Publication date
EP0875822A3 (en) 1999-11-17
JPH10326183A (ja) 1998-12-08
EP0875822A2 (en) 1998-11-04
TW407245B (en) 2000-10-01

Similar Documents

Publication Publication Date Title
EP0572695A1 (en) A digital circuit for calculating a logarithm of a number
US6223195B1 (en) Discrete cosine high-speed arithmetic unit and related arithmetic unit
US10949168B2 (en) Compressing like-magnitude partial products in multiply accumulation
CN108733347B (zh) 一种数据处理方法及装置
CN113076083B (zh) 数据乘加运算电路
US6182100B1 (en) Method and system for performing a logarithmic estimation within a data processing system
US20050055185A1 (en) Random carry-in for floating-point operations
CN1218240C (zh) 数据处理设备及其数据处理方法
US20010025293A1 (en) Divider
JPH036546B2 (zh)
EP0505175B1 (en) Preprocessor of a division device employing a high radix division system
CN1201182A (zh) 为乘法器提供纯进位保存输出的方法
US3641331A (en) Apparatus for performing arithmetic operations on numbers using a multiple generating and storage technique
JP2006172035A (ja) 除算・開平演算器
CN115035384B (zh) 数据处理方法、装置和芯片
Pineiro et al. High-radix logarithm with selection by rounding
US6421699B1 (en) Method and system for a speedup of a bit multiplier
US5691930A (en) Booth encoder in a binary multiplier
Patel et al. Efficient Tree Multiplier Design by using Modulo 2 n+ 1 Adder
CN117971160B (zh) 一种包括错误预测的乘法器
Pineiro et al. High-radix iterative algorithm for powering computation
Swartzlander The negative two’s complement number system
US20210334635A1 (en) Neural network accelerator configured to perform operation on logarithm domain
JP2023501763A (ja) 算術および／またはビット単位ユニットによる条件文の実行
Kumar et al. Design and Implementation of Low Power, High-Speed Configurable Approximation 8-Bit Booth Multiplier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication