CN100397635C - 用于集成电路的具有边缘强化结构的接线垫 - Google Patents

用于集成电路的具有边缘强化结构的接线垫 Download PDF

Info

Publication number
CN100397635C
CN100397635C CNB011166371A CN01116637A CN100397635C CN 100397635 C CN100397635 C CN 100397635C CN B011166371 A CNB011166371 A CN B011166371A CN 01116637 A CN01116637 A CN 01116637A CN 100397635 C CN100397635 C CN 100397635C
Authority
CN
China
Prior art keywords
wiring pad
dielectric layer
metal connection
pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011166371A
Other languages
English (en)
Other versions
CN1381888A (zh
Inventor
林锡聪
陈庆宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CNB011166371A priority Critical patent/CN100397635C/zh
Publication of CN1381888A publication Critical patent/CN1381888A/zh
Application granted granted Critical
Publication of CN100397635C publication Critical patent/CN100397635C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

一种用于集成电路的接线垫,它包括一层叠结构,含有一金属接线垫层、一中间介电层及形成于一芯片表面上的一底层;及一防护带结构,它通过孔填充物连接于底层并与金属接线垫层相分隔。底层为金属层、半导体层(例如多晶硅层)或与孔填充物材料良好附着的任何材料层。防护带结构使中间介电层定位。防护带结构在中间介电层中形成局部不连续以截断形成于环绕金属接线垫边缘的中间介电层中的裂缝。本发明有效解决接线垫剥落问题。

Description

用于集成电路的具有边缘强化结构的接线垫
技术领域
本发明有关一种用于集成电路的半导体封装的接线垫及其制造方法。
背景技术
在印刷电路板或是其它集成电路(IC)的封装过程中,在印刷电路板中的半导体装置可通过一接线工序而分别与外界连接。在此工序中,提供一个或多个接线垫与最外面导电层上的半导体组件进行个别部份接触。然后,一接线连接至所述接线垫以允许所述半导体装置与所述IC封装的内部导线进行电接触。
图1为显示一种传统接线垫以及所述金属接线垫如何相对于芯片表面上多层半导体装置中的其它层定位的剖面示意图。一般来说,一底层4(或第一层)沉积在第一介电层2(或底部介电层)之上。之后,一第二介电层3(或中间介电层)形成在所述底层4之上。最后,一第三介电层5(或顶部介电层)沉积在所述第二介电层3之上,并使用照相制板技术而留下一接线垫窗8,并于其中沉积一金属接线垫层6(或第二层)。另外,一具有化学抗性的密封材料(例如聚酰亚胺(polyimide))沉积在所述第三介电层5的上而形成一保护层7,以提供良好的抗性来抵抗水气,污染物等。然后,借助照相制板过程来蚀刻所述保护层7而暴露出接线垫开口8。此完成了最基本的接线垫形成程序,而所述接线垫可预备连接至一接线。在所述第二介电层3之内可形成一个或多个导电结构以提供所述金属接线垫6及所述底层4之间的电连接。另外,一个以上的接线垫可以堆栈在一起,每个接线垫连接至不在接线垫下方的个别导电层。然而,此部份的接线垫的形成为现有技术,于是在此予以省略。
当所述金属接线垫6及所述第二介电层3之间的附着力强度不足以抵抗接合接线到所述接线垫的接线过程中所发生的热应力或机械应力时,则接线剥落的问题便会发生。此情况也会发生在任何邻接层之间,例如金属接线垫及下面的多晶硅层之间,金属层与介电层之间,介电层与多晶硅层之间,以及阻障层与介电层之间等等。随着半导体装置的尺寸愈变愈小,接线垫剥落的问题实质上变得更为严重,并且已变成阻碍生产率更进一步提高的主要因素。
图2为显示被设计成减缓剥离问题来改善接线垫的稳定性的现有接线垫的剖面示意图。一接触区12,即一通道形成在第二介电层之中,以一第二层材料填充而形成一接线垫开放区域,且与下面的第一层4接触。第一层和第二层可以是金属或半导体(如多晶硅)材料。此可以为M2-通道-M1结构或M2-接触区-多晶硅结构。M1表示第一种金属,M2表示第二种金属。图2也显示形成一小的突出部份11,它自所述接线垫开放区域延伸而出并沉积在所述第二介电层3之上。如上面所述,所述底层4可以是金属层或多晶硅层。一般来说,所述接线垫与所述底层具有良好的附着特性,且借助通道的形成所提供的大接触表面而实质上提供经强化的附着性。然而,在接线过程中所遭遇的高热应力及/或震动应力作用之下,裂缝9会在所述突出部份11下方的第二介电层中形成。一旦形成裂缝,它便会延着所述金属接线垫12及所述第二介电层3之间的界面传播,因此造成接线垫剥落的发生。
一般而言,接线工序可以大致归类成两种形式:即金线/金球接线工序以及铝线楔形接线工序。铝线楔形接线工序广泛地被使用在板芯片(COB)的应用中,其中铝线是经过超声波震荡及施加于楔形上的压力的合并使用而被焊接到接线垫上。金线/金球接线工序一般是通过于温度升高时先被形成为一个球形的金线施压于接线垫上而完成。铝线楔形接线工序在建立接线位置方面不够精确,且在施加接线压力时也较不均匀,所以相对于金线/金球的接线工序,它更倾向于使接线垫剥落,其主要是由于不均匀的机械及/或热应力所造成。
图3显示另一种现有的经改进的接线垫,其中数个固定物13形成于连接金属接线垫6及底层4的所述第二介电层3之内。所提供的固定物增加了与底层4的水平接触表面以及与第二介电层3的垂直接触表面。这两个部份都可以增加附着力和增加所述金属接线垫的稳定性。
接线垫的剥落或是剥离已是困扰与接线技术有关的集成电路封装工业的一个主要不稳定问题。许多可能的解决方案已经被提出和实施,诚如下列的现有技术参考文献所示。
美国专利第4,060,828号揭示了一种具有多层接线结构的半导体装置,在其接线层的接线垫之下的绝缘层中具有额外的穿透孔互连结构。此’828号专利的目的是要在所述接线垫与其下的另一接线层之间提供一额外且经保护的电接触,当那些接线垫的暴露部份被腐蚀且变成断开时,穿过绝缘层所形成的额外电接触仍可提供所需的连接。虽然此’828号专利并不直接涉及所述接线垫剥落的问题,但是此第’828号专利所揭示的于直接位于金属层之下的绝缘层中提供一穿透孔互连结构的观念已被采用,纵使大部分为改进形式,基本上所有的现有技术都是以提供固定结构的方式来处理解决接线垫剥落问题。
美国专利第4,981,061号揭示了一种在包含一主动区域的半导体基材的主要表面上形成一第一绝缘层的半导体装置。一第一接触孔形成于对应所述主动区域的所述第一绝缘层中的一位置上,以及一第一导电层形成于所述第一接触孔及环绕所述接触孔的部分第一绝缘层的中。之后,一第二绝缘层形成在所述第一导电层及所述第一绝缘层之上,以及一第二接触孔形成于对应所述第一导电层的所述第二绝缘层中的一位置上且定位于所述第一接触孔之上。之后,一第二导电层形成在所述第二绝缘层之上并填充所述第二接触孔。最后,一接线连接到位于所述第一及第二接触孔之上的第二导电层区域中。在第’061号专利所揭示的结构中,于接线期间施加在所述第二绝缘层上的压力由填充于第一及第二接触孔中的第一及第二导电层的柱状部分所支撑,因此减少了作用在所述第二绝缘层上的压力而压抑裂缝的发生。
美国专利第5,309,025号揭示了一种接线结构,它是通过在一半导体装置之一下面区域上沉积一阻障层并于所述阻障层上沉积一第一导电层而形成。然后,将所述阻障层和导电层图案化并蚀刻以形成一导电区域。于此’205号专利中,此导电区域可以为一网格状,而一第二导电层沉积在所述导电区域及暴露的下面区域的一部份之上。所述第二导电层与所述下面区域之间有良好的粘着接触,因而避免了接线垫的剥落。
美国专利第5,248,903号和美国专利第5,248,797号揭示了一种接线垫,它通过提供一复合的接线垫而减轻了于接线期间所遭遇到的接线垫剥落问题,它包括一上接线垫及一下接线垫,以及在此两者间的一绝缘成分区。至少有一开口通过所述绝缘成分区且自所述下接线垫延伸到所述上接线垫。所述至少一开口与所述下接线垫的一周围区域对齐。然后,提供一导电材料来填充所述数个开口并电连接所述上及下接线垫。所述至少一个开口可以是数个导电通道(via)、环绕所述周围区域延伸的环状开口、或一个或多个延长的细缝般开口。然而,在单一接线垫中形成上及下接线垫的需求将会增加生产成本。
美国专利第5,309,025号揭示了一种可减轻接线垫剥落问题的改进接线垫。此第’025号专利中所揭示的接线垫包括一阻障层,且通过先沉积所述阻障层在一半导体装置的下面区域上以及再沉积一第一导电层于所述阻障层之上而形成。而后,将所述阻障层及所述导电层图案化并蚀刻以形成一导电区域。形成数个导电区域,每个导电区域通过形成一绝缘侧壁而与外界隔离。一第二导电层沉积在所述导电区域及部份的暴露的下面区域之上。所述第二导电层与下面区域之间有良好的附着接触,因此避免了接线垫的剥落。
美国专利第5,707,894号揭示了一种可降低接线垫及底层之间的接线垫剥落问题的接线垫以及形成此结构的工序。第’894号专利所揭示的方法包括先在接线垫区域中的基材表面上形成数个固定垫。其次,一第一绝缘层形成在所述基材表面及固定垫之上。数个通道孔穿过所述第一绝缘层并且为与所述第二金属层(覆盖第一绝缘层)相同的材料所填充,因而形成固定垫及所述第二金属层之间的导电连接。所述通道孔具有较固定垫小的横截面,使所述固定垫及所述第二金属层的组合在所述第一绝缘层的中形成小″钩″,因而将所述第二金属层(即所述接线垫层)固定在所述底层上。
上述的现有技术都有其优缺点。然而,在高度竞争的半导体市场中,鉴于迫切要减少生产成本,因此非探究选择其它方案不可,这些方案可以单独作业或是附加到既有的技术上,以更确保接线垫剥落问题的不再发生并提高生产率。
发明内容
本发明的目的是提供一种集成电路组件封装操作接线用的具有边缘强化结构的改进接线垫及其制造方法,它可通过提供边缘强化结构以减缓剥落问题而且不需要使用任何现有技术的固定技术,并且还可以根据制造者的需求与现有技术结合使用。
为实现上述目的,本发明的用于集成电路的接线垫,其特点是,它包括:一层叠结构,它包含一金属接线垫层、一中间介电层及形成于一芯片表面的一底层,所述中间介电层形成于所述底层之上,所述金属接线垫层至少部份形成于所述中间介电层之上;以及一防护带结构,它紧邻于所述金属接线垫层形成,并与所述金属接线垫层至少一部份相隔开;其中,所述防护带结构包括至少一个形成在所述中间介电层之上的带组件以及连接所述带组件至所述底层的一孔填充物。
于本发明的接线垫中,边缘强化构件包括一防护带,它完全或部份地沿着接线垫的一个或多个边缘形成并与接线垫相分隔。所述防护带具有一延长″带″结构并借助一个或多个填充孔而连接于第一层。所述防护带的主要功能之一是有效地避免形成于邻接接线垫的介电层(特别是沿着所述接线垫及所述介电层之间的界面)中的裂缝传播,从而避免裂缝的传播产生接线垫剥落。
随着本发明的边缘强化,也可提供一固定结构于所述接线垫之下以提供强化的附着力。较佳的是利用具有数个互联机段的单一固定结构。
停止裂缝传播的最有效方法的一是在接线垫及防护带的相对边缘上形成一连锁结构。所述连锁结构可以是一个简单的齿型结构或是一个迷宫状的结合结构,以获得最大的效率。本发明的好处的一是由于不同的连锁结构仅使用一种不同的光罩,所以不需要附加其它的工作。因此,本发明的改进接线垫的制作实质上不会造成任何生产成本的增加。
为实现上述目的,本发明的制造用于集成电路的接线垫的方法,其特点是,它包括以下步骤:形成一底层于一芯片之上;形成一中间介电层于所述底层的顶部,其中,所述中间介电层包括至少一个第一穿透孔,它接近并与用于形成一金属接线垫层的一区域相隔开;填充所述至少一个第一穿透孔,并且同时或依序形成所述金属接线垫层及至少一个带组件于所述中间介电层之上,其中,所述至少一个带组件位于至少一个对应所述填充的第一穿透孔之上并与其接触,使所述至少一个带组件与所述底层连接。
采用本发明的上述技术方案可以有效地防止形成于邻接接线垫的介电层中,特别是沿着接线垫及介电层之间的界面的裂缝传播,以有效避免裂缝的传播所造成的接线垫剥落;而且不仅提出了一种通过提供边缘强化结构以减缓剥落问题,而不需要使用现有技术中的固定技术,而且还可根据制造者需求与现有技术一起结合使用,使生产率达到最大化。
附图说明
为更清楚理解本发明的目的、特点和优点,下面将结合附图对本发明的较佳实施例进行详细的说明。
图1是一示意侧面图,它显示一种传统接线垫以及金属接线垫如何相对于芯片表面上多层半导体装置的其它层定位;
图2为一种现有接线垫的示意侧面图,图中示出它被设计成通过与所述金属层直接接触的通道形式形成接线垫来减缓剥落问题,进而改善所述接线垫的稳定性;
图3为另一种现有的改进接线垫的示意侧面图,图中示出其中数个固定物形成在连接所述金属垫及所述底层的所述第二介电层内部;
图4为显示根据本发明的第一较佳实施例的接线垫的示意侧视图;
图5是一示意侧视图,图中显示根据本发明的第二较佳实施例的接线垫,其中所述接线垫包含与底层接触的一通道;
图6为显示图4所示的防护带区域配置的示意平面图,其中所述防护带包括沿着所述接线垫边缘及部份沿着两个相邻边缘的延长带,所述防护带提供连续且类似U型的填充孔而连接于第一层;
图7为显示根据图5所示的构造的防护带区域配置的示意平面图,其中所述防护带及所述接线垫的相对边缘上具有相配合的齿状周围而且所述防护带通过数个填充孔而连接于第一层;
图8为显示防护带区域配置的示意平面图,其中所述防护带及所述接线垫的相对边缘上具有相配合的迷宫状结合周围,且所述防护带通过数个填充孔而连接于第一层;
图9为显示除了所述防护带通过数个孔填充物而连接于第一层外而类似于图4所示的接线垫的侧视图;
图10为显示除了所述接线垫通过一固定结构而连接于第一层外而类似于图9所示的接线垫的侧视图;
图11为显示除了连接到所述防护带的部份第一层与位于所述接线垫区域之下的主要第一层相隔绝外而类似于图10所示的接线垫的侧视图;
图12为显示除了连接到所述防护带的部份第一层与位于所述接线垫区域之下的主要第一层相隔绝外而类似于图5所示的接线垫的侧视图;以及
图13为显示图12所示的防护带区域具体构造的使用实例的示意平面图。
具体实施方式
本发明揭示了一种使用于集成电路装置封装操作期间接线用的具有边缘强化结构的改进接线垫。所述边缘强化结构包括一防护带,它完全或部分沿着所述接线垫的一个或多个边缘形成且与接线垫相分隔。所述防护带具有一延长的″带″结构并且通过一个或多个填充孔而连接于第一层。为了简化的目的,第一层可视为是底下的金属层。
所述防护带的主要功能之一是有效地防止形成于邻接接线垫的介电层中的裂缝传播,特别是沿着接线垫及介电层的间的界面的裂缝的传播。本案的发明人也发现到裂缝的传播是造成接线垫剥落的主要因素之一。本发明不仅提出了一种通过提供边缘强化结构以减缓剥落问题的替代接线垫强化构造而不需要使用现有技术所提议的固定技术,而且若制造者有需求时,本发明所揭示的技术还可以与现有技术一起结合使用,使生产率达到最大化。
现在请参阅附图。图1显示了一种未改进的传统接线垫以及金属接线垫如何相对于芯片表面上多层或层叠的半导体装置中的其它层定位。一般来说,一底层4沉积在第一介电层2(或″底部介电″层)的上。之后,第二介电层3(或″中间介电″层)形成在所述底层4之上。所述底层4可以被看成是第一层,可由金属或非金属材料所组成,也可以是半导体或介电材料。
最后,一第三介电层5(或″顶部介电″层)沉积在所述第二介电层3,并使用照相制板蚀刻技术于其上留下一接线垫窗,而一金属接线垫层6(或″第二层″)沉积于其中。另外,一具有化学抗性的密封材料(如聚酰亚胺)可以沉积在所述第三介电层层5之上以形成一保护层7,它可抵抗水气和污染物等。然后以照相制板技术蚀刻所述保护层7而暴露出接线垫开口8。如此完成最基本的接线垫形成过程,且所述接线垫可以预备连接至一接线。一个或多个导电填充孔(未图示)形成在所述第二介电层的内部,而在所述金属接线垫及所述底层之间提供一电连接。此部份的接线垫的形成是现有技术,因此在图式中予以省略。
图2是一种现有接线垫的侧视图,接线垫被设计成通过减缓接线垫剥落问题来改善接线垫的稳定性。如图2所示,一接触区,即一通道12形成在所述第二介电层之中,它由第二种金属材料所填充,作为第二层的一部份,进而形成与下面第一层接触的接线垫开放区域。第一层或第二层皆可以是金属或是半导体(例如多晶硅)材料。它可以是M2-通道-M1结构或是M2-接触区-多晶硅结构。M1表示第一种金属,而M2表示第二种金属,两者可以相同或不同。
图2还显示一突出部分11,它自所述接线垫开放区域延伸而出并沉积在所述第二介电层之上。如上面所述,第一层可以是金属层或多晶硅层。一般来说,所述底层(第一层)与第二层间具有良好的粘着特性,而由通道的形成所提供的较大接触表面则提供了实质上强化的附着力。然而,在接线过程中所遭遇的高温及或震动应力作用下,裂缝9形成在位于所述突出部份11之下的部分的第二介电层中。一旦形成裂缝,它便可以沿着金属接线垫及第二介电层之间的界面传播,因而发生接线垫的剥落。
图3为显示另一种现有的改进接线垫的剖面图,其中数个固定物13形成在连接所述金属接线垫6及所述底层4的第二介电层3内部。所述数个固定物13增加了与底层4的水平接触表面,以及与第二介电层3的垂直接触表面,此两者皆可强化粘着力并增加金属接线垫的稳定性。
随着本发明的边缘强化,可提供一固定结构于所述接线垫之下来提供一强化的附着力。较佳的是利用具有数个互联机段的单一固定结构。
阻止裂缝传播的最有效方法的一是在接线垫及防护带的相对边缘上形成连锁结构。所述连锁结构可以是简单的齿状结构或迷宫状结合结构,以获得最大的有效性。本发明的好处之一是不同的连锁结构仅需使用一种不同的光罩而不需要额外的工作。因此,本发明的改进接线垫的制作将不会造成实质上生产成本的增加。
本发明的接线架构可以多种变化的构造来制作。为说明此变化弹性,本发明将通过参阅下列的应用实例来而更清楚地予以说明。要注意的是下述的实例是为了说明及描述,而并不是用于限制本发明。
实例1
图4为根据本发明第一较佳实施例的接线垫的示意侧视图,所述接线垫层6(或″第二层″)位于所述底层4之上(或是第一层),两者为第二介电层3所分隔。所述底层4沉积在第一介电层2的上,而所述第一介电层2沉积在一基材1之上。图4还显示所述防护带10是沿着位于第一层之上的所述接线垫层6的侧边而形成。最后,沉积一保护层在整个芯片表面,通过一照相制板工序而形成一接线垫开放窗口8。所述防护带10的存在可避免第二介电层3中的裂缝成长,所以免除了接线垫6自第二介电层5剥落。
本发明的防护带10包括形成在第二层之中的一带组件21。所述带组件21通过一开放区域23而与所述接线垫6分隔。提供一孔填充物(或是接触区)22来连接所述带组件21及第一层。所述防护带可完全或部份在所述保护层的下方。应注意的是第一层可以是金属层或非金属层,或者可以是半导体层(例如多晶硅)或与用于接线框架结构的金属材料有良好附着性的介电层。换言之,第二层及第一层的构成材料可以分别是M2(第二种金属)以及M1(第一种金属)。或者,它们也可以分别是M2以及多晶硅。M1及M2也可以彼此相同或不同。
实例2
图5为根据本发明第二较佳实施例的接线垫的示意侧视图,其中所述接线垫6包含与底层4接触的一通道12。
实例3
图6为图4所示的防护带区域配置实例的示意平面图。所述防护带包括沿着所述接线垫6的一边缘及部份沿着其两相邻边缘形成的延长带组件21。所述带组件通过一连续而有转角且类似U型的填充孔22而连接于第一层。图6还显示一接线31接在接线垫开放窗口8之上。
实例4
图7为根据图5所示的防护带区域配置实例的示意平面图。图5显示了带组件21及接线垫6的相对边缘分别具有相匹配的齿状周围23’及24’,并且所述带组件21通过数个填充孔而连接到第一层。
实例5
图8为本发明的另一较佳的防护带区域配置实例的示意平面图,其中所述带组件21’及所述接线垫6’的相对边缘分别具有迷宫状结合周围23″及24″,而且所述带组件21’通过数个填充孔22’而连接到第一层4。
实例6
图9为类似于图4所示的接线垫的侧视图,除了所述带组件21是通过数个孔填充物22而连接到第一层4外。
实例7
图10为类似于图9所示的接线垫的示意侧视图,除了接线垫6(特别是在接线垫开放窗口8之下)也是通过一固定结构25而连接到第一层4外。
实例8
图11为类似图10所示的接线垫的示意侧视图,除了连接到所述防护带的第一层(也就是4b)与位于所述接线垫开放窗口8下方的主要第一层(也就是4a)相隔离外。
实例九
图12为类似于图5所示的接线垫的示意侧视图,除了连接到所述防护带10的部份第一层4(也就是4b)与位于所述接线垫开放窗口8下方的主要第一层(也就是4a)相隔离(也即如图所示,通过一开放区域9’而将4a和4b相隔开)外。
实例10
图13为图12所示的防护带区域构造实例的示意平面图。
前述的较佳实施例是用来举例及说明。而通过上述说明的提示做显而易见的修改或是变化皆是可能的,所述选用并说明的具体实施例是为本发明的原理提供最好的举证及说明,它的实际应用可使熟悉本技术的人员可以利用本发明来得到各式各样的修改,而不同形式的修正可适合于特定的使用场合。然而,所述的各式各样的修改皆不脱离本发明申请的专利保护范围。

Claims (22)

1.一种用于集成电路的接线垫,其特征在于,它包括:
一层叠结构,它包含一金属接线垫层、一中间介电层及一底层,所述中间介电层形成于所述底层之上,所述金属接线垫层至少部份形成于所述中间介电层之上;以及
一防护带结构,它邻近于所述金属接线垫层形成,并与所述金属接线垫层至少一部份相隔开,且所述防护带结构并未完全环绕所述层叠结构;
其中,所述防护带结构包括至少一个形成在所述中间介电层之上的带组件以及连接所述带组件至所述底层的一孔填充物。
2.如权利要求1所述的接线垫,其特征在于,所述底层为金属层、多晶硅层或介电层。
3.如权利要求1所述的接线垫,其特征在于,它还包括一固定结构,它形成于连接于所述金属接线垫层及所述底层之间的所述中间介电层内部。
4.如权利要求1所述的接线垫,其特征在于,所述金属接线垫层包括一通道结构,它形成于与所述底层直接接触的所述中间介电层之中。
5.如权利要求1所述的接线垫,其特征在于,所述带组件包括至少一个沿着所述金属接线垫的一个或多个边缘形成的延长组件。
6.如权利要求5所述的接线垫,其特征在于,所述带组件与所述金属接线垫的相对边缘分别具有相匹配的齿形或迷宫状结合结构。
7.如权利要求5所述的接线垫,其特征在于,所述带组件与所述金属接线垫的相对边缘具有一连锁结合结构。
8.如权利要求5所述的接线垫,其包含数个孔填充物,用来连接所述带组件与所述底层。
9.如权利要求5所述的接线垫,其特征在于,所述底层包含与所述孔填充物接触的第一部份,以及不与所述孔填充物接触的第二部份。
10.如权利要求5所述的接线垫,其特征在于,所述金属接线垫层包括一通道结构,它形成于与所述底层直接接触的所述中间介电层之中,所述接线垫还包括一上金属层,位于所述通道结构的顶部并形成在所述中间介电层之上的上介电层的邻接区域。
11.如权利要求10所述的接线垫,其特征在于,所述孔填充物为一钨插塞。
12.如权利要求10所述的接线垫,其特征在于,所述孔填充物是用与所述带组件相同的材料制成且与所述带组件同时形成。
13.一种制造用于集成电路的接线垫的方法,其特征在于,它包括以下步骤:
形成一底层于一芯片之上;
形成一中间介电层于所述底层的上方,其中,所述中间介电层包括至少一个第一穿透孔,它接近并与用于形成一金属接线垫层的一区域相隔开;
填充所述至少一个第一穿透孔,并且同时或依序形成所述金属接线垫层及至少一个带组件于所述中间介电层之上,其中,所述至少一个带组件位于至少一个对应所述填充的第一穿透孔之上并与其接触,使所述至少一个带组件与所述底层连接。
14.如权利要求13所述的方法,其特征在于,所述底层为金属层、多晶硅层或介电层。
15.如权利要求13所述的方法,其特征在于,它还包括形成一固定结构于所述中间介电层内的步骤,所述固定结构连接所述金属接线垫层及所述底层。
16.如权利要求13所述的方法,其特征在于,所述金属接线垫层包括一于所述中间介电层之中的通道结构,所述通道结构位于所述金属接线垫之下并连接所述金属接线垫层与所述底层。
17.如权利要求13所述的方法,其特征在于,所述带组件包括至少一个沿着所述金属接线垫的一个或多个边缘形成的延长组件。
18.如权利要求13所述的方法,其特征在于,所述带组件与所述金属接线垫的相对边缘分别具有相匹配的齿形或迷宫状结合结构。
19.如权利要求13所述的方法,其特征在于,所述带组件及所述金属接线垫的相对边缘包含一连锁结合结构。
20.如权利要求13所述的方法,其特征在于,所述接线垫包含连接所述带组件及所述底层的数个孔填充物。
21.如权利要求13所述的方法,其特征在于,所述底层包含与所述孔填充物接触的第一部份以及不与所述孔填充物接触的第二部份。
22.如权利要求13所述的方法,其特征在于,所述第一穿透孔是由一钨插塞所填充。
CNB011166371A 2001-04-17 2001-04-17 用于集成电路的具有边缘强化结构的接线垫 Expired - Fee Related CN100397635C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011166371A CN100397635C (zh) 2001-04-17 2001-04-17 用于集成电路的具有边缘强化结构的接线垫

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011166371A CN100397635C (zh) 2001-04-17 2001-04-17 用于集成电路的具有边缘强化结构的接线垫

Publications (2)

Publication Number Publication Date
CN1381888A CN1381888A (zh) 2002-11-27
CN100397635C true CN100397635C (zh) 2008-06-25

Family

ID=4662542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011166371A Expired - Fee Related CN100397635C (zh) 2001-04-17 2001-04-17 用于集成电路的具有边缘强化结构的接线垫

Country Status (1)

Country Link
CN (1) CN100397635C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820372B2 (ja) 2005-12-01 2011-11-24 シャープ株式会社 回路部材、電極接続構造及びそれを備えた表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
US6100589A (en) * 1996-08-20 2000-08-08 Seiko Epson Corporation Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6181307B1 (en) * 1998-01-21 2001-01-30 International Business Machines Corporation Photo-cathode electron source having an extractor grid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
US6100589A (en) * 1996-08-20 2000-08-08 Seiko Epson Corporation Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6181307B1 (en) * 1998-01-21 2001-01-30 International Business Machines Corporation Photo-cathode electron source having an extractor grid

Also Published As

Publication number Publication date
CN1381888A (zh) 2002-11-27

Similar Documents

Publication Publication Date Title
US6306749B1 (en) Bond pad with pad edge strengthening structure
US6551916B2 (en) Bond-pad with pad edge strengthening structure
US6181016B1 (en) Bond-pad with a single anchoring structure
KR100298692B1 (ko) 반도체패키지제조용리드프레임구조
CN102208409B (zh) 集成电路结构
CN101379602B (zh) 高电流半导体装置中低电阻低电感互连的制造方法
US6313541B1 (en) Bone-pad with pad edge strengthening structure
US11823995B2 (en) Package substrate, and semiconductor package including the package substrate
CN105826281A (zh) 扇出晶片级封装结构
US7470994B2 (en) Bonding pad structure and method for making the same
JP2006510221A (ja) オーバーモールド・プラスチック・パッケージ用ヒートシンクまたはフラグ用の微小モールドロック
US6404061B1 (en) Semiconductor device and semiconductor chip
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
US20120153460A1 (en) Bump structure and manufacturing method thereof
CN100397635C (zh) 用于集成电路的具有边缘强化结构的接线垫
US7030492B2 (en) Under bump metallurgic layer
JP2003318177A (ja) 半導体集積回路装置
KR20070008438A (ko) 반도체 장치
CN1179411C (zh) 具有边缘强化结构的接线垫及其制造方法
US6903270B1 (en) Method and structure for securing a mold compound to a printed circuit board
US20010020749A1 (en) Bond-pad with pad edge strengthening structure
US7470993B2 (en) Semiconductor component with passivation layer
JPH03108338A (ja) 半導体集積回路装置
CN1175489C (zh) 具有垫缘强化结构的接线垫
US8907468B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625