CN100397366C - 用于初始化存储器块的处理器、数据处理系统和方法 - Google Patents

Abstract

响应于从关联的处理器核心接收到指示将被初始化的目标存储器块的初始化操作，高速缓冲存储器确定所述目标存储器块的一致性状态。响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求。响应于所述初始化请求，所述目标存储器块在所述数据处理系统的存储器中被初始化为初始化值。因此，可以在所述高速缓冲存储器不持有所述目标存储器块的有效副本的情况下初始化所述目标存储器块。

Description

用于初始化存储器块的处理器、数据处理系统和方法

技术领域

本发明一般地涉及数据处理，具体地说，涉及初始化数据处理系统中的存储器块。

背景技术

传统的对称多处理器(SMP)计算机系统(如服务器计算机系统)包括多个全部连接到系统互连的处理单元，所述系统互连通常包括一个或多个地址、数据和控制总线。连接到所述系统互连的是系统存储器，其代表所述多处理器计算机系统中的易失性存储器的最低级别并且通常可由所有处理单元进行读和写访问。为了减少对驻留在系统存储器中的指令和数据的访问等待时间，每个处理单元通常都由各自的多级别高速缓冲存储器层次结构来进一步支持，所述层次结构的较低级别可由一个或多个处理器核心所共享。

由于多个处理器核心可以请求对数据的同一高速缓存线的写访问并且由于修改后的高速缓存线不会立即与系统存储器同步，所以多处理器计算机系统的高速缓存层次结构通常实现高速缓存一致性(coherency)协议以确保系统存储器内容的各种处理器核心的“视图”之间的一致性的至少最低级别。具体地说，高速缓存一致性至少要求在处理单元访问存储器块的副本并随后访问所述存储器块的更新后的副本之后，所述处理单元不能再次访问所述存储器块的旧副本。

高速缓存一致性协议通常定义一组与每个高速缓存层次结构的高速缓存线关联存储的一致性状态，以及一组用于在高速缓存层次结构之间传送高速缓存状态信息的一致性消息。在一个典型实现中，一致性状态信息采取公知的MESI(修改、独占、共享和无效)协议或其变型的形式，并且一致性消息指示存储器访问请求的请求方和/或接收方的高速缓存层次结构中的协议定义的一致性状态转换。

本发明认识到，通过执行指令来初始化SMP计算机系统内的存储器块将是有用的和所期望的。本发明还认识到，通过在无需缓存存储器块的情况下执行初始化来避免污染所述计算机系统的高速缓存层次结构将是所期望的。

发明内容

因此，本发明提供了一种初始化数据处理系统中的存储器块的处理器、数据处理系统和方法。

在一个实施例中，响应于从指示将被初始化的目标存储器块的关联处理器核心接收到初始化操作，高速缓冲存储器判定所述目标存储器块的一致性状态。响应于判定所述目标存储器块具有关于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求。响应于所述初始化请求，所述目标存储器块在所述数据处理系统的存储器中被初始化为初始化值。因此，可以在所述高速缓冲存储器不持有所述目标存储器块的副本的情况下初始化所述目标存储器块。

本发明的所有目标、特征和优点将在以下详细的书面描述中变得显而易见。

附图说明

在所附权利要求书中说明了被认为是本发明特性的新颖特征。但是，当结合附图阅读时，通过参考以下对示例性实施例的详细说明，可以最佳地理解本发明及其优选使用方式，这些附图是：

图1是根据本发明的示例性数据处理系统的高级方块图；

图2是根据本发明的处理单元的更详细的方块图；

图3是图2中示出的L2高速缓存阵列和目录的更详细的方块图；

图4是图1的数据处理系统的系统互连上的示例性事务的时空图；

图5示出了根据本发明的优选实施例的域指示符；

图6是根据本发明的高速缓冲存储器通过其为关联处理器核心的存储器初始化操作服务的方法的示例性实施例的高级逻辑流程图；

图7是根据本发明的由窥探存储器控制器为存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图；

图8是根据本发明的由窥探高速缓冲存储器为存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图；以及

图9是根据本发明的程序代码的方块图。

具体实施方式

I.示例性数据处理系统

现在参考附图，具体地说，参考图1，其中示出了根据本发明的高速缓存一致对称多处理器(SMP)数据处理系统的一个示例性实施例的高级方块图。如图所示，数据处理系统100包括用于处理数据和指令的多个处理节点102a、102b。处理节点102a、102b与系统互连110相连以便传送地址、数据和控制信息。系统互连110可以被实现为例如总线互连、交换互连或混合互连。

在示出的实施例中，每个处理节点102都被实现为包含四个处理单元104a-104d的多芯片模块(MCM)，每个处理单元优选地被实现为相应的集成电路。每个处理节点102内的处理单元104a-104d都通过本地互连114连接以便进行通信，类似于系统互连110，可以使用一个或多个总线和/或交换机来实现本地互连114。

连接到每个本地互连114的设备不仅包括处理单元104，还包括一个或多个系统存储器108a-108d。驻留在系统存储器108中的数据和指令通常可以由数据处理系统100的任何处理节点102中的任何处理单元104中的处理器核心来访问并修改。在本发明的可替代实施例中，一个或多个系统存储器108可以被连接到系统互连110，而不是本地互连114。

本领域的技术人员将理解，SMP数据处理系统100可以包括许多额外的未示出的组件，例如互连桥、非易失性存储装置、用于连接到网络或附加设备的端口等。由于此类额外组件并不是理解本发明所必需的，因此它们并未在图1中示出或在此进一步被讨论。但是，还应当理解，本发明提供的增强可应用于各种体系结构的高速缓存一致数据处理系统并且绝非限于图1中示出的通用数据处理系统体系结构。

现在参考图2，其中示出了根据本发明的示例性处理单元104的更详细的方块图。在所示实施例中，每个处理单元104包括两个用于独立地处理指令和数据的处理器核心200a、200b。每个处理器核心200至少包括用于取回和排序指令以便执行的指令定序单元(ISU)208和一个或多个用于执行指令的执行单元224。如下面进一步讨论的，由执行单元224执行的指令包括请求访问存储器块或导致生成请求访问存储器块的操作的存储器访问指令。

每个处理器核心200的操作都由在其最低级别具有共享系统存储器108a-108d并且在其较高级别具有一个或多个级别的高速缓冲存储器的多级别易失性存储器层次结构来支持。在所示实施例中，每个处理单元104都包括集成存储器控制器(IMC)206，集成存储器控制器206控制对其处理节点102内的系统存储器108a-108d中的相应系统存储器的读写访问，以响应从处理器核心200a-200b接收的请求和由窥探器(S)222在本地互连114上窥探的操作。IMC 206通过引用基地址寄存器(BAR)逻辑240来确定其所负责的地址。

在示例性实施例中，处理单元104的高速缓冲存储器层次结构包括每个处理器核心200内的直通存储(store-through)一级(L1)高速缓存226和由处理单元104的所有处理器核心200a、200b共享的二级(L2)高速缓存230。L2高速缓存230包括L2阵列和目录234以及高速缓存控制器，所述高速缓存控制器包括主机(master)232和窥探器236。主机232启动本地互连114和系统互连110上的事务并响应于从关联的处理器核心200a-200b接收的存储器访问(以及其他)请求而访问L2阵列和目录234。窥探器236窥探本地互连114上的操作、提供适合的响应，并执行所述操作所需的对L2阵列和目录234的任何访问。

尽管示出的高速缓存层次结构仅包括两级高速缓存，但是本领域的技术人员将理解，可替代的实施例可以包括其他级别(L3、L4、L5等)的片上或片外嵌入或旁视高速缓存，其可以完全包括、部分包括或不包括较高级别的高速缓存的内容。

每个处理单元104还包括响应逻辑210的实例，该实例实现在数据处理系统100内维持高速缓存一致性的分布式一致性发信号机制的一部分。此外，每个处理单元104包括用于在其本地互连114和系统互连110之间选择性地转发通信的互连逻辑212的实例。最后，每个处理单元104包括支持附加一个或多个I/O设备(如I/O设备216)的集成I/O(输入/输出)控制器214。I/O控制器214可以响应于I/O设备216的请求而在本地互连114和/或系统互连110上发布操作。

现在参考图3，其中示出了L2阵列和目录234的示例性实施例的更详细的方块图。如图所示，L2阵列和目录234包括一组相关的L2高速缓存阵列300和L2高速缓存阵列300的内容的L2高速缓存目录302。如在传统的一组相关高速缓存中，利用系统存储器(真实)地址中的预定索引位将系统存储器108中的存储器单元映射到高速缓存阵列300中的特定一致类。存储在高速缓存阵列300中的特定高速缓存线被记录在高速缓存目录302中，高速缓存目录302包含一个用于高速缓存阵列300中的每个高速缓存线的目录表项。如本领域的技术人员所理解的，高速缓存目录302中的每个目录表项至少包括标记字段304(其利用相应真实地址的标记部分指定了存储在高速缓存阵列300中的特定高速缓存线)、状态字段306(其指示高速缓存线的一致性状态)以及LRU(最近最少使用)字段308(其指示了相对于同一一致类中的其他高速缓存线而言的高速缓存线的替换顺序)。

II.示例性操作

现在参考图4，其中示出了图1的数据处理系统100的本地或系统互连110、114上的示例性操作的时空图。当L2高速缓存230的主机232(或其他主机，如I/O控制器214)在本地互连114和/或系统互连110上发出请求402时，所述操作开始。请求402优选地包括事务类型(指示期望的访问类型)和资源标识符(如，真实地址，指示将被所述请求访问的资源)。常见的请求类型优选地包括那些在下表I中说明的类型。

表I

请求	描述
		READ	请求用于查询目的的存储器块的映像的副本
RWITM(具有修改目的的读)	请求存储器块的映像的唯一副本，其目的是对其进行更新(修改)并要求破坏其他副本(如果有)
		DCLAIM(数据要求)	请求授权以将存储器块的现有只查询副本提升为唯一副本，其目的是对其进行更新(修改)并要求破坏其他副本(如果有)
DCBZ(数据高速缓存块清零)	请求授权以创建存储器块的与其当前状态无关的新的唯一高速缓存副本并随后修改其内容；要求破坏其他副本(如果有)
		DCBN(数据高速缓存块初始化)	请求授权以将存储器块初始化为预定值；无效缓存在主机以外的存储器块副本(如果有)
CASTOUT	将存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备
		WRITE	请求授权以创建存储器块的与其当前状态无关的新的唯一副本并立即将存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备
PARTIAL	请求授权以创建部分存储器块的与其当前状态无关

WRITE

的新的唯一副本并立即将部分存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备

请求402由L2高速缓存230的窥探器236以及存储器控制器206(图1)的窥探器222接收。通常(存在某些例外)，由于仅当处理单元104无法内部地为请求402服务时，请求402才在本地互连114和/或系统互连110上传输，所以在与请求402的主机232处于同一L2高速缓存230中的窥探器236不会窥探请求402(即，通常没有自窥探)。每个接收请求402的窥探器222、236都可以提供代表至少该窥探器对请求402的响应的相应部分响应406。存储器控制器206中的窥探器222根据例如窥探器222是否负责请求地址以及其是否具有可用于为所述请求服务的资源来确定部分响应406。L2高速缓存230的窥探器236可以根据例如其L2高速缓存目录302的可用性、窥探器236内处理所述请求的窥探逻辑实例的可用性以及与L2高速缓存目录302中的请求地址关联的一致性状态来确定其部分请求406。

窥探器222和236的部分响应由响应逻辑210的一个或多个实例分步或立即逻辑地组合以确定对请求402的系统范围的组合响应(CR)410。根据下面讨论的范围限制，响应逻辑210通过其本地互连114和/或系统互连110将组合响应410提供给主机232和窥探器222、236以指示对请求402的系统范围的响应(例如，成功、失败、重试等)。如果CR 410指示请求402成功，则CR 410可以指示例如请求的存储器块的数据源、其中将被主机232缓存的所述请求的存储器块的高速缓存状态，以及是否需要无效一个或多个L2高速缓存230中的请求的存储器块的“清空”操作。

响应于接收到组合响应410，一个或多个主机232和窥探器222、236通常执行一个或多个操作以便为请求402服务。这些操作可以包括向主机232提供数据、无效或更新一个或多个L2高速缓存230中缓存的数据的一致性状态、执行驱逐操作、将数据写回系统存储器108等。如以下进一步讨论的，如果请求402需要，在响应逻辑210生成组合响应410之前或之后，请求或目标存储器块可以被传输到主机232或从主机232传输请求或目标存储器块。

在以下描述中，将根据请求指定的请求地址参考窥探器是一致性最高点(HPC)、一致性最低点(LPC)还是两者皆不是来描述窥探器222、236对所述请求的部分响应以及由所述窥探器响应于所述请求和/或其组合响应而执行的操作。LPC在此被定义为用作存储器块的库的存储器设备或I/O设备。在没有用于存储器块的HPC的情况下，LPC持有存储器块的真实映像并具有许可或拒绝生成所述存储器块的附加高速缓存副本的请求的授权。对于图1和2的数据处理系统实施例中的典型请求，所述LPC将是持有所述引用的存储器块的系统存储器108的存储器控制器206。HPC在此被定义为缓存所述存储器块(其与LPC处的相应存储器块可能一致，也可能不一致)的真实映像的唯一标识的设备并具有许可或拒绝修改存储器块的请求的授权。说明性地，HPC还可以响应于不修改所述存储器块的操作而向请求方提供所述存储器块的副本。因此，对于图1和2的数据处理系统实施例中的典型请求，HPC(如果存在)将是L2高速缓存230。如下面参考表II进一步描述的，尽管其他指示符可以被用来为存储器块指定HPC，但是本发明的优选实施例利用L2高速缓存230的L2高速缓存目录302内的选定高速缓存一致性状态(多个)来为存储器块指定HPC(如果存在)。

仍然参考图4，用于在请求402中引用的存储器块的HPC(如果存在)，或在没有HPC的情况下，所述存储器块的LPC优选地具有保护存储器块的所有权的转移以响应保护窗口404a期间的请求402的责任。在图4中示出的示例性情况中，窥探器236(其是用于由请求402的请求地址指定的存储器块的HPC)在保护窗口404a期间(从窥探器236确定其部分响应406时延伸到窥探器236接收到组合响应410时为止)保护将所请求的存储器块的所有权转移到主机232。在保护窗口404a期间，窥探器236通过将部分响应406提供给其他请求(指定了相同的请求地址并且阻止其他主机获得所有权直到所有权已被成功地转移到主机232为止)来保护所有权的转移。主机232在接收到组合响应410后同样启动一个保护窗口404b来保护其在请求402中请求的存储器块的所有权。

由于窥探器222、236都具有用于处理上述的CPU和I/O请求的有限资源，所以若干不同级别的部分响应和相应的CR是可能的。例如，如果在负责请求的存储器块的存储器控制器206中的窥探器222具有可用于处理请求的队列，则窥探器222可以响应以指示其能够用作所述请求的LPC的部分响应。另一方面，如果窥探器222没有可用于处理请求的队列，则窥探器222可以响应以指示其是存储器块的LPC，但是当前无法为所述请求服务的部分响应。

类似地，L2高速缓存230中的窥探器236可能需要窥探逻辑的可用实例并访问L2高速缓存目录302以便处理请求。缺少对这些资源中的任一资源(或两者)的访问将导致发信号告知由于缺少所需资源而无法为所述请求服务的部分响应(以及相应的CR)。

此后，提供了指示窥探器具有当前为请求服务所需的全部内部资源的部分响应的窥探器222、236(如果需要)被称为“确认”请求。对于窥探器236，确认了窥探操作的部分响应优选地指示在该窥探器236处的请求或目标存储器块的高速缓存状态。提供了指示窥探器236不具有为请求服务所需的全部内部资源的部分响应的窥探器222、236可以被称为“可能隐藏”。由于窥探器236因缺少窥探逻辑的可用实例或对L2高速缓存目录302的访问而无法在以上定义的意义上“确认”请求并且从其他主机232和窥探器222、236的角度，具有未知的一致性状态，所以此类窥探器236是“可能隐藏的”。

III.数据传送域

传统的基于广播的数据处理系统通过广播通信来处理高速缓存一致性和数据传送这两者，在传统的系统中，在系统互连上将所述广播通信至少传输到所述系统中的所有存储器控制器和高速缓存层次结构。与具有可替代体系结构和类似规模的系统相比，基于广播的系统倾向于提供降低的访问等待时间和更好的共享存储器块的数据处理和一致性管理。

随着基于广播的系统的规模的扩大，系统互连上的通信量倍增，意味着由于需要更多的带宽用于系统互连上的通信，系统成本随着系统规模而急剧增加。即，具有m个处理器核心(每个处理器核心都具有n个事务的平均通信量)的系统具有m×n的通信量，意味着基于广播的系统中的通信量成倍地而不是累加性地增加。除了对实际更大的互连带宽的要求以外，系统大小的增加具有增加某些访问等待时间的副作用。例如，读取数据的访问等待时间，在最坏的情况下，由持有处于共享一致性状态中的请求存储器块(其可以作为请求的数据的源)的最远低级高速缓存的组合响应等待时间所限制。

为了减少系统互连带宽要求和访问等待时间同时仍然保留基于广播的系统的优点，本发明通过减少发出请求的L2高速缓存230与数据源之间的平均距离来减少数据访问等待时间。用于执行此操作的一种技术是减少发出请求的L2高速缓存230与数据源之间的平均距离，以便允许分布在整个数据处理系统100中的多个L2高速缓存230持有处于“特殊”共享一致性状态中的同一存储器块的副本，所述“特殊”共享一致性状态允许这些高速缓存使用高速缓存到高速缓存干预将所述存储器块提供给发出请求的L2高速缓存230。

为了实现用于SMP数据处理系统(如数据处理系统100)中的共享存储器块的多个并发和分布的源，必须解决两个问题。首先，必须实现某些管理处于以上提到的“特殊”共享一致性状态中的存储器块的副本的创建的规则。其次，必须存在管理哪一个窥探L2高速缓存230(如果存在)例如响应于总线读取操作或总线RWITM操作将共享存储器块提供给发出请求的L2高速缓存230的规则。

根据本发明，这两个问题都通过实现数据源域来解决。具体地说，SMP数据处理系统中的每个域(其中域被定义为包括一个或多个参与响应数据请求的低级(例如，L2)高速缓存)被允许每次只包括一个持有处于“特殊”共享一致性状态中的特定存储器块的高速缓存层次结构。该高速缓存层次结构，如果当同一域中的请求低级高速缓存启动总线读取类型(例如，读取或RWITM)操作时存在，负责将请求的存储器块作为源提供给发出请求的低级高速缓存。尽管可以定义许多不同的域大小，但是在图1的数据处理系统100中，如果每个处理节点102(即，MCM)都被视为数据源域是很方便的。参考表II在下面描述了此类“特殊”共享状态(即，Sr)的一个实例。

IV.一致性域

尽管实现上述数据传送域改进了数据访问等待时间，但是此改进并未解决随着系统规模增加而出现的通信量的m×n倍增。为了减少通信量同时仍然维持基于广播的一致性机制，本发明的优选实施例额外地实现了一致性域，其类似于此前描述的数据传送域，可以方便地(但不是必需的)用每个形成单独的一致性域的处理节点102来实现。数据传送域和一致性域可以(但并不要求)是同延的，并且出于解释数据处理系统100的示例性操作的目的，此后将被假设为具有由处理节点102定义的边界。

通过限制在系统互连110上的域内广播通信，在其中请求可以由少于所有一致性域的域参与提供服务的情况下，一致性域的实现减少了系统通信量。例如，如果处理节点102a的处理单元104a具有总线读取操作要发布，则处理单元104a可以选择首先将所述总线读取操作广播到其自己的一致性域(例如，处理节点102a)内的所有参与者，但是不广播到其他一致性域(例如，处理节点102b)中的参与者。仅传送到那些与操作的主机在同一一致性域中的参与者的广播操作在此被定义为“本地操作”。如果可以在处理单元104a的一致性域中为本地总线读取操作服务，则不执行总线读取操作的进一步广播。但是，如果对本地总线读取操作的部分响应和组合响应指示无法单独在处理单元104a的一致性域中为总线读取操作服务，则广播的范围可以被扩展到包括(除了本地一致性域以外)一个或多个其他一致性域。

在一个基本实现中，采用了两个广播范围：只包括本地一致性域的“本地”范围和包括SMP数据处理系统中的所有其他一致性域的“全局”范围。因此，被传送到SMP数据处理系统中的所有一致性域的操作在此被定义为“全局操作”。重要的是，无论是否采用本地操作或更大扩展范围的操作(例如，全局操作)来为操作服务，都将在SMP数据处理系统中的所有一致性域之间维护高速缓存一致性。

在一个优选实施例中，由本地/全局指示符(信号)指示总线操作中的操作的范围，在一个实施例中，所述指示符可以包括1-位标志。处理单元104中的转发逻辑212优选地根据操作中的本地/全局指示符(信号)的设置来确定是否将通过本地互连114接收到的操作转发到系统互连110上。

V.域指示符

为了限制不需要的本地操作的发布并由此减少操作等待时间并节约本地互连上的附加带宽，本发明优选地实现每存储器块的域指示符，该指示符指示关联存储器块的副本是否被缓存在本地一致性域之外。例如，图5示出了根据本发明的域指示符的第一示例性实现。如图5所示，系统存储器108(其可以以动态随机存取存储器(DRAM)实现)存储了多个存储器块500。系统存储器108与每个存储器块500关联地存储了用来校正存储器块500中的错误(如果存在)的关联错误校正码(ECC)502和域指示符504。尽管在本发明的某些实施例中，域指示符504可以标识特定的一致性域(即，指定一致性域或节点ID)，但是此后假设域指示符504是1-位指示符，在关联的存储器块500(如果有)仅被缓存在与用作存储器块500的LPC的存储器控制器206相同的一致性域中的情况下，所述指示符被设置(例如，设置成‘1’以指示‘本地’)。否则，重置域指示符504(例如，重置为‘0’以指示‘全局’)。设置域指示符504以指示“本地”可以被不严密地实现，因为错误设置“全局”将不会引起任何一致性错误，但可能会导致操作的不需要的全局广播。

响应于操作而作为存储器块的源的存储器控制器206(和L2高速缓存230)优选地将关联的域指示符504与请求的存储器块一起传送。

VI.示例性一致性协议

本发明优选地实现了高速缓存一致性协议，该协议旨在影响如上所述的数据传送和一致性域的实现。在一个优选实施例中，所述协议中的高速缓存一致性状态除了提供(1)高速缓存是否是存储器块的HPC的指示之外，还指示(2)缓存的副本在该存储器层次结构级别的高速缓存之间是否唯一(即，是系统范围内仅有的缓存副本)，(3)所述高速缓存是否以及何时可以将存储器块的副本提供给用于所述存储器块的请求的主机，(4)所述存储器块的缓存的映像与在LPC(系统存储器)处的相应存储器块是否一致，以及(5)远程一致性域(可能)中的其他高速缓存是否持有具有匹配地址的高速缓存表项。这五个属性可以例如在下表II中总结的公知MESI(修改、独占、共享、无效)协议的示例性变型中被表达。

表II

高速缓存状态	HPC？	唯一？	数据源？	与LPC一致？	缓存在本地域外？	法定的并发状态
							M	是	是	是，在CR前	否	否	I、Ig、In(&LPC)
Me	是	是	是，在CR前	是	否	I、Ig、In(&LPC)
							T	是	未知	是，如果在CR前未提供则在CR后	否	未知	Sr、S、I、Ig、In(&LPC)
Tn	是	未知	是，如果在CR前未提供则在	否	否	Sr、S、I、Ig、In(&LPC)

			CR后
							Te	是	未知	是，如果在CR前未提供则在CR后	是	未知	Sr、S、I、Ig、In(&LPC)
Ten	是	未知	是，如果在CR前未提供则在CR后	是	否	Sr、S、I、Ig、In(&LPC)
							Sr	否	未知	是，在CR前	未知	未知	T、Tn、Te、Ten、S、I、Ig、In(&LPC)
S	否	未知	否	未知	未知	T、Tn、Te、Ten、Sr、S、I、Ig、In(&LPC)
							I	否	n/a	否	n/a	未知	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、In(&LPC)
Ig	否	n/a	否	n/a	假设如此，在缺少其他信息的情况下	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、In(&LPC)
							In	否	n/a	否	n/a	假设不如此，在缺少其他信	M、Me、T、Tn、Te、Ten、Sr、S、

息的情况下

I、Ig、In(&LPC)

A.Ig状态

为了避免不得不访问LPC以确定存储器块是否将仅本地地被缓存(如果可能)，Ig(无效全局)一致性状态被用来在其中没有存储器块的副本保持缓存在一致性域中的情况下维持域指示。所述Ig状态在此被定义为指示以下项的高速缓存一致性状态：(1)高速缓存阵列中的关联存储器块是无效的，(2)高速缓存目录中的地址标志是有效的，以及(3)由地址标志标识的存储器块的副本可能被缓存在另一个一致性域中。所述Ig指示优选地是不精确的，意味着在不违反一致性的情况下其可能是不正确的。

所述Ig状态在低级高速缓存中形成以响应高速缓存将请求的存储器块提供给另一个一致性域中的请求方以响应独占访问请求(例如，总线RWITM操作)。在本发明的某些实施例中，仅在包含用于所述存储器块的LPC的一致性域中形成所述Ig状态是优选的。在此类实施例中，某些机制(例如，LPC的部分响应和随后的组合响应)必须被实现以便向作为请求的存储器块的源的高速缓存指示所述LPC在其本地一致性域中。在不支持传送所述LPC是本地的指示的其他实施例中，可以在高速缓存将存储器块作为源提供给远程一致性域以响应独占访问请求的任何时刻形成所述Ig状态。

由于包括Ig状态的高速缓存目录表项可能携带有用信息，所以至少在某些实现中，希望优选地保留Ig状态中的表项而不是I状态中的表项(例如，通过修改用来选择用于替换的牺牲品高速缓存表项的最近最少使用(LRU)算法)。由于Ig目录表项被保留在高速缓存中，某些Ig表项可能随着时间的推移而变得“失效”，因为高速缓存(其独占访问请求导致了Ig状态的形成)可以解除分配或写回其存储器块的副本，而不通知将存储器块的地址标记保持在Ig状态的高速缓存。在这种情况下，所述“失效”Ig状态(其错误地指示应发布全局操作而不是本地操作)将不会导致任何一致性错误，而只是导致某些操作(可以利用本地操作以其他方式为它们服务)被发布为全局操作。此类低效率的出现将通过最终替换“失效”Ig高速缓存表项来在持续时间上进行限制。

若干规则管理着Ig高速缓存表项的选择和替换。首先，如果高速缓存选择Ig表项作为替换的牺牲品，则执行Ig表项的驱逐(不同于当I表项被选择时的情况)。其次，如果导致存储器块被加载到高速缓存中的请求命中该同一高速缓存中的Ig高速缓存表项，则所述高速缓存将Ig命中视为高速缓存未命中并在将Ig表项作为选定的牺牲品的情况下执行驱逐操作。所述高速缓存因此避免了将同一地址标记的两个副本放置在高速缓存目录中。第三，Ig状态的驱逐优选地被作为本地操作执行，或者如果作为全局操作执行，则被非本地一致性域的存储器控制器所忽略。如果允许在与用于存储器块的LPC不同的一致性域内的高速缓存中形成Ig表项，则无需更新LPC中的域指示符。第四，Ig状态的驱逐优选地被执行为无数据仅地址操作，其中域指示符被写回LPC(如果对于执行驱逐的高速缓存是本地的)。

根据本发明的Ig状态的实现通过为一致性域中的存储器块维护高速缓存的域指示符(即使没有存储器块的有效副本继续缓存在该一致性域中)来提高通信效率。结果，用于存储器块的HPC可以为来自远程一致性域的独占访问请求(例如，总线RWITM操作)服务，而无需重试所述请求并执行将请求的存储器块推动到LPC。

B.In状态

In状态在此被定义为高速缓存一致性状态，所述高速缓存一致性状态指示(1)高速缓存阵列中的关联存储器块是无效的，(2)高速缓存目录中的地址标记是有效的，以及(3)由所述地址标记标识的存储器块的副本可能仅由本地一致性域中的一个或多个其他高速缓存层次结构来缓存(如果可能)。In指示优选地是不精确的，意味着在不违反一致性的情况下其可能是不正确的。In状态在低级高速缓存中形成以响应该高速缓存将请求的存储器块提供给同一一致性域中的请求方以响应独占访问请求(例如，总线RWITM操作)。

由于包括In状态的高速缓存目录表项可能携带有用信息，所以至少在某些实现中，希望优选地保留In状态中的表项而不是I状态中的表项(例如，通过修改用来选择用于替换的牺牲品高速缓存表项的最近最少使用(LRU)算法)。由于In目录表项被保留在高速缓存中，某些In表项可能随着时间的推移而变得“失效”，因为高速缓存(其独占访问请求导致了In状态的形成)自身可以将存储器块的共享副本提供给远程一致性域，而不通知将存储器块的地址标记保持在In状态的高速缓存。在这种情况下，所述“失效”In状态(其错误地指示应发布本地操作而不是全局操作)将不会导致任何一致性错误，而只是导致某些操作首先错误地被发布为本地操作而非全局操作。此类低效率的出现将通过最终替换“失效”In高速缓存表项来在持续时间上进行限制。在一个优选实施例中，处于In一致性状态的高速缓存表项不会受到驱逐，而只是被替换。因此，与Ig高速缓存表项不同，In高速缓存表项并未被用来更新系统存储器108中的域指示符504。

根据本发明的In状态的实现通过为存储器块(可由主机咨询以便为其操作中的某一操作选择本地范围)维护缓存的域指示符来提高通信效率。结果，节约了其他一致性域中的系统互连110和本地互连114上的带宽。

C.Sr状态

在下面描述的操作中，能够确定持有处于Sr一致性状态的共享请求存储器块的低级高速缓存是否位于与发出请求的主机相同的域中是有用的。在一个实施例中，位于与发出请求的主机相同的域中的“本地”Sr窥探器的存在可以由在持有处于Sr一致性状态的请求存储器块的低级高速缓存处的窥探器的响应行为来指示。例如，假设每个总线操作都包括范围指示符，所述范围指示符指示所述总线操作是否已穿过域边界(例如，主机的显式域标识符或单个本地/非本地范围位)，持有处于Sr一致性状态的共享存储器块的低级高速缓存可以提供部分响应(仅为同一数据源域中的主机的请求确认请求处于Sr状态)并提供指示所有其他请求的S状态的部分响应。在此类实施例中，响应行为可以被总结为如表III所示，其中(’)符号被用来指定可能与存储器块的实际高速缓存状态不同的部分响应。

表III

读取类型请求的主机的域	目录中的高速缓存状态	部分响应(足够的资源可用)	部分响应(足够的资源不可用)
				“本地”(即，在同一域中)	Sr	Sr’确认	Sr’可能隐藏
“远程”(即，不在同一域中)	Sr	S’确认	S’可能隐藏
				“本地”(即，在同一域中)	S	S’确认	S’可能隐藏
“远程”(即，不在同一域中)	S	S’确认	S’可能隐藏

假设以上在表III中说明了响应行为，通过增加在可用作数据源的SMP数据处理系统中分布的存储器块的共享副本的数量，共享数据的平均数据等待时间可以显著减少。

VII.存储器块的初始化

总体上参考图6-8，其中示出了为多处理器数据处理系统中的存储器初始化操作服务的示例性方法的高级逻辑流程图。作为逻辑流程图，本领域的技术人员将理解，示出的步骤的顺序代表逻辑顺序并且在本发明的特定实现中，某些示出的步骤可以并行地或以可替代的顺序被执行。

现在具体地参考图6，其中示出了根据本发明的高速缓冲存储器通过其为从关联的处理器核心接收的存储器初始化操作服务的方法的示例性实施例的高级逻辑流程图。所示过程开始于方块600，以响应由L2高速缓存230的主机232从其处理单元104内的关联处理器核心200之一接收到CPU操作。然后，所述过程进入到方块602，方块602描述了主机232判定所述操作是否是例如响应于源处理器核心200执行相应的DCBN指令而接收的CPU DCBN(数据高速缓存块初始化)操作。

图9示出了形成至少部分地存储在系统存储器108内并由处理器核心200执行或处理的计算机可用程序代码900的一部分的示例性DCBN指令902。所述示例性DCBN指令优选地包括将所述指令标识为DCBN指令的操作码(在图9中由助记符“dcbn”表示)以及对将被初始化的目标存储器块的目标实地址的指示。所述目标实地址优选地以常规方式由一个或多个指令输入操作数op1、op2和op3来指示。所述输入操作数可以可选地指示其他信息，例如，对将被初始化的目标存储器块的地址范围的指示和/或对所述目标存储器块将被初始化为其的初始化值(例如，全部为0，全部为1，或寄存器指定的值)的指示。如果没有明确地指出初始化值，则所述DCBN指令的操作码可以隐含默认值(例如，全部为0或全部为1)。

在优选实施例中，响应于DCBN指令的执行而由处理器核心200发送给主机232的CPU DCBN操作类似地至少包括将所述存储器访问操作标识为CPU DCBN操作的操作码以及对将被初始化的目标存储器块的目标实地址的指示。所述CPU DCBN操作可以可选地指示其他信息，例如，对将被初始化的目标存储器块的地址范围的指示和/或对所述目标存储器块将被初始化为其的初始化值(例如，全部为0，全部为1，或寄存器指定的值)的指示。如果没有明确地指出初始化值，则所述CPU DCBN操作的操作码可以隐含默认值(例如，全部为0或全部为1)

响应于在方块602判定由主机232接收的CPU操作不是CPU DCBN操作，所述过程进入到方块604，方块604代表主机232根据所接收的CPU操作的操作类型来执行其他处理。然后，所述过程在方块630终止。

返回方块602，响应于判定所接收的操作是CPU DCBN操作，主机232在方块606启动对L2高速缓存目录302的查找以便为由所述CPUDCBN操作指定的目标地址判定记录在L2高速缓存目录302内的一致性状态(如果存在)。如果L2高速缓存目录302指示所述目标地址没有与任何数据有效一致性状态(例如，M、Me、T、Tn、Te、Ten、Sr或S)关联，而是与数据无效一致性状态(例如，I、Ig或In)关联，则所述过程进入到方块622，方块622描述了主机232在其本地互连114和系统互连110上发出全局范围的DCBN请求。尽管互连114、110不一定是总线互连，但是此类请求在此被指定为总线DCBN请求，以便将它们与处理器执行的DCBN指令以及由主机232从处理器核心200接收的CPU DCBN操作区分开。

在优选实施例中，在互连110、114上发出的所述总线DCBN请求至少包括将所述请求标识为总线DCBN请求的请求向量以及对所述目标存储器块的目标实地址的指示。类似于上述的CPU DCBN操作，所述总线DCBN请求可以可选地指示其他信息，例如，对将被初始化的目标存储器块的地址范围的指示和/或对所述目标存储器块将被初始化为其的初始化值(例如，全部为0，全部为1，或指定的值)的指示。如果没有明确地指出初始化值，则所述总线DCBN请求的请求向量可以隐含默认值(例如，全部为0或全部为1)。

在方块622之后，主机232等待所述CPU DCBN请求的组合响应。如果所述组合响应(CR)指示“重试”，意味着至少一个窥探器236、222提供了指示“重试”的部分响应，则如从方块624返回方块622的过程所指示的，主机232重新发出所述CPU DCBN请求。另一方面，如果所述组合响应不是“重试”，则所述目标存储器块的初始化成功，所述过程在方块630终止。应当注意，当发出请求的L2高速缓存230没有持有CPUDCBN操作的目标存储器块的副本时，发出请求的L2高速缓存230无需通过加载所述目标存储器块的副本来“污染”其L2高速缓存阵列300以便为所述CPU DCBN操作服务。相反，发出请求的L2高速缓存230通过只是发出一个或多个相应的总线DCBN请求来为所述CPU DCBN操作服务，直到接收到除“重试”以外的组合响应为止。

返回方块608，响应于主机232判定所述目标地址以数据有效一致性状态命中L2高速缓存目录302，主机232根据所述目标存储器块的一致性状态为所述CPU DCBN操作服务。如果所述目标存储器块的一致性状态是Mx(例如，M或Me)，则如在方块618示出的，主机232通过使用适合的初始化值写入所述目标存储器块来简单地初始化所述目标存储器块。如果尚未被设置为M，则所述目标存储器块的一致性状态被更新为M以指示所述目标存储器块现在与系统存储器108中的相应存储器块不一致。此后，所述过程在方块630终止。

现在参考方块612，如果主机232判定所述目标存储器块的一致性状态不是Mx或Tx(例如，S或Sr)，则如在方块620示出的，主机232将其L2高速缓存目录302内的所述目标高速缓存块的一致性状态更新为I一致性状态。此后，所述过程进入已被描述的方块622和之后的方块。因此，如果发出请求的L2高速缓存230持有处于非HPC数据有效一致性状态的目标存储器块，则发出请求的L2高速缓存230优选地不将其资源和互连带宽花费在获得修改其目标存储器块的副本的许可以便为所述CPUDCBN操作服务上。相反，所述发出请求的L2高速缓存230优选地通过简单地无效其目标存储器块的副本并发出一个或多个相应的总线DCBN请求来为所述CPU DCBN操作服务，直到接收到除“重试”以外的组合响应为止。

再次参考方块612，如果主机232判定其L2高速缓存目录302中的所述目标存储器块的一致性状态为Tx(例如，T、Tn、Te或Ten)，则如在方块614示出的，主机232在其本地互连114和系统互连110上发出全局范围的总线DCBN请求。在方块614之后，主机232等待其CPU DCBN请求的组合响应。响应于接收到所述组合响应(CR)，主机232在方块616判定所述组合响应(CR)是否指示“重试”。如果是，则如从方块616返回方块614的过程所指示的，主机232重新发出所述CPU DCBN请求。以此方式重新发出所述总线DCBN请求确保了每个持有所述目标存储器块的副本的其他L2高速缓存230都能够在发出请求的L2高速缓存230初始化所述目标存储器块之前，将其目标存储器块的相应副本更新为数据无效状态。另一方面，如果主机232在方块616判定所述组合响应没有指示“重试”，则如在方块618示出的，主机232通过用适合的初始化值写入所述目标存储器块来初始化所述目标存储器块。主机232还将其L2高速缓存目录302中的目标高速缓存线的一致性状态更新为M(尽管此更新不是将目标存储器块的一致性保持在T或Tn一致性状态所必需的，并且因此对于此类存储器块，其可以被省略)。此后，所述过程在方块630终止。

现在参考图7，其中示出了根据本发明的诸如集成存储器控制器206之类的存储器控制器通过其为存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图。所示过程开始于方块700，以响应IMC 206中的窥探器222接收到存储器访问请求。然后，所述过程进入方块702，方块702示出了窥探器222判定所述存储器访问请求是否是总线DCBN请求。如果是，则所述过程进入到以下描述的方块710。如果否，则所述过程进入方块704，方块704示出了窥探器222根据其请求类型来处理所述请求。所述过程此后在方块730终止。

现在参考方块710，如果接收的请求是总线DCBN请求，则窥探器222判定其是否具有足够的资源可用于为所述总线DCBN请求服务。如果否，则如在方块712示出的，窥探器222提供指示“重试”的部分响应。此后，处理在方块730终止。但是，如果窥探器222在方块710判定其具有足够的可用资源来为所述总线DCBN请求服务，则窥探器222通过参考BAR逻辑240(方块714)来判定其是否是由所述总线DCBN请求指定的目标地址的LPC。如果窥探器222判定其不是指定的目标存储器块的LPC，则处理在方块730终止。但是，如果窥探器222判定其是所述目标存储器块的LPC，则如在方块722示出的，窥探器222等待接收用于所述总线DCBN请求的组合响应。如果所述组合响应指示“重试”，则处理在方块730终止。但是，如果所述组合响应没有指示“重试”，则如在方块726示出的，窥探器222将系统存储器108中的目标存储器块更新为适合的初始化值。然后，所述过程在方块730终止。

可以理解，在本发明的可替代实施例中，窥探器222无需初始化系统存储器108中的存储器块的副本以响应每个没有接收到“重试”组合响应的总线DCBN操作。具体地说，如果由窥探器236生成的部分响应和由响应逻辑210生成的组合响应指示存在将初始化其目标存储器块的副本以响应所述总线DCBN操作的HPC，则可以根据资源的可用性消除或有选择地执行所述目标存储器块的系统存储器副本的初始化。

现在参考图8，其中示出了根据本发明的高速缓冲存储器通过其为互连上窥探的存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图。所示过程开始于方块800，以响应L2高速缓存230的窥探器236在其本地互连114上接收到请求。然后，所述过程进入方块802，方块802示出了窥探器236判定所述接收的操作是否是总线DCBN请求。如果否，则所述过程进入方块804，方块804表示窥探器236根据所述接收的请求的请求类型执行其他处理。然后，所述过程在方块850终止。

返回方块802，响应于判定所述接收的操作是总线DCBN请求，窥探器236判定其是否具有足够的资源可用于为所述总线DCBN请求服务。如果否，则如在方块812示出的，窥探器236提供指示“重试”的部分响应。此后，处理在方块850终止。但是，如果窥探器236在方块810判定其具有足够的可用资源来为所述总线DCBN请求服务，则窥探器236在方块812启动对L2高速缓存目录302的查找以便为由所述总线DCBN请求指定的目标地址判定记录的一致性状态(如果存在)。如果L2高速缓存目录302指示所述目标地址与Mx一致性状态(例如，M或Me)关联，则如在方块816示出的，窥探器236初始化其L2高速缓存阵列230中的目标存储器块。此后，处理在方块850结束。如果所述目标存储器块的一致性状态不是Mx，而是Tx(方块820)，则所述过程转到方块822。

方块822示出了窥探器236等待接收所述总线DCBN请求的组合响应。如在方块824示出的，如果所述组合响应没有指示“重试”，意味着所述目标存储器块的每个其他缓存的副本(如果存在)已被无效，则如在方块826示出的，窥探器236将所述目标存储器块初始化为适合的初始化值。此后，所述过程在方块850终止。但是，如果窥探器236在方块824接收到指示“重试”的组合响应，则窥探器236不初始化所述目标存储器块，并且处理在方块850结束，直到重新发出总线DCBN请求。

再次参考方块820，如果窥探器236判定所述目标存储器块没有与其L2高速缓存目录302中的Tx一致性状态关联，则窥探器236判定所述目标存储器块的一致性状态是否是Sx(例如，S或Sr)。如果否，则所述过程在方块850终止。但是，如果所述目标存储器块与L2高速缓存目录302中的Sx一致性状态关联，则窥探器236无效所述目标存储器块的Sx副本(方块842)。此后，所述过程在方块850结束。

如上所述，本发明提供了一种初始化目标存储器块的处理单元、数据处理系统和方法。有利地，本发明允许存储器块被初始化，而无需发出请求的高速缓冲存储器在初始化之前或之后持有所述目标存储器块的有效副本。此外，在选定的操作情况下，目标存储器块可以在不更新保存在系统存储器中的所述目标存储器块的副本的情况下被初始化。

虽然参考优选实施例具体示出并描述了本发明，但是本领域的技术人员将理解，在不偏离本发明的精神和范围的情况下，可以在其中做出形式和细节上的各种更改。例如，尽管根据执行管理本发明的功能的程序代码的计算机系统描述了本发明的各方面，但是应当理解，本发明可以可替代地被实现为用于与数据处理系统一起使用的程序产品。定义本发明的功能的程序代码可以通过各种信号承载介质被传送到数据处理系统，所述信号承载介质包括但不限于，不可重写存储介质(例如，CD-ROM)、可重写存储介质(例如，软盘或硬盘驱动器)以及诸如数字和模拟网络之类的通信介质。因此应当理解，当携带或编码有管理本发明的功能的计算机可读指令时，此类信号承载介质代表本发明的可替代实施例。

Claims (13)

1.一种数据处理系统中的数据处理的方法，所述方法包括：

响应于由高速缓冲存储器从关联的处理器核心接收到初始化操作，所述初始化操作指示将被初始化的目标存储器块，所述高速缓冲存储器确定相对于所述高速缓冲存储器的所述目标存储器块的一致性状态；

响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求；以及

响应于所述初始化请求，将所述数据处理系统的存储器中的所述目标存储器块初始化为初始化值，其中所述目标存储器块在所述高速缓冲存储器不持有所述目标存储器块的有效副本的情况下被初始化。

2.根据权利要求1的方法，其中所述初始化的步骤包括系统存储器的存储器控制器将系统存储器中的所述目标存储器块初始化为所述初始化值。

3.根据权利要求2的方法，其中所述初始化的步骤还包括另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且响应于此，将其的所述目标存储器块的副本初始化为所述初始化值。

4.根据权利要求1的方法，其中所述初始化的步骤还包括另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且响应于此，将其的所述目标存储器块的副本初始化为所述初始化值。

5.根据权利要求1的方法，还包括：

另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且作为响应，将其的所述目标存储器块的副本更新为数据无效一致性状态。

6.根据权利要求1的方法，还包括：

响应于确定所述目标存储器块具有修改后的一致性状态，所述状态指示所述目标存储器块没有被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，所述高速缓冲存储器在没有在所述互连上发出相应初始化请求的情况下将所述存储器块初始化为所述高速缓冲存储器的数据阵列内的所述初始化值。

7.根据权利要求1的方法，所述方法还包括：

响应于确定所述目标存储器块具有指示所述高速缓冲存储器是所述目标存储器块的一致性最高点的一致性状态以及所述目标存储器块可以被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，所述高速缓冲存储器：

在所述互连上发出初始化请求；

将所述目标存储器块初始化为其数据阵列中的所述初始化值以响应接收到对所述初始化请求的响应，所述响应指示没有其他与另一个处理器核心关联的高速缓冲存储器将保留所述目标存储器块的有效副本。

8.一种用于包括互连、系统存储器和连接到所述互连的存储器控制器的数据处理系统的处理单元，所述处理单元包括：

处理器核心；以及

连接到所述互连和所述处理核心的高速缓冲存储器，其中所述高速缓冲存储器，响应于从所述处理器核心接收到指示将被初始化的目标存储器块的初始化操作，确定相对于所述高速缓冲存储器的所述目标存储器块的一致性状态，以及响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，在所述互连上发出相应的初始化请求，请求另一个高速缓冲存储器和所述存储器控制器中的至少一个将其的所述目标存储器块的副本初始化为初始化值，以便所述目标存储器块在所述第一高速缓冲存储器不持有所述目标存储器块的有效副本的情况下被初始化。

9.根据权利要求8的处理单元，其中所述高速缓冲存储器，响应于确定所述目标存储器块具有修改后的一致性状态，所述状态指示所述目标存储器块没有被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，在没有在所述互连上发出相应初始化请求的情况下将所述存储器块初始化为所述高速缓冲存储器的数据阵列内的所述初始化值。

10.根据权利要求8的处理单元，其中所述高速缓冲存储器，响应于确定所述目标存储器块具有指示所述高速缓冲存储器是所述目标存储器块的一致性最高点的一致性状态以及所述目标存储器块可以被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，在所述互连上发出初始化请求并将所述目标存储器块初始化为其数据阵列中的所述初始化值，以响应接收到对所述初始化请求的响应，所述响应指示没有其他与另一个处理器核心关联的高速缓冲存储器将保留所述目标存储器块的有效副本。

11.一种数据处理系统，所述数据处理系统包括：

根据权利要求8的处理单元；

所述互连；

与所述互连相连的所述系统存储器和所述存储器控制器；以及

所述另一个高速缓冲存储器；

其中，响应于所述初始化请求，所述另一个高速缓冲存储器和所述存储器控制器中的至少一个将所述目标存储器块初始化为所述初始化值。

12.根据权利要求11的数据处理系统，其中每个所述第二高速缓冲存储器和所述存储器控制器都将其的所述目标存储器块的相应副本初始化为所述初始化值以响应在所述互连上窥探所述初始化请求。

13.根据权利要求11的数据处理系统，其中所述另一个高速缓冲存储器，响应于在所述互连上窥探所述初始化请求，将其的所述目标存储器块的副本更新为数据无效一致性状态。

Images