JP7460743B1 - メモリコントローラ及びメモリコントローラ制御方法 - Google Patents

Abstract

【課題】 インタフェースの再調整の時間をさらに短縮できるメモリコントローラ等を提供する。【解決手段】 本開示の一態様に係るメモリコントローラ１０は、分散共有メモリを実現するメモリコントローラであって、前記メモリコントローラ１０に接続され当該メモリコントローラ１０と共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信する通知送信部１２と、前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行う再調整部１３と、を備え、前記他のメモリコントローラは、前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う。【選択図】 図１

Description

本開示は、メモリコントローラを制御する技術に関し、特に、分散共有メモリを実現するメモリコントローラを制御する技術に関する。

近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）製造技術の進歩により、トランジスタの微細化、高速化が進んでいる。それによって、ＬＳＩ間のインタフェースの転送速度も高速になってきている。

ソースシンクロナスインタフェースも、低速で転送していた時は、ストローブとデータのずれは有ってもエラーが発生するほどのずれではなかった。そのため、再調整機能が無くても正常に動作できていた。しかし、転送速度が高速化されるにつれて、ストローブとデータのずれが無視できなくなり、運用中にも再調整する必要がでてきた。

再調整中は、装置の運用が停止してしまうために、再調整の性能への悪影響が大きかった。そのため、運用停止時間の短縮する技術の開発が重要になっていた。

特許文献１には、複数のポート入力部の調整と、複数のポート出力部の調整とを、それぞれ同時に行うクロスバＬＳＩが記載されている。

特開２００４－１１０５０７号公報

通常、ソースシンクロナス方式のインタフェースは、非同期インタフェースである。そのため、ソースシンクロナス方式のインタフェースは、それぞれが独立して動作している。ソースシンクロナス方式のインタフェースの再調整を行う場合、インタフェースの再調整は、１つずつ順次行われる。この場合、再調整対象以外のインタフェースは、継続動作が可能である。

しかし、メモリコントローラ（以下、ＭＣ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌｅｒ）とも表記）間のインタフェースがタグスヌープである場合、複数のＭＣが、論理的に同期して動作しなければならない。そのため、このようなＭＣを再調整する際は、メモリコントローラが搭載されている装置の運用は一時的に停止され、ファームウェアが１つずつ全てのインタフェースを再調整していた。

再調整は定期的に行う必要があるため、１回の再調整にかかる時間と再調整を行う頻度とによって、装置の運用が停止している時間が決まる。この停止時間は、特に停止時間が長い場合、性能の悪化の要因になっていた。

特許文献１の技術では、ソースシンクロナス方式のインタフェースの再調整の時間を短縮できる。しかし、特許文献１の技術では、複数のＭＣが論理的に同期して動作する場合の、ＭＣの再調整による装置の停止時間、すなわち、ＭＣの再調整のための時間の短縮は、限定的である。

本開示の目的の１つは、インタフェースの再調整の時間をさらに短縮できるメモリコントローラ等を提供することである。

本開示の一態様に係るメモリコントローラは、分散共有メモリを実現するメモリコントローラであって、前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信する通知送信部と、前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行う再調整部と、を備え、前記他のメモリコントローラは、前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う。

本開示の一態様に係るは、分散共有メモリを実現するメモリコントローラの制御方法であって、前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信し、前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行い、前記他のメモリコントローラは、前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う。

本開示には、メモリコントローラのインタフェースの再調整の時間をさらに短縮できるという効果がある。

図１は、本開示の第１の実施形態に係るメモリコントローラの構成の例を表すブロック図である。 図２は。本開示の第１の実施形態に係るメモリコントローラの動作の例を表すフローチャートである 図３は、本開示の第２の実施形態に係るマルチプロセッサシステムの構成の例を表すブロック図である。 図４は、本開示の第２の実施形態に係るメモリコントローラ（ＭＣ）の構成の例を表すブロック図である。 図５は、本開示の第２の実施形態に係るシステムキャッシュコントローラ（ＳＣ）の構成の例を表すブロック図である。 図６は、本実施形態のマルチプロセッサシステムの通常時の動作の例を説明するための図である。 図７は、本開示の第２の実施形態に係るマルチプロセッサシステムの、再調整を開始する動作の例を説明するための図である。 図８は、本開示の第２の実施形態に係るマルチプロセッサシステムの、再調整処理と運用開始シーケンスの動作を説明するための図である。 図９は、本開示の第２の実施形態の模式例に係るマスタセルのメモリコントローラの構成を模式的に表す図である。 図１０は、本開示の第２の実施形態の模式例に係るスレーブセルのメモリコントローラの構成の例を模式的に表す図である。 図１１は、本開示の第２の実施形態の模式例に係るシステムキャッシュコントローラの構成を模式的に表す図である。 図１２は、本開示の第２の実施形態の模式例に係るマルチプロセッサシステムの構成を表す図である。 図１３は、本開示の第２の実施形態のマルチプロセッサシステムの、再調整を行う動作の全体の例を表すフローチャートである。 図１４は、本開示の第２の実施形態のマルチプロセッサシステムの開始処理の動作の例を表すフローチャートである。 図１５は、本開示の第２の実施形態のマルチプロセッサシステムの再調整処理の動作の例を表すフローチャートである。 図１６は、本開示の第２の実施形態のマルチプロセッサシステムの再開処理の動作の例を表すフローチャートである。 図１７は、本開示の第２の実施形態の第１の変形例に係るメモリコントローラの構成の例を表すブロック図である。 図１８は、本開示の第２の実施形態の第２の変形例に係るメモリコントローラの構成の例を表すブロック図である。 図１９は、本開示の第２の実施形態の第３の変形例に係るメモリコントローラの構成の例を表すブロック図である。 図２０は、本開示の実施形態に係るＭＣ及びＳＣを実現できるコンピュータのハードウェア構成の例を表す図である

以下では、本開示の実施形態について、図面を使用して詳細に説明する。

＜第１の実施形態＞
まず、本開示の第１の実施形態について、図面を使用して詳細に説明する。

＜構成＞
図１は、本開示の第１の実施形態に係るメモリコントローラの構成の例を表すブロック図である。図１に示す例では、本開示の第１の実施形態に係るメモリコントローラ１０は、分散共有メモリを実現するメモリコントローラであって、通知送信部１２と、再調整部１３と、を備える。

通知送信部１２は、前記メモリコントローラ１０に接続され当該メモリコントローラ１０と共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信する。再調整部１３は、前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行う。前記他のメモリコントローラは、前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う。再調整開始通知については、後述の第２の実施形態の模式例において説明する。また、これらのインタフェースは、第２の実施形態の模式例におけるインタフェース部１４と同じである。

＜動作＞
図２は、本開示の第１の実施形態に係るメモリコントローラの動作の例を表すフローチャートである。図２に示す例では、まず、通知送信部１２が、他のメモリコントローラに、再調整開始通知を送信する（ステップＳ１１）。次に、再調整部１３は、インタフェースの初期化を行う（ステップＳ１２）。また、再調整開始通知を受信した他のメモリコントローラは、再調整開始通知を受信した他のメモリコントローラのインタフェースの初期化を行う（ステップＳ１３）。

＜効果＞
以上で説明した本実施形態には、メモリコントローラのインタフェースの再調整の時間をさらに短縮できるという効果がある。その理由は、再調整開始通知が他のメモリコントローラに送信された後、再調整部１３がインタフェースの初期化を行い、再調整開始通知を受信した他のメモリコントローラが、他のメモリコントローラのインタフェースの初期化を行うからである。これにより、複数のメモリコントローラのインタフェースを並列の初期化できる。そのため、複数のメモリコントローラのインタフェースを順番に初期化する場合と比較して、メモリコントローラのインタフェースの再調整の時間をさらに短縮できる。

＜第２の実施形態＞
次に、本開示の第２の実施形態について、図面を使用して詳細に説明する。

＜構成＞
図３は、本開示の第２の実施形態に係るマルチプロセッサシステム１の構成の例を表すブロック図である。本実施形態に係るマルチプロセッサシステム１は、複数のセルを含む、分散共有メモリ型マルチプロセッサである。図３に示す例では、本具体例に係るマルチプロセッサは、４つのセル（すなわち、セル＃０、セル＃１、セル＃２、セル＃３）を含む。複数のセルの各々は、プロセッサ（Ｐｒｏｃｅｓｓｏｒ：以下Ｐｒｏｃとも表記）３００と、メモリコントローラ（ＭＣとも表記）１００と、システムキャッシュコントローラ（Ｓｙｓｔｅｍ Ｃａｃｈｅ Ｃｏｎｔｒｏｌｌｅｒ：以下、ＳＣとも表記）２００、メモリ（Ｍｅｍｏｒｙ；以下Ｍｅｍとも表記）４００などを含む。本説明では、システムキャッシュコントローラ２００は、単に、キャッシュコントローラ２００とも表記される。

全てのＭＣ１００間（すなわち、２つのＭＣ１００の全ての組み合わせの、２つのＭＣ１００の間）は、クロスバ接続されている。本説明では、２つのＭＣの間のクロスバ接続、すなわち、ＭＣ１００とＭＣ１００との間のインタフェースは、ＭＣ－ＭＣ間インタフェースと表記される。全てのＭＣ１００間のＭＣ－ＭＣ間インタフェースは、同期動作するように制御されている。本説明では、ＭＣ－ＭＣ間インタフェースは、ＭＭＩ（ＭＣ－ＭＣ Ｉｎｔｅｒｆａｃｅ）とも表記される。各セルに含まれるＭＣ１００とＳＣ２００は、互いに接続されている。ＭＣ１００とＳＣ２００との間の接続は、ＳＣ－ＭＣ間インタフェースと表記される。ＳＣ－ＭＣ間インタフェースは、それぞれ独立した非同期インタフェースである。本説明では、ＳＣ－ＭＣ間インタフェースは、ＳＭＩ（ＳＣ－ＭＣ Ｉｎｔｅｒｆａｃｅ）とも表記される。

図３に示す例では、セル＃０が、マスタセルである。セル＃１、セル＃２、セル＃３は、スレーブセルである。

本実施形態のマルチプロセッサシステムは、分散共有メモリ型マルチプロセッサシステムである。

分散共有メモリ型マルチプロセッサシステムでは、メモリが複数のセルに分散されて搭載される。複数のプロセッサも、それぞれ、複数のセルに搭載される。それぞれのプロセッサは、全てのメモリにアクセスすることができる。

このシステムでは、キャッシュのコヒーレンス制御を行うためのタグメモリを持っている。タグメモリには、キャッシュに格納されているデータのステータス情報が格納される。ステータス情報とは、キャッシュに格納されているデータのステータスを表す情報である。このステータスは、キャッシュに格納されているデータが、最新データでありシステム中唯一のものであること、キャッシュに格納されているデータが、複数のキャッシュにシェアされているものであること、又は、キャッシュに格納されているデータは最新データではなくメモリに格納されているデータが最新データであるのこと、などである。

メモリアクセストランザクションは、期待するデータ、すなわち、最新のデータを得るためのトランザクションである。メモリアクセストランザクションを受け取ると、ＭＣは、メモリにアクセスする際に、このタグメモリの索引を行い、タグメモリに格納されているステータスから最新データの所在を確認する。ＭＣは、各ＭＣのタグ索引結果から最新データの所在を判別し、メモリまたはキャッシュへアクセスするためにトランザクションをルーティングすることによって、期待するデータ（すなわち、最新のデータ）を得ることができる。

ＭＣは、キャッシュのコヒーレンス制御を行う上で、全てのタグメモリを同時に索引し更新しなければならない。言い換えると、ＭＣがタグメモリを索引する際に、各ＭＣの各ポート間で同期ができていなければならない。言い換えると、各ＭＣにおいて、ＭＭＩ用の後述のＳＳ＿ＴＸの全てで同期ができていなければならない。また、ＭＣがタグの索引の結果を各ＭＣから集める際にも、各ＭＣの各ポート間で同期ができていなければならない。言い換えると、各ＭＣにおいて、ＭＭＩ用の後述のＳＳ＿ＲＸの全てで同期ができていなければならない。

各インタフェースで採用するソースシンクロナスインタフェースでは、ストローブとデータとの関係が、温度や電圧の変化でずれることがある。このずれによって、ポート間での同期できなくなってしまう。よって、定期的に再調整を行い、ストローブとデータのずれを解消する必要がある。再調整は、例えば、各ポートの同期をとるために、各ポートの初期化を行うことである。再調整中は、マルチプロセッサシステムが搭載されている装置の運用が一時的に停止するため、再調整の短時間化と回数減とが求められている。

図３に示すＭＣは、タグメモリ（以下、単に、ＴＡＧとも表記する）を含む。また、ＳＣは、システムキャッシュ（以下、単に、Ｃａｃｈｅとも表記する）を含む。

＜メモリコントローラ（ＭＣ）１００＞
図４は、本開示の第２の実施形態に係るメモリコントローラ（ＭＣ）１００の構成の例を表すブロック図である。図４に示す例では、本実施形態に係るＭＣ１００は、再調整制御部１１０、ＭＭＩ制御部１２０、タグメモリ（ＴＡＧ）１３０、ＭＭＩ受信制御部１４０、ＭＭＩ送信制御部１５０、ＳＭＩ受信制御部１６０、ＳＭＩ送信制御部１７０、ソースシンクロナスインタフェースＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）マクロを含む。なお、スレーブセルのＭＣ１００は、再調整制御部１１０を含んでいなくてよい。

本説明では、ＭＭＩ受信制御部１４０は、Ｍ＿ＲＸ１４０と表記される。ＭＭＩ送信制御部１５０は、Ｍ＿ＴＸ１５０と表記される。ＳＭＩ受信制御部１６０は、Ｓ＿ＲＸ１６０と表記される。ＳＭＩ送信制御部１７０は、Ｓ＿ＴＸ１７０と表記される。受信側のＭＭＩ用のソースシンクロナスインタフェースＩＯマクロは、ＳＳ＿ＲＸ１４１と表記されている、ソースシンクロナスインタフェースＩＯマクロ１４１である。送信側のＭＭＩ用のソースシンクロナスインタフェースＩＯマクロは、ＳＳ＿ＴＸ１５１と表記されている、ソースシンクロナスインタフェースＩＯマクロ１５１である。受信側のＳＭＩ用のソースシンクロナスインタフェースＩＯマクロは、ＳＳ＿ＲＸ１６１と表記されている、ソースシンクロナスインタフェースＩＯマクロ１６１である。送信側のＳＭＩ用のソースシンクロナスインタフェースＩＯマクロは、ＳＳ＿ＴＸ１７１と表記されている、ソースシンクロナスインタフェースＩＯマクロ１７１である。ソースシンクロナスインタフェースＩＯマクロは、以下の説明において、単に、ＩＯマクロとも表記する。

以下では、ＭＣ１００の構成要素の、マルチプロセッサシステム１が通常動作を行っている際の基本的な機能について説明する。ＭＣ１００の構成要素の再調整時の機能については、動作と共に後で詳細に説明する。

ＭＭＩ用の受信側のＩＯマクロ（ＳＳ＿ＲＸ１４１）は、他のＭＣ１００からＭＭＩを介して送信された情報を、ＭＭＩから受け付けるインタフェース部である。ＭＣ１００のＳＭＩ用の受信側のＩＯマクロ（ＳＳ＿ＲＸ１６１）は、ＳＣ２００からＳＭＩを介して送信された情報を、ＳＭＩから受け付けるインタフェース部である。

ＭＭＩ用の送信側のＩＯマクロ（ＳＳ＿ＴＸ１５１）は、ＭＭＩを介して他のＭＣ１００に送信される情報を、ＭＭＩに出力するインタフェース部である。ＭＣ１００のＳＭＩ用の送信側のＩＯマクロ（ＳＳ＿ＴＸ１７１）は、ＳＭＩを介してＳＣ２００に送信される情報を、ＳＭＩに出力するインタフェース部である。

ＭＭＩ受信制御部１４０（Ｍ＿ＲＸ１４０）は、ＳＳ＿ＴＸ１４１がＭＭＩを介して受け取った情報を、ＭＭＩ制御部１２０に送信する。

ＭＭＩ送信制御部１５０（Ｍ＿ＴＸ１５０）は、ＭＭＩ制御部１２０から他のＭＣ１００に送信される情報を、必要に応じて出力調停を行った上で、ＳＳ＿ＴＸ１５１とＭＭＩを介して、他のＭＣ１００に送信する。

ＳＭＩ受信制御部１６０（Ｍ＿ＲＸ１６０）は、ＳＣ２００から、ＳＭＩ及びＳＳ＿ＲＸ１６１を介して受け取った情報を、ＭＭＩ制御部１２０に送信する。

ＳＭＩ送信制御部１７０（Ｍ＿ＴＸ１７０）は、ＭＭＩ制御部１２０からＳＣ２００に送信される情報を、ＭＭＩ制御部１２０から受け取り、ＳＳ＿ＴＸ１７１とＳＭＩとを介して、ＳＣ２００に送信する。

ＭＭＩ制御部１２０は、Ｐｒｏｃ３００からＳＣ２００を介して受け取った指示、他のセルからＭＭＩを介して受け取った指示等に従って、情報の読み出し及び書き込みなどを行う。情報の読み出しは、例えば、メモリ４００（Ｍｅｍ４００）からのデータの読み出し、ＴＡＧ１３０からのステータス情報の読み出し、ＳＣ２００のシステムキャッシュ２２０からのデータの読み出しなどである。情報の書き込みは、例えば、メモリ４００（Ｍｅｍ４００）への書き込み、ＴＡＧ１３０からのステータス情報への書き込み、ＳＣ２００のシステムキャッシュ２２０かへの書き込みなどである。

ＭＭＩ制御部１２０は、ＭＭＩ又はＳＭＩを介して、要求の送信元に、読み出された情報及び書き込みの結果を表す情報などを返信する。

ＴＡＧ１３０は、システムキャッシュ２２０に格納されているデータのステータス情報を記憶する。

図３に示す例では、マルチプロセッサシステム１は４つのセルを含む。そして、各セルのＭＣは、他のセル各々のセルのＭＣとＭＭＩを介して接続される。従って、図４に示す例では、ＭＭＩは３ポート分存在する。ポートは、上述の、ソースシンクロナスインタフェースＩＯマクロに対応する。具体的には、ＭＭＩは、受信側の３ポート分、及び、送信側の３ポート分存在する。

＜システムキャッシュコントローラ（ＳＣ）２００＞
図５は、本開示の第２の実施形態に係るシステムキャッシュコントローラ（ＳＣ）２００の構成の例を表すブロック図である。図５に示す例では、ＳＣ２００は、キャッシュ制御部２１０、システムキャッシュ２２０、ＳＭＩ受信制御部２３０、ＳＭＩ送信制御部２４０、ソースシンクロナスインタフェースＩＯマクロを含む。

本説明では、ＳＭＩ受信制御部２３０は、ＳＭＩ＿ＲＸ２３０と表記される。ＳＭＩ送信制御部２４０は、ＳＭＩ＿ＴＸ２４０と表記される。受信側のソースシンクロナスインタフェースＩＯマクロは、ソースシンクロナスインタフェースＩＯマクロ２３１である。ソースシンクロナスインタフェースＩＯマクロ２３１は、ＳＳ＿ＲＸ２３１と表記される。送信側のソースシンクロナスインタフェースＩＯマクロは、ソースシンクロナスインタフェースＩＯマクロ２４１である。ソースシンクロナスインタフェースＩＯマクロ２４１は、ＳＳ＿ＲＸ２４１と表記される。

以下では、ＳＣ２００の構成要素の、マルチプロセッサシステム１が通常動作を行っている際の基本的な機能について説明する。ＳＣ２００の構成要素の再調整時の機能については、動作と共に後で詳細に説明する。

ＳＣ２００のＳＭＩ用の受信側のＩＯマクロ（ＳＳ＿ＲＸ２３１）は、ＭＣ１００からＳＭＩを介して送信された情報を、ＳＭＩから受け付けるインタフェース部である。

ＳＣ２００のＳＭＩ用の送信側のＩＯマクロ（ＳＳ＿ＴＸ２４１）は、ＳＭＩを介してＭＣ１００に送信される情報を、ＳＭＩに出力するインタフェース部である。

ＳＭＩ受信制御部２３０（ＳＭＩ＿ＲＸ２３０）は、ＭＣ２００から、ＳＭＩ及びＳＳ＿ＲＸ２３１を介して受け取った情報を、キャッシュ制御部２１０に送信する。

ＳＭＩ送信制御部２４０（ＳＭＩ＿ＴＸ２４０）は、キャッシュ制御部２１０からＭＣ１００に送信される情報を、キャッシュ制御部２１０から受け取り、ＳＳ＿ＴＸ２４１とＳＭＩとを介して、ＳＣ２００に送信する。

システムキャッシュ２２０は、キャッシュされているデータを記憶する。

キャッシュ制御部２１０は、プロセッサ３００（Ｐｒｏｃ３００）からのデータへのアクセスの要求を受け取る。アクセスは、書き込み及び読み出しなどである。キャッシュ制御部２１０は、システムキャッシュに格納されているデータへのアクセスを行う。また、キャッシュ制御部２１０は、ＳＭＩを介して接続されているＭＣ１００を介した、各セルのメモリ４００（Ｍｅｍ４００）に格納されているデータへのアクセスを行う。キャッシュ制御部２１０は、データへのアクセスの結果（例えば、読み出されたデータ、及び、データの書き込みの結果を表す情報）を、Ｐｒｏｃ３００に返す。

＜通常の動作の例＞
図６は、本実施形態のマルチプロセッサシステム１の通常時の動作の例を説明するための図である。図６では、矩形が、動作の主体となる、マルチプロセッサシステム１の構成要素を表す。矢印は、構成要素による処理における、トランザクション、返信される結果等のデータの流れを表す。矢印の起点の矩形が、矢印が示す処理の主体の構成要素である。矢印の終点の矩形が、処理においてトランザクション等のデータを送信する対象である構成要素である。角括弧（［］）によって囲まれている数字は、異なるセルに含まれる同じ種類の構成要素を区別するために図６において使用される符号である。例えば、ＭＣ［４０３］は、セル＃０に含まれるＭＣ１００である。

図６に示す例は、本実施形態のマルチプロセッサシステム（分散共有メモリ型マルチプロセッサシステム）のメモリアクセストランザクション（リード）の簡単な処理例を表す。図６では、上から下への時系列で、トランザクションの流れを表す。上述のように、本実施形態に係るマルチプロセッサシステムは、複数のセルを含む。図６に示す例では、マルチプロセッサシステムは、図３に例示するように、４つのセルを含む。

図６に示す例では、セル＃０のＰｒｏｃ３００（すなわち、Ｐｒｏｃ［４０１］が、あるアドレスのメモリをアクセスするメモリアクセストランザクションを発行する。メモリアクセストランザクションは、Ｐｒｏｃ［４０１］が含まれるセル＃０内のＳＣ２００（すなわち、ＳＣ［４０２］）に対して発行される。Ｐｒｏｃ［４０１］は、ＳＣ［４０２］のキャッシュ索引を行う。図６の例では、キャッシュ索引の結果は、キャッシュミスである。

キャッシュミスであった場合、Ｐｒｏｃ［４０１］は、メモリアクセストランザクションを、Ｐｒｏｃ［４０１］が含まれるセル＃０内のＭＣ１００（すなわち、ＭＣ［４０３］）に発行する。

ＭＣ［４０３］は、発行されたメモリアクセストランザクションを受信する。メモリアクセストランザクションを受信したＭＣ［４０３］は、ＭＣ［４０３］が含まれるセル＃０内のＭｅｍ４００（すなわち、Ｍｅｍ［４０４］）にアクセスする。ＭＣ［４０３］は、Ｍｅｍ［４０４］）にアクセスするとともに、他のセルのＭＣ１００に対して、どのセルのキャッシュが最新データを保持しているか確認するために、タグスヌープトランザクションを発行する。タグスヌープトランザクションは、他のセルのタグメモリに格納されている、上述のメモリアクセストランザクションのアクセス先のデータのステータス情報と、メモリアクセストランザクションのアクセス先の最新データとを要求するトランザクションである。タグスヌープトランザクションを受け取った他のセルのＭＣ１００の各々は、タグ索引を行う。言い換えると、他のセルのＭＣ１００の各々は、ＴＡＧ１３０からアクセス先のステータス情報を読み出す。他のセルのＭＣ１００は、セル＃１のＭＣ１００であるＭＣ［４０５］、セル＃２のＭＣ１００であるＭＣ［４０６］、セル＃３のＭＣ１００であるＭＣ［４０７］である。

このとき、キャッシュコヒーレンシを保つために、ＭＣ［４０３］は、タグスヌープトランザクションを、他のセルの全ＭＣ（すなわち、ＭＣ［４０５］、ＭＣ［４０６］、ＭＣ［４０７］）に対して同期して発行する。他のセルの全ＭＣは、これらの全ＭＣで同期してタグを索引する。そして、他のセルの全ＭＣは、同時に、タグスヌープトランザクションの発行元ＭＣ（すなわち、ＭＣ［４０３］）にスヌープ結果を戻す。このタグスヌープで使用するインタフェースは、ポート間で同期していなければならない。なお、タグスヌープ結果は、ＴＡＧ１３０から読み出された、上述のメモリアクセストランザクションのアクセス先のステータス情報である。

タグスヌープ結果を受信した、スヌープトランザクションの発行元のＭＣ［４０３］は、スヌープ結果を解析する。図６の例では、メモリアクセストランザクションによるアクセス先の最新のデータは、セル＃２のキャッシュに存在する。すなわち、タグスヌープ結果は、セル＃２におけるキャッシュヒットである。言い換えると、セル＃２のＭＣ［４０６］から受け取ったタグスヌープ結果が、キャッシュに格納されているデータが、最新データでありシステム中唯一のものであることを示す。ＭＣ［４０３］は、タグスヌープ結果の解析の結果、セル＃２におけるキャッシュヒットを判別する。ＭＣ［４０３］は、予めＭｅｍ［４０４］にアクセスすることによって得ておいたメモリリプライデータを廃棄する処理を行う。

タグスヌープ結果がキャッシュヒットであるセル（この例では、セル＃２）のキャッシュが最新データを持っている。セル＃２のＭＣ１００（すなわち、ＭＣ［４０６］）は、セル＃２のＳＣ２００（すなわち、ＳＣ［４０８］）にキャッシュアクセストランザクションを発行する。

キャッシュアクセストランザクションを受信したＳＣ［４０８］は、キャッシュ（すなわち、セル＃２のシステムキャッシュ２２０）にアクセスし、メモリアクセストランザクションによるアクセス先の最新のデータを読み出す。ＳＣ［４０８］は、読み出したデータを、ＭＣ［４０６］にキャッシュリプライデータとして送信する。ＭＣ［４０６］は、キャッシュリプライデータを受信し、受信したキャッシュリプライデータを、タグスヌープトランザクションを発行したＭＣ［４０３］にリプライデータとして返信する。

リプライデータを受信したＭＣ［４０３］は、受信したリプライデータを、リプライトランザクションとして、ＳＣ［４０２］を経由して発行元Ｐｒｏｃ［４０１］に戻す。

図７は、本開示の第２の実施形態に係るマルチプロセッサシステム１の、再調整を開始する動作の例を説明するための図である。図７において、矩形は、構成要素を表す。矢印は、トランザクション、指示、通知、返信される結果などのデータの流れを表す。矢印は、構成要素による処理を表す。矢印の起点の矩形が、矢印が示す処理の主体の構成要素である。矢印の終点の矩形が、処理においてトランザクション等のデータを送信する対象である構成要素である。図７の括弧付き数字が付されている矢印は、以下の説明において同じ括弧付き数字が付されている処理を示す。図７に示す処理は、全て、ＨＷ（Ｈａｒｄｗａｒｅ）シーケンスによる自動制御により実現される。以下、（１）の処理から順に説明する。

（１）マスタセルのＭＣ１００（具体的には、再調整制御部１１０）は、再調整間隔を制御するカウンタ（以下、間隔カウンタとも表記）を持つ。再調整制御部１１０は、例えば、間隔カウンタを１クロックごとに１ずつ増加させる（具体的には、間隔カウンタが示す数値を１クロックごとに１ずつ増加させる）。

（２）マスタセルのＭＣ１００（具体的には、再調整制御部１１０）は、間隔カウンタがはじけたタイミングで、マスタセルのＭＣ１００（具体的には、ＭＭＩ制御部１２０）に対して、再調整開始を指示する。すなわち、再調整制御部１１０は、再調整開始指示をＭＭＩ制御部１２０に送信する。間隔カウンタがはじけたタイミングは、例えば、間隔カウンタが示す値が所定値になったタイミングである。

（３）マスタセルのＭＣ１００（具体的には、ＭＭＩ制御部１２０）は、再調整開始指示を受け取ると、ＭＭＩ送信制御部１５０（Ｍ＿ＴＸ１５０）、ＩＯマクロ１５１（ＳＳ＿ＴＸ１５１）経由で、ＭＭＩ停止用専用トランザクションをＭＭＩに発行する。言い換えると、ＭＭＩ制御部１２０は、ＭＭＩ停止用専用トランザクションを、Ｍ＿ＴＸ１５０、ＳＳ＿ＴＸ１５１経由で、マスタセル以外のセル（すなわち、スレーブセル）のＭＣ１００に送信する。なお、ＭＭＩ停止用専用トランザクションは、ＭＭＩを停止する指示として、予め定められているトランザクションである。

また、マスタセルのＭＭＩ制御部１２０は、マスタセルのＭ＿ＲＸ１４０に、ＭＭＩ停止用専用トランザクションを送信する。

（４）スレーブセルの各々のＭＣ１００のＭＭＩ受信制御部１４０（すなわち、Ｍ＿ＲＸ１４０は、ＩＯマクロ１４１（すなわち、ＳＳ＿ＴＸ１４１）経由で、ＭＭＩ停止用専用トランザクションを受け取る。

また、マスタセルのＭ＿ＲＸ１４０は、マスタセルのＭＭＩ制御部１２０から、ＭＭＩ停止用専用トランザクションを受け取る。

セルの各々のＭＭＩ受信制御部１４０は、ＭＭＩ停止用専用トランザクションを受け取るとすぐに、そのＭＭＩ受信制御部１４０が含まれるセルのＭＭＩ送信制御部１５０（すなわち、Ｍ＿ＴＸ１５０）に、出力調停を停止するように指示する。言い換えると、Ｍ＿ＲＸ１４０は、ＭＭＩ停止用専用トランザクションを受け取るのに応じて、そのＭ＿ＲＸ１４０が含まれるセルのＭ＿ＴＸ１５０に、出力調停停止指示を送信する。出力調停停止指示は、出力調停を停止する指示としてあらかじめ定められている指示である。Ｍ＿ＲＸ１４０は、出力調停停止指示を直接Ｍ＿ＴＸ１５０にするように構成されていてもよい。Ｍ＿ＲＸ１４０は、出力調停停止指示をＭＭＩ制御部１２０経由でＭ＿ＴＸ１５０にするように構成されていてもよい。なお、図４では、Ｍ＿ＲＸ１４０がＭ＿ＴＸ１５０に出力調停停止指示を直接送信する場合の経路を示す線は、図が複雑になるのを防ぐために省略されている。そして、ＭＭＩ受信制御部１４０（すなわち、Ｍ＿ＲＸ１４０）は、出力調停を停止する。

（５）Ｍ＿ＴＸ１５０は、出力調停停止指示を受け取る。Ｍ＿ＴＸ１５０は、出力調停停止指示を受け取ると、出力調停を停止する。

（６）セルの各々のＭＣ１００のＭＭＩ受信制御部１４０（すなわち、Ｍ＿ＲＸ１４０は、ＭＭＩ停止用専用トランザクションを受け取ってから一定時間が経過した後に、全てのＩＯマクロに対して、再調整開始を通知する（具体的には、再調整開始指示を送信する）。再調整開始指示は、再調整を開始する指示としてあらかじめ定められている指示である。この全てのＩＯマクロは、図４のＭＣ１００の例では、ＩＯマクロ１４１（ＳＳ＿ＲＸ１４１）、ＩＯマクロ１５１（ＳＳ＿ＴＸ１５１）、ＩＯマクロ１６１（ＳＳ＿ＲＸ１６１）、ＩＯマクロ１７１（ＳＳ＿ＴＸ１７１）である。上述の一定時間は、あらかじめ定められている時間である。Ｍ＿ＲＸ１４０は、ＩＯマクロの各々に、直接、再調整開始指示を送信してもよい。図４では、Ｍ＿ＲＸ１４０がＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１の各々に再調整開始指示を直接送信する場合の経路を示す線は、図が複雑になるのを防ぐために省略されている。Ｍ＿ＲＸ１４０は、ＭＭＩ制御部１２０と、Ｍ＿ＴＸ１５０を介して、ＳＳ＿ＴＸ１５１に再調整開始指示を送信してもよい。Ｍ＿ＲＸ１４０は、ＭＭＩ制御部１２０と、Ｓ＿ＲＸ１６０を介して、ＳＳ＿ＲＸ１６１に再調整開始指示を送信してもよい。Ｍ＿ＲＸ１４０は、ＭＭＩ制御部１２０と、Ｓ＿ＴＸ１７０を介して、ＳＳ＿ＴＸ１７１に再調整開始指示を送信してもよい。

（７）ＭＭＩ用のＩＯマクロ（すなわち、ＳＳ＿ＲＸ１４１及びＳＳ＿ＴＸ１５１）は、再調整開始指示を受け取る。ＭＭＩ用のＩＯマクロ（すなわち、ＳＳ＿ＲＸ１４１及びＳＳ＿ＴＸ１５１）は、再調整開始指示を受け取ると、ポートコンフィグをＯＦＦにすることによって、ＭＣ１００（具体的には、Ｍ＿ＲＸ１４０又はＭ＿ＴＸ１５０）から、論理的にポートを切り離す。また、ＳＳ＿ＲＸ１４１及びＳＳ＿ＴＸ１５１は、再調整制御カウンタを起動する。言い換えると、ＳＳ＿ＲＸ１４１及びＳＳ＿ＴＸ１５１は、再調整制御カウンタを備えている。そして、ＳＳ＿ＲＸ１４１及びＳＳ＿ＴＸ１５１は、再調整開始指示を受け取ると、ポートコンフィグをＯＦＦにするのに加えて、再調整制御カウンタによるカウントを開始する。再調整制御カウンタによるカウントは、例えば、再調整制御カウンタが示す値を１クロックごとに１ずつ増加させることである。なお、各ＩＯマクロは、ポートコンフィグをＯＦＦにする（例えば、ＭＣ１００又はＳＣ１００がＩＯマクロを介して通信を行うための設定を解除する）ことによって、インタフェースを介した通信をできない状態になるように構成されている。さらに、各ＩＯマクロは、ポートコンフィグをＯＮにする（例えば、ＭＣ１００又はＳＣ１００がＩＯマクロを介して通信を行うための設定を行う）ことによって、インタフェースを介した通信をできる状態になるように構成されている。

（８）セルの各々のＭ＿ＲＸ１４０は、（４）のタイミングで（すなわち、ＭＭＩ停止用専用トランザクションを受け取るとすぐに）、Ｍ＿ＲＸ１４０が含まれるセルのＳＭＩ送信制御部１７０（すなわち、Ｓ＿ＴＸ１７０）に、再調整開始指示を送信する。

（９）Ｓ＿ＴＸ１７０は、再調整開始指示を受け取る。Ｓ＿ＴＸ１７０は、再調整開始指示を受け取ると、ＳＭＩ用のＩＯマクロ１７１（すなわち、ＳＳ＿ＴＸ１７１）に、再調整開始指示を送信する。

（１０）ＳＳ＿ＴＸ１７１は、再調整開始指示を受け取る。ＳＳ＿ＴＸ１７１は、再調整開始指示を受け取ると、ポートコンフィグをＯＦＦにすることによって、ＭＣ１００（具体的には、Ｓ＿ＴＸ１７０）から、論理的にポートを切り離す。加えて、ＳＳ＿ＴＸ１７１は、再調整制御カウンタを起動する。言い換えると、ＳＳ＿ＴＸ１７１も、再調整制御カウンタを備えている。そして、ＳＳ＿ＴＸ１７１は、ポートコンフィグをＯＦＦにするのに加えて、再調整制御カウンタによるカウントを開始する。上述のように、再調整制御カウンタによるカウントは、例えば、再調整制御カウンタが示す値を１クロックごとに１ずつ増加させることである。そして、ＳＳ＿ＴＸ１７１は、再調整通知トランザクションを、ＳＭＩを介して接続されているＳＣ２００に対して発行する。すなわち、ＳＳ＿ＴＸ１７１は、再調整通知トランザクションを、ＳＭＩを介して、ＳＣ２００に送信する。再調整通知トランザクションは、ＭＣ１００がＳＣ１００に対して行う、再調整を開始する指示として、あらかじめ定められている指示である。なお、ＳＳ＿ＴＸ１７１は、ポートコンフィグをＯＦＦにした状態でも、ＳＭＩを介して、ＳＣ２００に再調整通知トランザクションを送信できるように構成されている。

（１１）再調整通知トランザクションは、ＳＭＩを経由し、ＳＣ２００の受信用のＩＯマクロ２３１（すなわち、ＳＳ＿ＲＸ２３１）を介して、ＳＣ２００のＳＭＩ受信制御部２３０（すなわち、ＳＭＩ＿ＲＸ２３０）に送信される。ＳＣ２００のＳＭＩ受信制御部２３０（すなわち、ＳＭＩ＿ＲＸ２３０）が、再調整通知トランザクションを受信する。

（１２）ＳＭＩ＿ＲＸ２３０は、再調整通知トランザクションを受信すると、受信側のＩＯマクロ２３１（すなわち、ＳＳ＿ＲＸ２３１）に、再調整開始指示を送信する。

（１３）ＳＳ＿ＲＸ２３１は、再調整開始指示を受信する。ＳＳ＿ＲＸ２３１は、再調整開始指示を受信すると、ポートコンフィグをＯＦＦにすることによって、ＳＭＩから、論理的にポートを切り離す。加えて、ＳＳ＿ＲＸ２３１は、再調整制御カウンタを起動する。言い換えると、ＳＳ＿ＲＸ２３１は、再調整制御カウンタによるカウントを開始する。なお、ＳＳ＿ＲＸ２３１も、再調整制御カウンタを備えている。上述のように、再調整制御カウンタによるカウントは、例えば、再調整制御カウンタが示す値を１クロックごとに１ずつ増加させることである。

（１４）ＳＣ２００のＳＭＩ＿ＲＸ２３０は、再調整通知トランザクションを受信すると、ＳＭＩ送信制御部２４０（すなわち、ＳＭＩ＿ＲＸ２４０）に、調停停止指示を送信する。調停停止指示は、ＳＭＩ＿ＲＸ２３０からＳＭＩ＿ＲＸ２４０への、出力調停を停止する指示としてあらかじめ定められている指示である。

（１５）ＳＭＩ＿ＴＸ２４０は、調停停止指示を受信する。ＳＭＩ＿ＴＸ２４０は、調停停止指示を受信すると、ＳＭＩへの出力の、出力調停を停止する。

（１６）ＳＭＩ＿ＲＸ２４０は、出力調停を停止し出力のリクエストが止まると、ＳＣ２００の出力側のＩＯマクロ２４１（ＳＳ＿ＴＸ２４１）に対して、再調整開始指示を送信する。

（１７）ＳＳ＿ＴＸ２４１は、再調整開始指示を受信する。ＳＳ＿ＴＸ２４１は、再調整開始指示を受信すると、ポートコンフィグをＯＦＦにすることによって、ＳＭＩから、論理的にポートを切り離す。加えて、ＳＳ＿ＴＸ２４１は、再調整制御カウンタを起動する。言い換えると、ＳＳ＿ＴＸ２４１は、再調整制御カウンタによるカウントを開始する。なお、ＳＳ＿ＴＸ２４１も、再調整制御カウンタを備えている。上述のように、再調整制御カウンタによるカウントは、例えば、再調整制御カウンタが示す値を１クロックごとに１ずつ増加させることである。

（１８）ＳＳ＿ＴＸ２４１は、再調整通知トランザクションを、ＳＭＩに接続されているＭＣ１００に対して発行する。言い換えると、ＳＳ＿ＴＸ２４１は、再調整通知トランザクションを、ＳＭＩを介して、ＭＣ１００に送信する。ＳＳ＿ＴＸ２４１は、ポートコンフィグをＯＦＦにした後も、再調整通知トランザクションを、ＳＭＩを介して、ＭＣ１００に送信できるように構成されている。

（１９）再調整通知トランザクションは、ＳＭＩを経由して、ＭＣ１００のＳＭＩ用のＩＯマクロ１６１（すなわち、ＳＳ＿ＲＸ１６１）を介して、ＭＣ１００のＳＭＩ受信制御部１６０（すなわち、Ｓ＿ＲＸ１６０）に送信される。ＳＭＩ受信制御部１６０（すなわち、Ｓ＿ＲＸ１６０）は、再調整通知トランザクションを受信する。

（２０）ＭＣ１００のＳ＿ＲＸ１６０は、再調整通知トランザクションを受信すると、受信側のＩＯマクロ１６１（ＳＳ＿ＲＸ１６１）に、再調整開始指示を送信する。

（２１）ＳＳ＿ＲＸ１６１は、再調整開始指示を受信する。ＳＳ＿ＲＸ１６１は、再調整開始指示を受信すると、ポートコンフィグをＯＦＦにすることによって、ＭＣ１００（具体的には、Ｓ＿ＲＸ１６０）から、論理的にポートを切り離す。また、ＳＳ＿ＲＸ１６１は、再調整制御カウンタを起動する。言い換えると、ＳＳ＿ＲＸ１６１は、再調整制御カウンタによるカウントを開始する。なお、ＳＳ＿ＲＸ１６１も、再調整制御カウンタを備えている。上述のように、再調整制御カウンタによるカウントは、例えば、再調整制御カウンタが示す値を１クロックごとに１ずつ増加させることである。

次に、本開示の第２の実施形態に係るマルチプロセッサシステム１の、再調整処理と運用開始シーケンスの動作について説明する。

図８は、本開示の第２の実施形態に係るマルチプロセッサシステム１の、再調整処理と運用開始シーケンスの動作を説明するための図である。図８において、矩形は、構成要素を表す。矢印は、トランザクション、指示、通知、返信される結果などのデータの流れを表す。矢印は、構成要素による処理を表す。矢印の起点の矩形が、矢印が示す処理の主体の構成要素である。矢印の終点の矩形が、処理においてトランザクション等のデータを送信する対象である構成要素である。図８の括弧付き数字が付されている矢印は、以下の説明において同じ括弧付き数字が付されている処理を示す。図８に示す処理は、全て、ＨＷ（Ｈａｒｄｗａｒｅ）シーケンスによる自動制御により実現される。以下、（２２）の処理から順に説明する。図８の（２２）の処理は、図７の（２１）の処理の後に行われる。

（２２）全てのセルのＭＣ１００及びＳＣ２００の受信側のＩＯマクロは、再調整制御カウンタの値に従って、初期化機能の開始Ｖａｌｉｄをセットし、インタフェースの初期化処理を実行する。

（２３）全てのセルのＭＣ１００及びＳＣ２００の送信側のＩＯマクロは、再調整制御カウンタの値に従って、初期化機能の開始Ｖａｌｉｄをセットし、インタフェースの初期化処理を実行する。

ＭＣ１００の受信側のＩＯマクロは、ＳＳ＿ＲＸ１４１、ＳＳ＿ＲＸ１６１である。ＳＣ２００の受信側のＩＯマクロは、ＳＳ＿ＲＸ２３１である。ＭＣ１００の送信側のＩＯマクロは、ＳＳ＿ＴＸ１５１、ＳＳ＿ＴＸ１７１である。ＳＣ２００の送信側のＩＯマクロは、ＳＳ＿ＴＸ２４１である。

これらのＩＯマクロは、インタフェースの初期化処理を行う初期化機能を備える。初期化機能の開始Ｖａｌｉｄは、初期化処理を開始する際に、初期化機能開始受付部に設定される、あらかじめ定められている値である。初期化機能開始受付部は、例えば、レジスタ、信号入力線などによって実現され得る。ＩＯマクロは、再調整制御カウンタの値が所定値（以下、開始カウンタ値と表記）になると、初期化機能開始受付部に設定されている値を、開始Ｖａｌｉｄに設定する。各ＩＯマクロは、初期化機能開始受付部に開始Ｖａｌｉｄが設定されると、初期化機能が初期化処理の実行を開始するように構成されている。

ＩＯマクロの初期化機能は、再調整制御カウンタの値が開始カウンタ値であるタイミングで開始した初期化処理を、所定時間後に完了するように構成されている。再調整制御カウンタの値が開始カウンタ値であるタイミングから所定時間後の再調整制御カウンタの値を、完了カウンタ値と表記する。

以下では、ＭＣ１００及びＳＣ２００のＩＯマクロの開始カウンタ値は、互いに同じ値であり、ＭＣ１００及びＳＣ２００のＩＯマクロの完了カウンタ値は、互いに同じ値であるとして説明する。ただし、開始カウンタ値は、完了カウンタ値とは異なる。なお、ＭＣ１００及びＳＣ２００のＩＯマクロの開始カウンタ値は、異なっていてもよい。

（２４）全てのセルのＭＣ１００及びＳＣ２００の受信側のＩＯマクロ（各ＳＳ＿ＲＸ）は、再調整制御カウンタの値（すなわち、カウンタ値）から、初期化処理の完了を検知する。全てのセルのＭＣ１００及びＳＣ２００の受信側のＩＯマクロは、初期化処理の完了を検知すると、ポートコンフィグをＯＮにすることによって、ＭＣ１００又はＳＣ２００から論理的に切り離された状態を解消する（すなわち、論理的に接続された状態にする）。ＩＯマクロは、再調整制御カウンタの値が、上述の完了カウンタ値になると、初期化処理が完了したと判定する。

（２５）全てのセルのＭＣ１００及びＳＣ２００の送信側のＩＯマクロ（各ＳＳ＿ＴＸ）は、再調整制御カウンタの値（すなわち、カウンタ値）から、初期化処理の完了を検知する。全てのセルのＭＣ１００及びＳＣ２００の送信側のＩＯマクロは、初期化処理の完了を検知すると、ポートコンフィグをＯＮにすることによって、ＭＣ１００又はＳＣ２００から論理的に切り離された状態を解消する（すなわち、論理的に接続された状態にする）。ＩＯマクロは、再調整制御カウンタの値が、上述の完了カウンタ値になると、初期化処理が完了したと判定する。

（２６）ＳＭＩ用のＩＯマクロ（ＳＳ＿ＴＸ）は、初期化処理の完了を検知すると、ＭＣ１００のＳ＿ＴＸ又はＳＣ２００のＳＭＩ＿ＴＸに、初期化処理の完了を通知する、再調整完了通知を送信する。具体的には、ＭＣ１００のＳＭＩ用のＩＯマクロであるＳＳ＿ＴＸ１７１は、Ｓ＿ＴＸ１７０に、再調整完了通知を送信する。ＳＣ２００のＳＭＩ用のＩＯマクロであるＳＳ＿ＴＸ２４１は、ＳＭＩ＿ＴＸ２４０に、再調整完了通知を送信する。

（２７）全てのセルのＳ＿ＴＸ１７０及びＳＭＩ＿ＴＸ２４０は、再調整完了通知を受信する。全てのセルのＳ＿ＴＸ１７０及びＳＭＩ＿ＴＸ２４０は、再調整完了通知を受信すると、出力調停を再開する。

（２８）マスタセルのＭＣ１００のＭＭＩ用の送信側のＩＯマクロであるＳＳ＿ＴＸ１５１は、初期化処理の完了を検知すると、マスタセルのＭＣ１００のＭ＿ＴＸ１５０に、初期化処理の完了を通知する、再調整完了通知を送信する。

（２９）マスタセルのＭＣ１００のＭ＿ＴＸ１５０は、再調整完了通知を受信する。マスタセルのＭＣ１００のＭ＿ＴＸ１５０は、再調整完了通知を受信すると、ＭＭＩ開始用専用トランザクションを、ＳＳ＿ＴＸ経由でＭＭＩに発行する。言い換えると、マスタセルのＭＣ１００のＭ＿ＴＸ１５０は、ＭＭＩ開始用専用トランザクションを、ＳＳ＿ＴＸ経由で、ＭＭＩを介して、スレーブセルのＭＣ１００に送信する。

なお、複数のＳＳ＿ＴＸ１４１が同時に初期化を開始していれば、複数のＳＳ＿ＴＸ１４１の初期化は同時に終了する。そして、複数のＳＳ＿ＴＸ１４１は、再調整完了通知を同時に送信する。Ｍ＿ＴＸ１４０は、複数のＳＳ＿ＴＸ１４１から同時に再調整完了通知を受信する。Ｍ＿ＴＸ１４０は、全てのＳＳ＿ＴＸ１４１から再調整完了通知を受信した場合に、ＭＭＩ開始用専用トランザクションを発行するように構成されていてよい。

（３０）スレーブセルの各々のＭＣ１００のＭ＿ＲＸ１４０は、ＳＳ＿ＲＸ１４１経由で、ＭＭＩ開始用専用トランザクションを受信する。マスタセルのＭ＿ＲＸ１４０は、Ｍ＿ＴＸ１５０から、ＭＭＩ開始用専用トランザクションを受信する。
スレーブセルの各々のＭ＿ＲＸ１４０は、ＭＭＩ開始用専用トランザクションを受信すると、出力調停を再開する指示（以下、出力調停再開指示と表記）を、Ｍ＿ＴＸ１５０に送信する。スレーブセルの各々のＭ＿ＴＸ１４０は、出力調停再開指示を受け取ると、出力調停を再開する。

また、マスタセルのＭ＿ＴＸ１４０は、ＭＭＩ開始用専用トランザクションを発行した後、出力調停を再開する。

以上により、全てのソースシンクロナスインタフェースの再調整が完了し、マルチプロセッサシステム１は、分散共有メモリが実現されている状態である、通常運用状態に切り替わる。

＜効果＞
本実施形態には、メモリコントローラのインタフェースの再調整の時間をさらに短縮できるという効果がある。その理由は、マスタセルのＭＣ１００のＭＭＩ制御部１２０が、ＭＭＩ停止用専用トランザクションを、ＭＭＩに発行するからである。ＭＭＩに発行されたＭＭＩ停止用専用トランザクションは、スレーブセルの各々のＭＣ１００に送信される。そして、マスタセルのＭＣ１００と、スレーブセルの各々のＭＣ１００は、再調整、すなわち、ＩＯマクロのインタフェースの初期化を実行する。これにより、ＩＯマクロのインタフェースの初期化が並列に行われる。よって、メモリコントローラのインタフェースの再調整の時間をさらに短縮できる。

以下では、効果についてさらに詳しく説明する。

上述のように、ソースシンクロナスインタフェースを再調整する際は、装置の運用を一時的に停止する必要がある。これまでは、ＦＷにより各インタフェースを順番に再調整していた。そのためインタフェースの本数だけ、装置が停止する時間が長くなっていた。

本実施形態によって、再調整が必要な全てのインタフェースの再調整を同時に行うことができる。そのため、再調整により装置が停止する時間が大幅に短縮できる。

図３に示す構成例では、ソースシンクロナスインタフェースは、ＭＣ－ＭＣ間で１２本あり、ＳＣ－ＭＣ間で８本ある。仮に１本のソースシンクロナスインタフェースの再調整するために必要な時間が１０００クロックであるとした場合、各インタフェースを順番に再調整するのに要する時間は、（１２＋８） × １０００ ＝ ２００００クロックである。言い換えると、ソースシンクロナスインタフェースを再調整のために、２００００クロック間の、装置が停止していた。本実施形態では、全てのインタフェースを同時に並列に再調整することが可能である。そのため、ソースシンクロナスインタフェースを再調整のために必要な時間は、１０００クロック＋再調整通知時間（１００クロック程度）である。すなわち、本実施形態によると、ソースシンクロナスインタフェースを再調整のために装置が停止する時間は、１１００クロック程度の時間で済む。

＜第２の実施形態の模式例＞
以上で説明した第２の実施形態を模式的に表す、第２の実施形態の模式例について説明する。

＜構成＞
図９は、本開示の第２の実施形態の模式例に係るマスタセルのメモリコントローラ１０Ａの構成を模式的に表す図である。図９に示す例では、メモリコントローラ１０Ａ（すなわち、ＭＣ１０Ａ）の構成要素の再調整時における機能、及び、ＭＣ１０Ａの再調整時に初期化が行われる構成要素が、部として描かれている。図９に例示するメモリコントローラ１０Ａは、第２の実施形態のマスタセル（セル＃０）のメモリコントローラ１００に対応する。

図９に示す例では、メモリコントローラ１０Ａ（すなわち、ＭＣ１０Ａ）は、再調整制御部１１と、通知送信部１２と、再調整部１３と、インタフェース部１４とを含む。

＜再調整制御部１１＞
再調整制御部１１は、再調整を開始するタイミングを制御する。言い換えると、再調整制御部１１は、再調整を開始するタイミングを決定する。再調整制御部１１は、決定した、再調整を開始するタイミングで、再調整開始指示を通知送信部１２に送信する。本実施形態では、再調整を開始するタイミングは、所定の時間長の再調整間隔である。再調整制御部１１は、第２の実施形態の再調整制御部１１０と同様である。すなわち、再調整制御部１１は、第２の実施形態の再調整制御部１１０と同様の機能を持つ。そして、再調整制御部１１は、第２の実施形態の再調整制御部１１０と同様の動作を行う。

＜通知送信部１２＞
通知送信部１２は、再調整制御部１１から再調整開始指示を受け取る。通知送信部１２は、再調整制御部１１から再調整開始指示を受け取ると、スレーブセルのＭＣ１０Ａに、再調整開始通知を送信する。本説明において、スレーブセルのＭＣ１０Ａは、他のメモリコントローラ１０Ａとも表記される。再調整開始通知は、第２の実施形態のＭＭＩ制御部１２０によって発行される、ＭＭＩ停止用専用トランザクションに対応する。

通知送信部１２は、再調整制御部１１から再調整開始指示を受け取ると、さらに、後述のシステムキャッシュコントローラ２０に、第２再調整開始通知を送信する。この第２再調整開始通知は、第２の実施形態のＳＳ＿ＴＸ１７１によって発行される、再調整通知トランザクションに対応する。

通知送信部１２は、ＭＣ１０Ａのインタフェース部１４の初期化が終了すると、スレーブセルのＭＣ１０Ａに、動作開始通知を送信する。この動作開始通知は、第２の実施形態のマスタセルのＭＣ１００のＭ＿ＴＸ１４０によって発行される、ＭＭＩ開始用専用トランザクションに対応する。なお、インタフェース部１４は、初期化が終了すると、初期化が終了したことを表す通知である再調整完了通知（第２の実施形態の再調整完了通知に対応）を、通知送信部１２に送信するように構成されていてよい。インタフェース部１４が通知送信部１２に再調整完了通知を送信することは、第２の実施形態のＭＣ１０Ａの送信側のＩＯマクロ（ＳＳ＿ＴＸ１４１）が、Ｍ＿ＴＸ１４０に再調整完了通知を送信することに対応する。なお、図９では、この場合のインタフェース部１４から通知送信部１２への通知の送信を表す、インタフェース部１４と通知送信部１２とを接続する線は、図の複雑化を避けるために省略されている。

＜再調整部１３＞
再調整部１３は、通知送信部１２から再調整開始指示が送信されるのに応じて、インタフェース部１４の初期化を開始する。再調整部１３による初期化は、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、インタフェースの初期化を行うことに対応する。

再調整部１３は、再調整開始指示が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行ってよい。メモリのデータへのアクセスの制御を停止する処理は、第２の実施形態のＭ＿ＴＸ１５０及びＳ＿ＴＸ１７０が出力調停を停止することに対応する。再調整部１３は、インタフェース部１４の状態を、インタフェース部１４を介した通信が可能でない状態に設定してから、インタフェース部１４の初期化を行ってよい。インタフェース部１４の状態を、インタフェース部１４を介した通信が可能でない状態に設定することは、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、ポートコンフィグをＯＦＦにすることに対応する。

再調整部１３は、インタフェース部１４の初期化が終了すると、インタフェース部１４の状態を、インタフェース部１４を介した通信が可能である状態に設定する。インタフェース部１４を介した通信が可能である状態に設定することは、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、ポートコンフィグをＯＮにすることに対応する。なお、再調整部１３は、インタフェース部１４の初期化が終了すると、インタフェース部１４を介した通信が可能である状態に設定するのに加えて、Ｓ＿ＴＸ１７０に出力調停を開始させる。

再調整部１３は、通知送信部１２によって動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行う。メモリのデータへのアクセスの制御を再開する処理は、第２の実施形態のＭ＿ＴＸ１５０が出力調停を開始することに対応する。

＜インタフェース部１４＞
インタフェース部１４は、ＭＣ１０ＡがスレーブセルのＭＣ（後述のＭＣ１０Ｂ）及びマスタセルのＳＣ２０と通信を行うためのインタフェースである。インタフェース部１４は、第２の実施形態のＭ＿ＲＸ１４０、ＳＳ＿ＲＸ１４１、Ｍ＿ＴＸ１５０、ＳＳ＿ＴＸ１５１、Ｓ＿ＲＸ１６０、ＳＳ＿ＲＸ１６１、Ｓ＿ＴＸ１７０、ＳＳ＿ＴＸ１７１の、再調整に関わらない機能に対応する。

図１０は、本開示の第２の実施形態の模式例に係るスレーブセルのメモリコントローラ１０Ｂの構成の例を模式的に表す図である。図１０に示す例では、メモリコントローラ１０Ｂは、通知送信部１２と、再調整部１３と、インタフェース部１４と、通知受信部１５とを含む。

＜通知受信部１５＞
通知受信部１５は、マスタセルのＭＣ１０Ａの通知送信部１２から、再調整開始通知を受信する。上述のように、再調整開始通知は、第２の実施形態のＭＭＩ制御部１２０によって発行される、ＭＭＩ停止用専用トランザクションに対応する。通知受信部１５が再調整開始通知を受信することは、第２の実施形態のスレーブセルのＭ＿ＲＸ１４０がＭＭＩ停止用専用トランザクションを受信することに対応する。

また、通知受信部１５は、マスタセルのＭＣ１０Ａの通知送信部１２から、動作開始通知を受信する。上述のように、この動作開始通知は、第２の実施形態のマスタセルのＭＣ１００のＭ＿ＴＸ１５０によって発行される、ＭＭＩ開始用専用トランザクションに対応する。通知受信部１５が動作開始通知を受信することは、第２の実施形態のスレーブセルのＭ＿ＲＸ１４０がＭＭＩ開始用専用トランザクションを受信することに対応する。

＜再調整部１３＞
再調整部１３は、通知受信部１５が再調整開始指示を受信するのに応じて、インタフェース部１４の初期化を開始する。再調整部１３による初期化は、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、インタフェースの初期化を行うことに対応する。

再調整部１３は、通知受信部１５が再調整開始指示を受信するのに応じて、メモリのデータへのアクセスの制御を停止する処理を行ってよい。メモリのデータへのアクセスの制御を停止する処理は、第２の実施形態のＭ＿ＴＸ１５０及びＳ＿ＴＸ１７０が出力調停を停止することに対応する。再調整部１３は、インタフェース部１４の状態を、インタフェース部１４を介した通信が可能でない状態に設定してから、インタフェース部１４の初期化を行ってよい。インタフェース部１４の状態を、インタフェース部１４を介した通信が可能でない状態に設定することは、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、ポートコンフィグをＯＦＦにすることに対応する。

再調整部１３は、インタフェース部１４の初期化が終了すると、インタフェース部１４の状態を、インタフェース部１４を介した通信が可能である状態に設定する。インタフェース部１４を介した通信が可能である状態に設定することは、第２の実施形態のＭＣ１００の各ＩＯマクロ（ＳＳ＿ＲＸ１４１、ＳＳ＿ＴＸ１５１、ＳＳ＿ＲＸ１６１、ＳＳ＿ＴＸ１７１）が、ポートコンフィグをＯＮにすることに対応する。なお、再調整部１３は、インタフェース部１４の初期化が終了すると、インタフェース部１４を介した通信が可能である状態に設定するのに加えて、Ｓ＿ＴＸ１７０に出力調停を開始させる。

再調整部１３は、通知受信部１５が動作開始指示を受信するのに応じて、メモリのデータへのアクセスの制御を再開する処理を行う。メモリのデータへのアクセスの制御を再開する処理は、第２の実施形態のＭ＿ＴＸ１５０が出力調停を開始することに対応する。

＜通知送信部１２＞
通知送信部１２は、通知受信部１５が再調整開始指示を受信すると、後述のシステムキャッシュコントローラ２０に、第２再調整開始通知を送信する。この第２再調整開始通知は、第２の実施形態のＳＳ＿ＴＸ１７１によって発行される、再調整通知トランザクションに対応する。

＜インタフェース部１４＞
インタフェース部１４は、ＭＣ１０ＢがＭＣ１０Ａ、他のスレーブセルのＭＣ１０Ｂ、及び、インタフェース部１４と接続されているＳＣ２０と通信を行うためのインタフェースである。インタフェース部１４は、第２の実施形態のＭ＿ＲＸ１４０、ＳＳ＿ＲＸ１４１、Ｍ＿ＴＸ１５０、ＳＳ＿ＴＸ１５１、Ｓ＿ＲＸ１６０、ＳＳ＿ＲＸ１６１、Ｓ＿ＴＸ１７０、ＳＳ＿ＴＸ１７１の、再調整に関わらない機能に対応する。

図１１は、本開示の第２の実施形態の模式例に係るシステムキャッシュコントローラ２０の構成を模式的に表す図である。図１１に示す例では、システムキャッシュコントローラ２０の（ＳＣ２０）の構成要素の再調整時における機能が、部として記載されている。ＳＣ２０は、第２の実施形態のＳＣ２００に対応する。

図１１に示す例では、ＳＣ２０は、再調整部２３と、インタフェース部２４と、通知受信部２５とを含む。インタフェース部２４には、ＳＭＩを介してメモリコントローラが接続されている。ＳＣ２０がマスタセルに含まれている場合、インタフェース部２４には、ＳＭＩを介して、ＭＣ１０Ａが接続されている。ＳＣ２０がスレーブセルに含まれている場合、インタフェース部２４には、ＳＭＩを介して、ＭＣ１０Ｂが接続されている。

＜通知受信部２５＞
通知受信部２５は、インタフェース部２４を介して、第２再調整開始通知を受信する。上述のように、第２再調整開始通知は、第２の実施形態のＳＳ＿ＴＸ１７１によって発行される、再調整通知トランザクションに対応する。

＜再調整部２３＞
再調整部２３は、通知受信部２５が第２再調整開始指示を受信するのに応じて、インタフェース部２４の初期化を開始する。再調整部２３による初期化は、第２の実施形態のＳＣ２００の各ＩＯマクロ（ＳＳ＿ＲＸ２３１、ＳＳ＿ＴＸ２４１）が、インタフェースの初期化を行うことに対応する。

再調整部２３は、通知受信部２５が第２再調整開始指示を受信するのに応じて、メモリのデータへのアクセスの制御を停止する処理を行ってよい。メモリのデータへのアクセスの制御を停止する処理は、第２の実施形態のＳＭＩ＿ＴＸ２４０が出力調停を停止することに対応する。再調整部１３は、インタフェース部２４の状態を、インタフェース部２４を介した通信が可能でない状態に設定してから、インタフェース部２４の初期化を行ってよい。インタフェース部２４の状態を、インタフェース部２４を介した通信が可能でない状態に設定することは、第２の実施形態のＳＣ２００の各ＩＯマクロ（ＳＳ＿ＲＸ２３１、ＳＳ＿ＴＸ２４１）が、ポートコンフィグをＯＦＦにすることに対応する。

再調整部２３は、インタフェース部２４の初期化が終了すると、インタフェース部２４の状態を、インタフェース部２４を介した通信が可能である状態に設定する。インタフェース部２４を介した通信が可能である状態に設定することは、第２の実施形態のＳＣ２００の各ＩＯマクロ（ＳＳ＿ＲＸ２３１、ＳＳ＿ＴＸ２４１）が、ポートコンフィグをＯＮにすることに対応する。なお、再調整部２３は、インタフェース部２４の初期化が終了すると、インタフェース部２４を介した通信が可能である状態に設定するのに加えて、ＳＭＩ＿ＴＸ２４０に出力調停を開始させる。

図１２は、本開示の第２の実施形態の模式例に係るマルチプロセッサシステム１Ａの構成を表す図である。図１２は、図３に示す、第２の実施形態のマルチプロセッサシステム１の構成に対応する図である。図１２では、セル＃０（すなわち、マスタセル＃０）のＭＣ１００が、ＭＣ１０Ａと置き換えられている。セル＃１、セル＃２、セル＃３（すなわち、スレーブセル＃１、スレーブセル＃２、スレーブセル＃３）のＭＣ１００が、ＭＣ１０Ｂと置き換えられている。また、各セルのＳＣ２００が、ＳＣ２０と置き換えられている。図１２のＰｒｏｃ３００は、第２の実施形態のＰｒｏｃ３００に対応するプロセッサである。図１２のＭｅｍ４００は、第２の実施形態のＭｅｍ４００に対応するメモリである。また、図１２では、図３の双方向の２本の矢印の組が、１本の実線によって描かれている。

なお、通知送信部１２、再調整部１３、通知受信部１５、再調整部２３、通知受信部２５として動作する構成要素は、第２の実施形態で説明した例に限られない。第２の実施形態で例示した構成要素と異なる構成要素が、通知送信部１２、再調整部１３、通知受信部１５、再調整部２３、通知受信部２５として動作してもよい。

＜動作＞
以下では、本開示の第２の実施形態のマルチプロセッサシステム１Ａの、再調整を行う動作について説明する。

図１３は、本開示の第２の実施形態のマルチプロセッサシステム１Ａの、再調整を行う動作の全体の例を表すフローチャートである。図１３に示す動作は、マスタセルのＭＣ１０Ａの再調整制御部１１が、通知送信部１２に、再調整開始指示を送信すると開始される。

図１３に示す例では、マルチプロセッサシステム１Ａは、まず、開始処理を行う（ステップＳ１１０）。次に、マルチプロセッサシステム１Ａは、再調整処理を行う（ステップＳ１２０）。そして、マルチプロセッサシステム１Ａは、再開処理を行う（ステップＳ１３０）。開始処理、再調整処理、及び、再開処理については、以下で詳細に説明する。

図１４は、本開示の第２の実施形態のマルチプロセッサシステム１Ａの開始処理の動作の例を表すフローチャートである。

図１４に示す例では、まず、マスタセルのＭＣ１０Ａの通知送信部１２が、スレーブセルのメモリコントローラ１０Ｂに、再調整開始通知を送信する（ステップＳ１１１）。メモリコントローラ１０Ｂの通知受信部１５が、再調整開始通知を受信する。

マスタセルの通知送信部１２は、次に、マスタセルのシステムキャッシュコントローラ２０に、第２再調整開始通知を送信する（ステップＳ１１２）。

再調整開始通知が受信されると、スレーブセルの通知送信部１２は、スレーブセルのマスタセルのシステムキャッシュコントローラ２０に、第２再調整開始通知を送信する（ステップＳ１１２）。

そして、各セルの再調整部１３は、メモリのデータへのアクセスを停止する処理を行う（ステップＳ１１４）。ステップＳ１１４において、再調整部１３は、上述の、メモリのデータへのアクセスの制御を停止する処理を行った後に、インタフェース部１４の状態を、インタフェース部１４を介した通信が可能でない状態に設定する。

図１５は、本開示の第２の実施形態のマルチプロセッサシステム１Ａの再調整処理の動作の例を表すフローチャートである。

図１５に示す例では、マルチプロセッサシステム１Ａは、各セルのメモリコントローラ及びシステムキャッシュコントローラ２０の、各インタフェース部１４の初期化を行う（ステップＳ１２１）。ステップＳ１２１において、マルチプロセッサシステム１Ａは、各インタフェース部１４の初期化を、並列に行う。

具体的には、マスタセルのＭＣ１０Ａの再調整部１３は、マスタセルのＭＣ１０Ａのインタフェース部１４の初期化を行う。マスタセルのＳＣ２０の再調整部２３は、マスタセルのＳＣ２０のインタフェース部２４の初期化を行う。各スレーブセルのＭＣ１０Ｂの再調整部１３は、その再調整部１３が含まれるスレーブセルのＭＣ１０Ｂのインタフェース部１４の初期化を行う。各スレーブセルのＳＣ２０の再調整部２３は、その再調整部２３が含まれるスレーブセルのＳＣ２０のインタフェース部２４の初期化を行う。

この初期化において、再調整部１３は、インタフェース部１４に含まれる複数のＩＯマクロの初期化を、並列に行う。また、再調整部２３は、インタフェース部２４に含まれる複数のＩＯマクロの初期化を、並列に行う。

図１６は、本開示の第２の実施形態のマルチプロセッサシステム１Ａの再開処理の動作の例を表すフローチャートである。

図１６に示す例では、まず、各ＭＣの再調整部１３及び各ＳＣの再調整部２３が、インタフェース部の初期化が終了すると、インタフェース部の状態を、インタフェース部を介した通信が可能な状態に設定する（ステップＳ１３１）。具体的には、ＭＣ１０Ａの再調整部１３は、そのＭＣ１０Ａのインタフェース部１４の状態を、そのインタフェース部１４を介した通信が可能な状態に設定する。各スレーブセルにおいて、ＭＣ１０Ｂの再調整部１３は、そのＭＣ１０Ｂのインタフェース部１４の状態を、そのインタフェース部１４を介した通信が可能な状態に設定する。また、各セルにおいて、ＳＣ２０の再調整部２３は、そのＳＣ２０のインタフェース部２４の状態を、そのインタフェース部２４を介した通信が可能な状態に設定する。インタフェース部の状態の、そのインタフェース部を介した通信が可能な状態への設定は、上述のＩＯマクロの各々で並列に行われる。

次に、各ＭＣの再調整部１３及び各ＳＣの再調整部２３は、ＭＣ（メモリコントローラ）とＳＣ（キャッシュコントローラ）との間における、データへのアクセスを可能にする（ステップＳ１３２）。ステップＳ１３２における動作は、第２の実施形態のＳ＿ＴＸ１７０及びＳＭＩ＿ＴＸ２４０が、出力調停を開始することに対応する。

次に、マスタセルの通知送信部１２が、各スレーブセルのメモリコントローラに、動作開始通知を送信する（ステップＳ１３３）。各スレーブセルのＭＣ１０Ｂの通知受信部１５が、送信された動作開始通知を受信する。

そして、各セルの再調整部１３が、メモリコントローラ間における、メモリのデータへのアクセスを可能にする（ステップＳ１３４）。ステップＳ１３４の動作は、第２の実施形態において、各セルのＭＣ１００のＭ＿ＴＸ１４０が、出力調停を開始することに対応する。

＜効果＞
本模式例には、第１の実施形態と同じ効果がある。その理由は、第１の実施形態の効果が生じる理由と同様である。

＜第２の実施形態の第１の変形例＞
図１７は、本開示の第２の実施形態の第１の変形例に係るメモリコントローラ１０Ｃの構成の例を表すブロック図である。本変形例のメモリコントローラ１０Ｃは、再調整制御部１１と、通知送信部１２と、再調整部１３と、インタフェース部１４と、測定情報収集部１６とを含む。測定情報収集部１６は、センサ５００と接続されている。

本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ機能を備える。そして、本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ動作を行う。

センサ５００は、測定を行い、測定によって得られた測定値を表す測定情報を出力するセンサである。

測定情報収集部１６は、センサから出力される測定情報を収集する。

本変形例の再調整制御部１１は、収集された測定情報において、測定値の変化の大きさ（例えば、測定値の単位時間当たりの変化の大きさ）を監視する。再調整制御部１１は、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信する。ＭＣ１０Ｃは、この変化閾値を、例えば、マルチプロセッサシステムを含む情報処理装置及びこの情報処理装置に接続されている端末装置の入力装置等を使用した入力によって設定可能であるように、構成されていてもよい。

センサ５００は、例えば、マルチプロセッサシステム１Ａの温度を測定する温度センサである。この場合の測定値は、温度である。

センサ５００は、例えば、ＭＣ１０Ｃが含まれる半導体装置に印加される電圧を測定する電圧センサであってもよい。この場合の測定値は、電圧である。

再調整制御部１１は、所定の時間ごとに再調整開始通知を送信するのに加えて、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。再調整制御部１１は、再調整通知を送信してから所定の時間が経過した場合、及び、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。

＜第２の実施形態の第２の変形例＞
図１８は、本開示の第２の実施形態の第２の変形例に係るメモリコントローラ１０Ｄの構成の例を表すブロック図である。本変形例のメモリコントローラ１０Ｄは、再調整制御部１１と、通知送信部１２と、再調整部１３と、インタフェース部１４と、エラー訂正部１７と、エラー情報収集部１８とを含む。

本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ機能を備える。そして、本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ動作を行う。

エラー訂正部１７は、インタフェース部１４において送受信されるエラーを検出し、検出したエラーを訂正する。エラーの訂正は、例えば、ＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）を利用した１ビットエラーの訂正である。この場合、ＭＣ１０Ｄ及びＳＣ２０は、インタフェース部１４を介して送受信されるデータをデータにＥＣＣを付与するように構成される。

エラー情報収集部１８は、エラー訂正部によって訂正されたエラーの情報を収集する。エラーの情報は、例えば、再調整開始通知を送信してから行われた、エラーの訂正の回数である。この場合、言い換えると、エラー情報収集部１８は、エラーの訂正の回数をカウントする。エラー情報収集部１８は、例えば、再調整制御部１１が再調整開始通知を送信した場合、エラーの訂正の回数をゼロに設定し、新たにエラーの訂正の回数のカウントを開始する。

本変形例の再調整制御部１１は、収集されたエラー情報において、エラーの訂正の回数（以下、訂正回数と表記）を監視する。再調整制御部１１は、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信する。ＭＣ１０Ｃは、この回数閾値を、例えば、マルチプロセッサシステムを含む情報処理装置及びこの情報処理装置に接続されている端末装置の入力装置等を使用した入力によって設定可能であるように、構成されていてもよい。

再調整制御部１１は、所定の時間ごとに再調整開始通知を送信するのに加えて、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。再調整制御部１１は、再調整通知を送信してから所定の時間が経過した場合、及び、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。

＜第２の実施形態の第３の変形例＞
図１９は、本開示の第２の実施形態の第３の変形例に係るメモリコントローラ１０Ｅの構成の例を表すブロック図である。本変形例のメモリコントローラ１０Ｄは、再調整制御部１１と、通知送信部１２と、再調整部１３と、インタフェース部１４と、測定情報収集部１６と、エラー訂正部１７と、エラー情報収集部１８とを含む。測定情報収集部１６は、センサ５００と接続されている。

本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ機能を備える。そして、本変形例の通知送信部１２、再調整部１３及びインタフェース部１４は、それぞれ、通知送信部１２、再調整部１３及びインタフェース部１４と同じ動作を行う。

本変形例の測定情報収集部１６は、第２の実施形態の第１の変形例の測定情報収集部１６と同じである。本変形例の測定情報収集部１６は、第２の実施形態の第１の変形例の測定情報収集部１６と同じ機能を備える。本変形例の測定情報収集部１６は、第２の実施形態の第１の変形例の測定情報収集部１６と同じ動作を行う。

本変形例のエラー訂正部１７及びエラー情報収集部１８は、第２の実施形態の第２の変形例のエラー訂正部１７及びエラー情報収集部１８と同じである。本変形例のエラー訂正部１７及びエラー情報収集部１８は、第２の実施形態の第２の変形例のエラー訂正部１７及びエラー情報収集部１８と同じ機能を備える。本変形例のエラー訂正部１７及びエラー情報収集部１８は、第２の実施形態の第２の変形例のエラー訂正部１７及びエラー情報収集部１８と同じ動作を行う。

本変形利絵の再調整制御部１１は、収集された測定情報において、測定値の変化の大きさ（例えば、測定値の単位時間当たりの変化の大きさ）を監視する。再調整制御部１１は、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信する。ＭＣ１０Ｃは、この変化閾値を、例えば、マルチプロセッサシステムを含む情報処理装置及びこの情報処理装置に接続されている端末装置の入力装置等を使用した入力によって設定可能であるように、構成されていてもよい。

さらに、本変形例の再調整制御部１１は、収集されたエラー情報において、エラーの訂正の回数（以下、訂正回数と表記）を監視する。再調整制御部１１は、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信する。ＭＣ１０Ｃは、この回数閾値を、例えば、マルチプロセッサシステムを含む情報処理装置及びこの情報処理装置に接続されている端末装置の入力装置等を使用した入力によって設定可能であるように、構成されていてもよい。

再調整制御部１１は、所定の時間ごとに再調整開始通知を送信するのに加えて、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合、及び、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。再調整制御部１１は、再調整通知を送信してから所定の時間が経過した場合、測定値の単位時間当たりの変化の大きさが変化閾値を超えた場合、及び、訂正回数が回数閾値を超えた場合に、通知送信部１２に、再調整開始通知を送信してもよい。

＜ハードウェア構成＞
第１の実施形態のメモリコントローラ１０、第２の実施形態のＭＣ１００及びＳＣ２００、第２の実施形態の模式例のＭＣ１０Ａ、ＭＣ１０Ｂ、ＳＣ２０、第２の実施形態の第１の変形例のＭＣ１０Ｃ、第２の実施形態の第２の変形例のＭＣ１０Ｄは、それぞれ、回路などのハードウェアによって実現できる。

再調整制御部１１、通知送信部１２、再調整部１３、インタフェース部１４，通知受信部１５、再調整部２３、インタフェース部２４、通知受信部２５、測定情報収集部１６、エラー訂正部１７、エラー情報収集部１８の一部または全部は、回路などのハードウェアによって実現できる。

第１の実施形態のメモリコントローラ１０、第２の実施形態のＭＣ１００及びＳＣ２００、第２の実施形態の模式例のＭＣ１０Ａ、ＭＣ１０Ｂ、ＳＣ２０、第２の実施形態の第１の変形例のＭＣ１０Ｃ、第２の実施形態の第２の変形例のＭＣ１０Ｄは、それぞれ、プロセッサとメモリとを備えるコンピュータによっても実現できる。第１の実施形態のメモリコントローラ１０、第２の実施形態のＭＣ１００及びＳＣ２００、第２の実施形態の模式例のＭＣ１０Ａ、ＭＣ１０Ｂ、ＳＣ２０、第２の実施形態の第１の変形例のＭＣ１０Ｃ、第２の実施形態の第２の変形例のＭＣ１０Ｄは、それぞれ、回路などのハードウェアと、上述のコンピュータとの組み合わせによっても実現できる。

図２０は、本開示の実施形態に係るＭＣ及びＳＣを実現できるコンピュータのハードウェア構成の例を表す図である。図２０に示す例では、コンピュータ１０００は、プロセッサ１００１と、メモリ１００２と、記憶装置１００３と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェース１００４とを含む。また、コンピュータ１０００は、記憶媒体１００５にアクセスすることができる。メモリ１００２と記憶装置１００３は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ハードディスクなどの記憶装置である。記憶媒体１００５は、例えば、ＲＡＭ、ハードディスクなどの記憶装置、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、可搬記憶媒体である。記憶装置１００３が記憶媒体１００５であってもよい。プロセッサ１００１は、メモリ１００２と、記憶装置１００３に対して、データやプログラムの読み出しと書き込みを行うことができる。プロセッサ１００１は、Ｉ／Ｏインタフェース１００４を介して、例えば、他のＭＣ及びＳＣにアクセスすることができる。プロセッサ１００１は、記憶媒体１００５にアクセスすることができる。記憶媒体１００５には、コンピュータ１０００を、本開示の実施形態に係るＭＣとして動作させるプログラム、又は、本開示の実施形態に係るＳＣとして動作させるプログラムが格納されている。

プロセッサ１００１は、記憶媒体１００５に格納されている、コンピュータ１０００を、ＭＣとして動作させるプログラムを、メモリ１００２にロードする。そして、プロセッサ１００１が、メモリ１００２にロードされたプログラムを実行することにより、コンピュータ１０００は、ＭＣとして動作する。

プロセッサ１００１は、記憶媒体１００５に格納されている、コンピュータ１０００を、ＳＣとして動作させるプログラムを、メモリ１００２にロードする。そして、プロセッサ１００１が、メモリ１００２にロードされたプログラムを実行することにより、コンピュータ１０００は、ＳＣとして動作する。

再調整制御部１１、通知送信部１２、再調整部１３、インタフェース部１４，通知受信部１５、再調整部２３、インタフェース部２４、通知受信部２５、測定情報収集部１６、エラー訂正部１７、エラー情報収集部１８の一部または全部は、メモリ１００２にロードされたプログラムを実行するプロセッサ１００１によって実現できる。

また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
分散共有メモリを実現するメモリコントローラであって、
前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信する通知送信部と、
前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行う再調整部と、
を備え、
前記他のメモリコントローラは、
前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う
メモリコントローラ。

（付記２）
前記メモリコントローラは、前記分散共有メモリのキャッシュを制御するキャッシュコントローラと接続され、
前記通知送信部は、さらに、前記キャッシュコントローラに、第２再調整開始通知を送信し、
前記キャッシュコントローラは、第２再調整開始通知を受信すると、当該キャッシュコントローラのインタフェースの初期化を行い、
前記他のメモリコントローラは、前記分散共有メモリのキャッシュを制御する他のキャッシュコントローラに接続され、前記再調整開始通知を受け取ると、前記他のキャッシュコントローラに第２再調整開始通知を送信し、
前記他のキャッシュコントローラは、前記第２再調整開始通知を受信すると、前記他のキャッシュコントローラのインタフェースの初期化を行う
付記１に記載のメモリコントローラ。

（付記３）
前記インタフェースにおいて送受信されるデータのエラーを検出し、検出されたエラーを訂正するエラー訂正部と、
エラーが訂正された回数である訂正回数をカウントするエラー情報収集部と、
を備え、
前記通知送信部は、前記訂正回数が閾値を超えた場合、前記再調整開始通知を送信する
付記１又は２に記載のメモリコントローラ。

（付記４）
前記メモリコントローラが含まれる半導体装置の温度を測定する温度センサから、測定された温度の情報を取得する測定情報取得部
を備え、
前記通知送信部は、前記温度の単位時間当たりの変化の大きさが所定温度変化の大きさを超えた場合、前記再調整開始通知を送信する
付記１又は２に記載のメモリコントローラ。

（付記５）
前記メモリコントローラが含まれる半導体装置に印加される電圧を測定する電圧センサから、測定された電圧の情報を取得する測定情報取得部
を備え、
前記通知送信部は、前記電圧の単位時間当たりの変化の大きさが所定電圧変化の大きさを超えた場合、前記再調整開始通知を送信する
付記１又は２に記載のメモリコントローラ。

（付記６）
前記再調整部は、前記再調整開始通知が送信されるのに応じて、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定し、
前記他のメモリコントローラは、前記再調整開始通知を受け取ると、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定する
付記１又は２に記載のメモリコントローラ。

（付記７）
前記再調整部は、前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
前記通知送信部は、前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
前記再調整部は、前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
付記６に記載のメモリコントローラ。

（付記８）
前記キャッシュコントローラは、当該キャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定し、
前記他のキャッシュコントローラは、当該他のキャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定する
付記２に記載のメモリコントローラ。

（付記９）
前記再調整部は、前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
前記通知送信部は、前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
前記再調整部は、前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
付記８に記載のメモリコントローラ。

（付記１０）
前記他のメモリコントローラと、
付記１又は２に記載のメモリコントローラと、
を含むマルチプロセッサシステム。

（付記１１）
分散共有メモリを実現するメモリコントローラの制御方法であって、
前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信し、
前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行い、
前記他のメモリコントローラは、
前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行う
メモリコントローラ制御方法。

（付記１２）
前記メモリコントローラは、前記分散共有メモリのキャッシュを制御するキャッシュコントローラと接続され、
さらに、前記キャッシュコントローラに、第２再調整開始通知を送信し、
前記キャッシュコントローラは、第２再調整開始通知を受信すると、当該キャッシュコントローラのインタフェースの初期化を行い、
前記他のメモリコントローラは、前記分散共有メモリのキャッシュを制御する他のキャッシュコントローラに接続され、前記再調整開始通知を受け取ると、前記他のキャッシュコントローラに第２再調整開始通知を送信し、
前記他のキャッシュコントローラは、前記第２再調整開始通知を受信すると、前記他のキャッシュコントローラのインタフェースの初期化を行う
付記１１に記載のメモリコントローラ制御方法。

（付記１３）
前記インタフェースにおいて送受信されるデータのエラーを検出し、検出されたエラーを訂正し、
エラーが訂正された回数である訂正回数をカウントし、
前記訂正回数が閾値を超えた場合、前記再調整開始通知を送信する
付記１１又は１２に記載のメモリコントローラ制御方法。

（付記１４）
前記メモリコントローラが含まれる半導体装置の温度を測定する温度センサから、測定された温度の情報を取得し、
前記温度の単位時間当たりの変化の大きさが所定温度変化の大きさを超えた場合、前記再調整開始通知を送信する
付記１１又は１２に記載のメモリコントローラ制御方法。

（付記１５）
前記メモリコントローラが含まれる半導体装置に印加される電圧を測定する電圧センサから、測定された電圧の情報を取得し、
前記電圧の単位時間当たりの変化の大きさが所定電圧変化の大きさを超えた場合、前記再調整開始通知を送信する
付記１１又は１２に記載のメモリコントローラ制御方法。

（付記１６）
前記再調整開始通知が送信されるのに応じて、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定し、
前記他のメモリコントローラは、前記再調整開始通知を受け取ると、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定する
付記１１又は１２に記載のメモリコントローラ制御方法。

（付記１７）
前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
付記１６に記載のメモリコントローラ制御方法。

（付記１８）
前記キャッシュコントローラは、当該キャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定し、
前記他のキャッシュコントローラは、当該他のキャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定する
付記１２に記載のメモリコントローラ制御方法。

（付記１９）
前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
付記１８に記載のメモリコントローラ制御方法。

以上、実施形態を参照して本開示を説明したが、本開示は上記実施形態に限定されるものではない。本開示の構成や詳細には、本開示のスコープ内で当業者が理解し得る様々な変更をすることができる。

１ マルチプロセッサシステム
１Ａ マルチプロセッサシステム
１０ メモリコントローラ
１０Ａ メモリコントローラ
１０Ｂ メモリコントローラ
１０Ｃ メモリコントローラ
１０Ｄ メモリコントローラ
１０Ｅ メモリコントローラ
１１ 再調整制御部
１２ 通知送信部
１３ 再調整部
１４ インタフェース部
１５ 通知受信部
１６ 測定情報収集部
１７ エラー訂正部
１８ エラー情報収集部
２０ システムキャッシュコントローラ
２３ 再調整部
２４ インタフェース部
２５ 通知受信部
１００ メモリコントローラ
１１０ 再調整制御部
１２０ ＭＭＩ制御部
１３０ タグメモリ
１４０ ＭＭＩ受信制御部
１４１ ソースシンクロナスインタフェースＩＯマクロ
１５０ ＭＭＩ送信制御部
１５１ ソースシンクロナスインタフェースＩＯマクロ
１６０ ＳＭＩ受信制御部
１６１ ソースシンクロナスインタフェースＩＯマクロ
１７０ ＳＭＩ送信制御部
１７１ ソースシンクロナスインタフェースＩＯマクロ
２００ システムキャッシュコントローラ
２１０ キャッシュ制御部
２２０ システムキャッシュ
２３０ ＳＭＩ受信制御部
２３１ ソースシンクロナスインタフェースＩＯマクロ
２４０ ＳＭＩ送信制御部
２４１ ソースシンクロナスインタフェースＩＯマクロ
３００ プロセッサ
４００ メモリ
５００ センサ
１０００ コンピュータ
１００１ プロセッサ
１００２ メモリ
１００３ 記憶装置
１００４ Ｉ／Ｏインタフェース
１００５ 記憶媒体

Claims (9)

1. 分散共有メモリを実現するメモリコントローラであって、
   前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信する通知送信部と、
   前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行う再調整部と、
   を備え、
   前記メモリコントローラは、前記分散共有メモリのキャッシュを制御するキャッシュコントローラと接続され、
   前記通知送信部は、さらに、前記キャッシュコントローラに、第２再調整開始通知を送信し、
   前記キャッシュコントローラは、第２再調整開始通知を受信すると、当該キャッシュコントローラのインタフェースの初期化を行い、
   前記他のメモリコントローラは、
   前記分散共有メモリのキャッシュを制御する他のキャッシュコントローラに接続され、
   前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行い、前記他のキャッシュコントローラに第２再調整開始通知を送信し、
   前記他のキャッシュコントローラは、前記第２再調整開始通知を受信すると、前記他のキャッシュコントローラのインタフェースの初期化を行う
   メモリコントローラ。
2. 前記インタフェースにおいて送受信されるデータのエラーを検出し、検出されたエラーを訂正するエラー訂正部と、
   エラーが訂正された回数である訂正回数をカウントするエラー情報収集部と、
   を備え、
   前記通知送信部は、前記訂正回数が閾値を超えた場合、前記再調整開始通知を送信する
   請求項１に記載のメモリコントローラ。
3. 前記メモリコントローラが含まれる半導体装置の温度を測定する温度センサから、測定された温度の情報を取得する測定情報取得部
   を備え、
   前記通知送信部は、前記温度の単位時間当たりの変化の大きさが所定温度変化の大きさを超えた場合、前記再調整開始通知を送信する
   請求項１に記載のメモリコントローラ。
4. 前記メモリコントローラが含まれる半導体装置に印加される電圧を測定する電圧センサから、測定された電圧の情報を取得する測定情報取得部
   を備え、
   前記通知送信部は、前記電圧の単位時間当たりの変化の大きさが所定電圧変化の大きさを超えた場合、前記再調整開始通知を送信する
   請求項１に記載のメモリコントローラ。
5. 前記再調整部は、前記再調整開始通知が送信されるのに応じて、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定し、
   前記他のメモリコントローラは、前記再調整開始通知を受け取ると、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースの状態を、前記インタフェースを介した通信が可能である状態に設定する
   請求項１に記載のメモリコントローラ。
6. 前記再調整部は、前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
   前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
   前記通知送信部は、前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
   前記再調整部は、前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
   前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
   請求項５に記載のメモリコントローラ。
7. 前記キャッシュコントローラは、当該キャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定し、
   前記他のキャッシュコントローラは、当該他のキャッシュコントローラの前記インタフェースを通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、当該初期化が完了してから、前記インタフェースを通信が可能である状態に設定する
   請求項１に記載のメモリコントローラ。
8. 前記再調整部は、前記再調整開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を停止する処理を行った後に、前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、前記インタフェースの前記初期化を行い、
   前記他のメモリコントローラは、前記再調整開始通知を受け取るとメモリのデータへのアクセスの制御を停止する処理を行った後に、当該他のメモリコントローラの前記インタフェースの状態を、前記インタフェースを介した通信が可能でない状態に設定してから、当該インタフェースの前記初期化を行い、
   前記通知送信部は、前記インタフェースの状態が、前記インタフェースを介した通信が可能な状態に設定されるのに応じて、動作開始通知を前記他のメモリコントローラに送信し、
   前記再調整部は、前記動作開始通知が送信されるのに応じて、メモリのデータへのアクセスの制御を再開する処理を行い、
   前記他のメモリコントローラは、前記動作開始通知を受け取ると、メモリのデータへのアクセスの制御を再開する処理を行う
   請求項７に記載のメモリコントローラ。
9. 分散共有メモリを実現するメモリコントローラの制御方法であって、
   前記メモリコントローラに接続され当該メモリコントローラと共に前記分散共有メモリを実現する他のメモリコントローラに、再調整開始通知を送信し、
   前記再調整開始通知が送信されるのに応じて、インタフェースの初期化を行い、
   前記メモリコントローラに接続されたキャッシュコントローラであって、前記分散共有メモリのキャッシュを制御する前記キャッシュコントローラに、第２再調整開始通知を送信し、
   前記キャッシュコントローラは、第２再調整開始通知を受信すると、当該キャッシュコントローラのインタフェースの初期化を行い、
   前記他のメモリコントローラは、
   前記分散共有メモリのキャッシュを制御する他のキャッシュコントローラに接続され、
   前記再調整開始通知を受け取ると、前記他のメモリコントローラのインタフェースの初期化を行い、前記他のキャッシュコントローラに第２再調整開始通知を送信し、
   前記他のキャッシュコントローラは、前記第２再調整開始通知を受信すると、前記他のキャッシュコントローラのインタフェースの初期化を行う
   メモリコントローラ制御方法。

Images