CN100495360C - 数据处理的单元、系统和方法 - Google Patents

Abstract

一种数据处理系统。在第一高速缓冲存储器中，将与存储位置和地址标记关联的一致性状态字段设置为第一一致性状态。响应于窥探指定与地址标记匹配的目标地址的独占访问请求，第一高速缓冲存储器至少部分地根据第一一致性状态将第一部分响应提供给独占访问请求。响应于窥探独占访问请求，存储器控制器判定其是否负责目标地址，并至少部分地根据判定结果将第二部分响应提供给独占访问请求。至少累加第一和第二部分响应以获得独占访问请求的组合响应。组合响应包括目标地址的一致性最高点与主系统存储器的存储器控制器是否位于同一一致性域中的指示。第一高速缓冲存储器将一致性状态字段从第一一致性状态更新为第二一致性状态以响应组合响应中的指示。

Description

数据处理的单元、系统和方法

技术领域

本发明一般地涉及数据处理，具体地说，涉及高速缓存一致数据处理系统中的数据处理。

背景技术

传统的对称多处理器(SMP)计算机系统(如服务器计算机系统)包括多个全部连接到系统互连的处理单元，所述系统互连通常包括一个或多个地址、数据和控制总线。连接到所述系统互连的是系统存储器，其代表所述多处理器计算机系统中的易失性存储器的最低级别并且通常可由所有处理单元进行读和写访问。为了减少对驻留在系统存储器中的指令和数据的访问等待时间，每个处理单元通常都由各自的多级别高速缓存层次结构来进一步支持，所述层次结构的较低级别可由一个或多个处理器核心所共享。

由于多个处理器核心可以请求对数据的同一高速缓存线的写访问并且由于修改后的高速缓存线不会立即与系统存储器同步，所以多处理器计算机系统的高速缓存层次结构通常实现高速缓存一致性(coherency)协议以确保系统存储器内容的各种处理器核心的“视图”之间的一致性的至少最低级别。具体地说，高速缓存一致性至少要求在处理单元访问存储器块的副本并随后访问所述存储器块的更新后的副本之后，所述处理单元不能再次访问所述存储器块的旧副本。

高速缓存一致性协议通常定义一组与每个高速缓存层次结构的高速缓存线关联存储的高速缓存状态，以及一组用于在高速缓存层次结构之间传送高速缓存状态信息的一致性消息。在一个典型实现中，高速缓存状态信息采取公知的MESI(修改、独占、共享和无效)协议或其变型的形式，并且一致性消息指示存储器访问请求的请求方和/或接收方的高速缓存层次结构中的协议定义的一致性状态转换。

在某些高速缓存一致性协议中，不精确地形成和/或更新一个或多个一致性状态以响应后续的操作。因此，这些一致性状态可能没有准确地反映关联存储器块的系统范围内的一致性状态。本发明认识到不精确或不准确的一致性状态的存在(即使没有导致一致性错误)可能导致执行系统操作，如果不精确的一致性状态被减少或消除，将无需执行所述系统操作。

发明内容

鉴于以上所述，本发明提供了一种改进的高速缓存一致数据处理系统、高速缓存系统和在高速缓存一致数据处理系统中进行数据处理的方法。

在一个实施例中，高速缓存一致数据处理系统至少包括第一和第二一致性域。所述第一一致性域包括用于系统存储器的系统存储器控制器和具有第一高速缓冲存储器的第一处理单元。所述第二一致性域包括具有第二高速缓冲存储器的第二处理单元。在所述第一高速缓冲存储器中，将与存储位置和地址标记关联的一致性状态字段设置为第一一致性状态。响应于窥探指定与所述地址标记匹配的目标地址的独占访问请求，所述第一高速缓冲存储器根据所述第一一致性状态来将第一部分响应提供给所述独占访问请求。响应于窥探所述独占访问请求，所述存储器控制器判定其是否负责所述目标地址，并且根据所述判定的结果来将第二部分响应提供给所述独占访问请求。累加所述第一和第二部分响应以获得所述独占访问请求的组合响应。所述组合响应包括所述目标地址的一致性最高点与主系统存储器的存储器控制器是否位于同一一致性域中的指示。所述第一高速缓冲存储器将所述一致性状态字段从所述第一一致性状态更新为第二一致性状态以响应所述组合响应中的所述指示。

本发明的所有目标、特征和优点将在以下详细的书面描述中变得显而易见。

附图说明

在所附权利要求书中说明了被认为是本发明特性的新颖特征。但是，当结合附图阅读时，通过参考以下对示例性实施例的详细说明，可以最佳地理解本发明及其优选使用方式，这些附图是：

图1是根据本发明的示例性数据处理系统的高级方块图；

图2是根据本发明的处理单元的更详细的方块图；

图3是图2中示出的L2高速缓存阵列和目录的更详细的方块图；

图4是图1的数据处理系统的系统互连上的示例性事务的时空图；

图5示出了根据本发明的优选实施例的域指示符；

图6是根据本发明的高速缓冲存储器通过其为数据处理系统中的处理器核心接收的操作服务的示例性方法的高级逻辑流程图；以及

图7A-7C共同形成了根据本发明的高速缓存通过其处理窥探的存储修改操作的示例性方法的高级逻辑流程图；

图8是根据本发明的存储器控制器通过其处理窥探的存储修改操作的示例性方法的高级逻辑流程图；

图9是根据本发明的一个实施例的通过其分级累加部分响应的示例性处理的高级逻辑流程图；以及

图10是根据本发明的一个实施例的通过其生成存储修改操作的组合响应的示例性处理的高级逻辑流程图。

具体实施方式

I.示例性数据处理系统

现在参考附图，具体地说，参考图1，其中示出了根据本发明的高速缓存一致对称多处理器(SMP)数据处理系统的一个示例性实施例的高级方块图。如图所示，数据处理系统100包括用于处理数据和指令的多个处理节点102a、102b。处理节点102a、102b与系统互连110相连以便传送地址、数据和控制信息。系统互连110可以被实现为例如总线互连、交换互连或混合互连。

在示出的实施例中，每个处理节点102都被实现为包含四个处理单元104a-104d的多芯片模块(MCM)，每个处理单元优选地被实现为相应的集成电路。每个处理节点102内的处理单元104a-104d都通过本地互连114连接以便进行通信，类似于系统互连110，可以使用一个或多个总线和/或交换机来实现本地互连114。

连接到每个本地互连114的设备不仅包括处理单元104，还包括一个或多个系统存储器108a-108d。驻留在系统存储器108中的数据和指令通常可以由数据处理系统100的任何处理节点102中的任何处理单元104中的处理器核心来访问并修改。在本发明的备选实施例中，一个或多个系统存储器108可以被连接到系统互连110，而不是本地互连114。

本领域的技术人员将理解，SMP数据处理系统100可以包括许多额外的未示出的组件，例如互连桥、非易失性存储装置、用于连接到网络或附加设备的端口等。由于此类额外组件并不是理解本发明所必需的，因此它们并未在图1中示出或在此进一步被讨论。但是，还应当理解，本发明提供的增强可应用于各种体系结构的高速缓存一致数据处理系统并且绝非限于图1中示出的通用数据处理系统体系结构。

现在参考图2，其中示出了根据本发明的示例性处理单元104的更详细的方块图。在所示实施例中，每个处理单元104包括两个用于独立地处理指令和数据的处理器核心200a、200b。每个处理器核心200至少包括用于取回和排序指令以便执行的指令定序单元(ISU)208和一个或多个用于执行指令的执行单元224。如以下进一步讨论的，执行单元224优选地包括用于执行引用存储器块或导致生成引用存储器块的操作的存储器访问指令的加载存储单元(LSU)228。

每个处理器核心200的操作都由在其最低级别具有共享系统存储器108a-108d并且在其较高级别具有一个或多个级别的高速缓冲存储器的多级别易失性存储器层次结构来支持。在所示实施例中，每个处理单元104都包括集成存储器控制器(IMC)206，集成存储器控制器206控制对其处理节点102内的系统存储器108a-108d中的相应系统存储器的读写访问，以响应从处理器核心200a-200b接收的请求和由窥探器(S)222在本地互连114上窥探的操作。IMC206包括基地址寄存器(BAR)逻辑240，逻辑240包括定义IMC 206所负责的地址的范围寄存器。

在示例性实施例中，处理单元104的高速缓冲存储器层次结构包括每个处理器核心200内的直通存储(store-through)一级(L1)高速缓存226和由处理单元104的所有处理器核心200a、200b共享的二级(L2)高速缓存230。L2高速缓存230包括L2阵列和目录234以及高速缓存控制器，所述高速缓存控制器包括主机232和窥探器236。主机232发起本地互连114和系统互连110上的事务并访问L2阵列和目录234，以响应从关联的处理器核心200a-200b接收的存储器访问(以及其他)请求。窥探器236窥探本地互连114上的操作、提供相应的响应，并执行操作所需的对L2阵列和目录234的任何访问。

尽管示出的高速缓存层次结构仅包括两级高速缓存，但是本领域的技术人员将理解，备选实施例可以包括其他级别(L3、L4、L5等)的片上或片外嵌入或旁视高速缓存，其可以完全包括、部分包括或不包括较高级别的高速缓存的内容。

每个处理单元104还包括响应逻辑210的实例，该实例实现在数据处理系统100内维持高速缓存一致性的分布式一致性发信号机制的一部分。此外，每个处理单元104包括用于在其本地互连114和系统互连110之间选择性地转发通信的互连逻辑212的实例。最后，每个处理单元104包括支持附加一个或多个I/O设备(如I/O设备216)的集成I/O(输入/输出)控制器214。I/O控制器214可以响应于I/O设备216的请求而在本地互连114和/或系统互连110上发布操作。

现在参考图3，其中示出了L2阵列和目录234的示例性实施例的更详细的方决图。如图所示，L2阵列和目录234包括一组相关的L2高速缓存阵列300和L2高速缓存阵列300的内容的L2高速缓存目录302。如在传统的一组相关高速缓存中，利用系统存储器(真实)地址中的预定索引位将系统存储器108中的存储器单元映射到高速缓存阵列300中的特定一致类。存储在高速缓存阵列300中的特定高速缓存线被记录在高速缓存目录302中，高速缓存目录302包含一个用于高速缓存阵列300中的每个高速缓存线的目录表项。如本领域的技术人员所理解的，高速缓存目录302中的每个目录表项至少包括标记字段304(其利用相应真实地址的标记部分指定了存储在高速缓存阵列300中的特定高速缓存线)、状态字段306(其指示高速缓存线的一致性状态)以及LRU(最近最少使用)字段308(其指示了相对于同一一致类中的其他高速缓存线而言的高速缓存线的替换顺序)。

II.示例性操作

现在参考图4，其中示出了图1的数据处理系统100的本地或系统互连110、114上的示例性操作的时空图。当L2高速缓存230的主机232(或其他主机，如I/O控制器214)在本地互连114和/或系统互连110上发出请求402时，操作开始。请求402优选地包括事务类型(指示期望的访问类型)和资源标识符(例如真实地址，指示所述请求将访问的资源)。常见的请求类型优选地包括那些在下表I中说明的类型。

表I

 

请求	描述
		READ	请求用于查询目的的存储器块的映像的副本
RWITM(目的为修改的读)	请求存储器块的映像的唯一副本，其目的是对其进行更新(修改)并要求破坏其他副本(如果有)
		DCLAIM(数据要求)	请求授权以将存储器块的现有只查询副本提升为唯一副本，其目的是对其进行更新(修改)并要求破坏其他副本(如果有)
DCBZ(数据高速缓存块清零)	请求授权以创建存储器块的与其当前状态无关的新的唯一高速缓存副本并随后修改其内容；要求破坏其他副本(如果有)

 

CASTOUT	将存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备
		KILL	强制破坏没有保存在主机的高速缓存层次结构中的存储器块的缓存的副本(如果有)
WRITE	请求授权以创建存储器块的与其当前状态无关的新的唯一副本并立即将存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备
		PARTIALWRITE	请求授权以创建部分存储器块的与其当前状态无关的新的唯一副本并立即将部分存储器块的映像从较高级别的存储器复制到较低级别的存储器，以便为破坏较高级别的副本做准备

请求402由L2高速缓存230的窥探器236以及存储器控制器206(图1)的窥探器222接收。通常(存在某些例外)，由于仅当处理单元104无法内部地为请求402服务时，请求402才在本地互连114和/或系统互连110上传输，所以在与请求402的主机232处于同一L2高速缓存230中的窥探器236不会窥探请求402(即，通常没有自窥探)。每个接收请求402的窥探器222、236都可以提供代表至少该窥探器对请求402的响应的相应部分响应406。存储器控制器206中的窥探器222根据例如窥探器222是否负责请求地址以及其是否具有可用于为所述请求服务的资源来确定部分响应406。L2高速缓存230的窥探器236可以根据例如其L2高速缓存目录302的可用性、窥探器236内处理所述请求的窥探逻辑实例的可用性以及与L2高速缓存目录302中的请求地址关联的一致性状态来确定其部分请求406。

窥探器222和236的部分响应由响应逻辑210的一个或多个实例分步或立即逻辑地组合以确定对请求402的系统范围的组合响应(CR)410。根据下面讨论的范围限制，响应逻辑210通过其本地互连114和/或系统互连110将组合响应410提供给主机232和窥探器222、236以指示对请求402的系统范围的响应(例如，成功、失败、重试等)。如果CR 410指示请求402成功，则CR 410可以指示例如请求的存储器块的数据源、其中将被主机232缓存的所述请求的存储器块的高速缓存状态，以及是否需要无效一个或多个L2高速缓存230中的请求的存储器块的“清空”(例如，KILL)操作。

响应于接收到组合响应410，一个或多个主机232和窥探器222、236通常执行一个或多个操作以便为请求402服务。这些操作可以包括向主机232提供数据、无效或更新一个或多个L2高速缓存230中缓存的数据的一致性状态、执行驱逐操作、将数据写回系统存储器108等。如果请求402需要，在响应逻辑210生成组合响应410之前或之后，请求或目标存储器块可以被传输到主机232或从主机232传输请求或目标存储器块。

在以下描述中，将根据请求指定的请求地址参考窥探器是一致性最高点(HPC)、一致性最低点(LPC)还是两者皆不是来描述窥探器222、236对所述请求的部分响应以及由所述窥探器响应于所述请求和/或其组合响应而执行的操作。LPC在此被定义为用作存储器块的库的控制点的存储器设备或I/O设备。在没有用于存储器块的HPC的情况下，LPC控制对持有存储器块的真实映像的存储的访问，并具有许可或拒绝生成所述存储器块的附加高速缓存副本的请求的授权。对于图1和2的数据处理系统实施例中的典型请求，所述LPC将是持有所述引用的存储器块的系统存储器108的存储器控制器206。HPC在此被定义为缓存所述存储器块(其与LPC处的相应存储器块可能一致，也可能不一致)的真实映像的唯一标识的设备并具有许可或拒绝修改存储器块的请求的授权。说明性地，HPC还可以响应于不修改所述存储器块的操作而向请求方提供所述存储器块的副本。因此，对于图1和2的数据处理系统实施例中的典型请求，HPC(如果存在)将是L2高速缓存230。如下面参考表II进一步描述的，尽管其他指示符可以被用来为存储器块指定HPC，但是本发明的优选实施例利用L2高速缓存230的L2高速缓存目录302内的选定高速缓存一致性状态(多个)来为存储器块指定HPC(如果存在)。

仍然参考图4，用于在请求402中引用的存储器块的HPC(如果存在)，或在没有HPC的情况下，所述存储器块的LPC优选地具有保护存储器块的所有权的转移以响应保护窗口404a期间的请求402的责任。在图4中示出的示例性情况中，窥探器236(其是用于由请求402的请求地址指定的存储器块的HPC)在保护窗口404a期间(从窥探器236确定其部分响应406时延伸到窥探器236接收到组合响应410时为止)保护将所请求的存储器块的所有权转移到主机232。在保护窗口404a期间，窥探器236通过将部分响应406提供给其他请求(指定了相同的请求地址并且阻止其他主机获得所有权直到所有权已被成功地转移到主机232为止)来保护所有权的转移。主机232在接收到组合响应410后同样启动一个保护窗口404b来保护其在请求402中请求的存储器块的所有权。

由于窥探器222、236都具有用于处理上述的CPU和I/O请求的有限资源，所以若干不同级别的部分响应和相应的CR是可能的。例如，如果在负责请求的存储器块的存储器控制器206中的窥探器222具有可用于处理请求的队列，则窥探器222可以响应以指示其能够用作所述请求的LPC的部分响应。另一方面，如果窥探器222没有可用于处理请求的队列，则窥探器222可以响应以指示其是存储器块的LPC，但是当前无法为所述请求服务的部分响应。

类似地，L2高速缓存230中的窥探器236可能需要窥探逻辑的可用实例并访问L2高速缓存目录302以便处理请求。缺少对这些资源中的任一资源(或两者)的访问将导致发信号告知由于缺少所需资源而当前无法为所述请求服务的部分响应(以及相应的CR)。

此后，提供了指示窥探器具有当前为请求服务所需的全部内部资源的部分响应的窥探器222、236(如果需要)被称为“确认”请求。对于窥探器236，确认了窥探操作的部分响应优选地指示在该窥探器236处的请求或目标存储器块的高速缓存状态。提供了指示窥探器236不具有当前为请求服务所需的全部内部资源的部分响应的窥探器222、236可以被称为“可能隐藏”或“无法”为所述请求服务。由于窥探器236因缺少窥探逻辑的可用实例或对L2高速缓存目录302的当前访问而无法在以上定义的意义上“确认”请求并且从其他主机232和窥探器222、236的角度，具有未知的一致性状态，所以此类窥探器236是“可能隐藏的”或“无法”为请求服务。

III.数据传送域

传统的基于广播的数据处理系统通过广播通信来处理高速缓存一致性和数据传送这两者，在传统的系统中，在系统互连上将所述广播通信至少传输到所述系统中的所有存储器控制器和高速缓存层次结构。与具有备选体系结构和类似规模的系统相比，基于广播的系统倾向于提供降低的访问等待时间和更好的共享存储器块的数据处理和一致性管理。

随着基于广播的系统的规模的扩大，系统互连上的通信量倍增，意味着由于需要更多的带宽用于系统互连上的通信，系统成本随着系统规模而急剧增加。即，具有m个处理器核心(每个处理器核心都具有n个事务的平均通信量)的系统具有m×n的通信量，意味着基于广播的系统中的通信量成倍地而不是累加性地增加。除了对实际更大的互连带宽的要求以外，系统大小的增加具有增加某些访问等待时间的副作用。例如，读取数据的访问等待时间，在最坏的情况下，由持有处于共享一致性状态中的请求存储器块(其可以作为请求的数据的源)的最远低级高速缓存的组合响应等待时间所限制。

为了减少系统互连带宽要求和访问等待时间同时仍然保留基于广播的系统的优点，分布在整个数据处理系统100中的多个L2高速缓存230被允许持有处于“特殊”共享一致性状态中的同一存储器块的副本，所述“特殊”共享一致性状态允许这些高速缓存使用高速缓存到高速缓存干预将所述存储器块提供给发出请求的L2高速缓存230。为了实现用于SMP数据处理系统(如数据处理系统100)中的共享存储器块的多个并发和分布的源，必须解决两个问题。首先，必须实现某些管理处于以上提到的“特殊”共享一致性状态中的存储器块的副本的创建的规则。其次，必须存在管理哪一个窥探L2高速缓存230(如果存在)例如响应于总线读取操作或总线RWITM操作将共享存储器块提供给发出请求的L2高速缓存230的规则。

根据本发明，这两个问题都通过实现数据源域来解决。具体地说，SMP数据处理系统中的每个域(其中域被定义为包括一个或多个参与响应数据请求的低级(例如，L2)高速缓存)被允许每次只包括一个持有处于“特殊”共享一致性状态中的特定存储器块的高速缓存层次结构。该高速缓存层次结构，如果当同一域中的请求低级高速缓存启动总线读取类型(例如，读取或RWITM)操作时存在，负责将请求的存储器块作为源提供给发出请求的低级高速缓存。尽管可以定义许多不同的域大小，但是在图1的数据处理系统100中，如果每个处理节点102(即，MCM)都被视为数据源域是很方便的。参考表II在下面描述了此类“特殊”共享状态(即，Sr)的一个实例。

IV.一致性域

尽管实现上述数据传送域改进了数据访问等待时间，但是此改进并未解决随着系统规模增加而出现的通信量的m×n倍增。为了减少通信量同时仍然维持基于广播的一致性机制，本发明的优选实施例额外地实现了一致性域，其类似于此前描述的数据传送域，可以方便地(但不是必需的)用每个形成单独的一致性域的处理节点102来实现。数据传送域和一致性域可以(但并不要求)是同延的，并且出于解释数据处理系统100的示例性操作的目的，此后将被假设为具有由处理节点102定义的边界。

通过限制在系统互连110上的域内广播通信，在其中请求可以由少于所有一致性域的域参与提供服务的情况下，一致性域的实现减少了系统通信量。例如，如果处理节点102a的处理单元104a具有总线读取操作要发布，则处理单元104a可以选择首先将所述总线读取操作广播到其自己的一致性域(例如，处理节点102a)内的所有参与者，但是不广播到其他一致性域(例如，处理节点102b)中的参与者。仅传送到那些与操作的主机在同一一致性域中的参与者的广播操作在此被定义为“本地操作”。如果可以在处理单元104a的一致性域中为本地总线读取操作服务，则不执行总线读取操作的进一步广播。但是，如果对本地总线读取操作的部分响应和组合响应指示无法单独在处理单元104a的一致性域中为总线读取操作服务，则广播的范围可以被扩展到包括(除了本地一致性域以外)一个或多个其他一致性域。

在一种基本实施方式中，采用了两个广播范围：只包括本地一致性域的“本地”范围和包括SMP数据处理系统中的所有其他一致性域的“全局”范围。因此，被传送到SMP数据处理系统中的所有一致性域的操作在此被定义为“全局操作”。重要的是，无论是否采用本地操作或更大扩展范围的操作(例如，全局操作)来为操作服务，都将在SMP数据处理系统中的所有一致性域之间维护高速缓存一致性。在美国专利申请No.11/055,305(其全部内容在此引入作为参考)中详细描述了本地和全局操作的实例。

在一个优选实施例中，由本地/全局范围指示符(信号)指示总线操作中的操作的范围，在一个实施例中，所述指示符可以包括1-位标志。处理单元104中的转发逻辑212优选地根据操作中的本地/全局范围指示符(信号)的设置来确定是否将通过本地互连114接收到的操作转发到系统互连110上。

在本说明中，如果一致性域(或处理节点)包含存储器块的LPC，则将该一致性域称为所述存储器块的“主”一致性域(或“主”节点)。

V.域指示符

为了限制不需要的本地操作的发布并由此减少操作等待时间并节约本地互连上的附加带宽，本发明优选地实现每存储器块的域指示符，该指示符指示关联存储器块的副本是否被缓存在本地一致性域之外。例如，图5示出了根据本发明的域指示符的第一示例性实现。如图5所示，系统存储器108(其可以以动态随机存取存储器(DRAM)实现)存储了多个存储器块500。系统存储器108与每个存储器块500关联地存储了用来校正存储器块500中的错误(如果存在)的关联错误校正码(ECC)502和域指示符504。尽管在本发明的某些实施例中，域指示符504可以标识特定的一致性域(即，指定一致性域或节点ID)，但是此后假设域指示符504是1-位指示符，在关联的存储器块500(如果有)仅被缓存在与用作存储器块500的LPC的存储器控制器206相同的一致性域中的情况下，所述指示符被设置(例如，设置成‘1’以指示‘本地’)。否则，重置域指示符504(例如，重置为‘0’以指示‘全局’)。设置域指示符504以指示“本地”可以被不严密地实现，因为错误设置“全局”将不会引起任何一致性错误，但可能会导致操作的不需要的全局广播。

响应于操作而作为存储器块的源的存储器控制器206(和L2高速缓存230)优选地将关联的域指示符504与请求的存储器块一起传送。

VI.示例性一致性协议

本发明优选地实现了高速缓存一致性协议，该协议旨在影响如上所述的数据传送和一致性域的实现。在一个优选实施例中，所述协议中的高速缓存一致性状态除了提供(1)高速缓存是否是存储器块的HPC的指示之外，还指示(2)高速缓存的副本在该存储器层次结构级别的高速缓存之间是否唯一(即，是系统范围内仅有的高速缓存副本)，(3)所述高速缓存是否以及何时可以将存储器块的副本提供给用于所述存储器块的请求的主机，(4)所述存储器块的高速缓存的映像与在LPC(系统存储器)处的相应存储器块是否一致，以及(5)远程一致性域(可能)中的其他高速缓存是否持有具有匹配地址的高速缓存表项。可以例如在下表II中总结的公知MESI(修改、独占、共享、无效)协议的示例性变型中表达这五个属性。

表II

 

高速缓存状态	HPC？	唯一？	数据源？	与LPC一致？	缓存在本地域外？	法定的并发状态
							M	是	是	是，在CR前	否	否	I、Ig、Igp、In(&LPC)
Me	是	是	是，在CR前	是	否	I、Ig、Igp、In(&LPC)
							T	是	未知	是，如果在CR前未提供则在CR后	否	未知	Sr、S、I、Ig、Igp、In(&LPC)
Tn	是	未知	是，如果在CR前未提供则在CR后	否	否	Sr、S、I、Ig、Igp、In(&LPC)
							Te	是	未知	是，如果在CR前未提供则在CR后	是	未知	Sr、S、I、Ig、Igp、In(&LPC)
Ten	是	未知	是，如果在CR前未提供则在CR后	是	否	Sr、S、I、Ig、Igp、In(&LPC)
							Sr	否	未知	是，在	未知	未知	T、Tn、Te、Ten、

 

			CR前			S、I、Ig、Igp、In(&LPC)
							S	否	未知	否	未知	未知	T、Tn、Te、Ten、Sr、S、I、Ig、Igp、In(&LPC)
I	否	n/a	否	n/a	未知	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、Igp、In(&LPC)
							Ig	否	n/a	否	n/a	假设如此，在缺少其他信息的情况下	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、Igp、In(&LPC)
Igp	否	n/a	否	n/a	假设如此，在缺少其他信息的情况下	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、Igp、In(&LPC)
							In	否	n/a	否	n/a	假设并非如此，在缺少其他信息的情况下	M、Me、T、Tn、Te、Ten、Sr、S、I、Ig、Igp、In(&LPC)

A.Ig状态

为了避免不得不访问LPC以确定存储器块是否将仅本地地被缓存(如果可能)，Ig(无效全局)一致性状态被用来在其中没有存储器块的副本保持缓存在一致性域中的情况下维持域指示。所述Ig状态在此被定义为指示以下项的高速缓存一致性状态：(1)高速缓存阵列中的关联存储器块是无效的，(2)高速缓存目录中的地址标志是有效的，以及(3)由地址标志标识的存储器块的副本可能被缓存在除主一致性域以外的一致性域中。所述Ig指示优选地是不精确的，意味着在不违反一致性的情况下其可能是不正确的。

所述Ig状态在所述主一致性域内的低级高速缓存中形成，以响应高速缓存响应于独占访问请求(例如，总线RWITM操作)而将请求的存储器块提供给另一个一致性域中的请求方。

由于包括Ig状态的高速缓存目录表项可能携带有用信息，所以至少在某些实现中，希望优选地保留Ig状态中的表项而不是I状态中的表项(例如，通过修改用来选择用于替换的牺牲品高速缓存表项的最近最少使用(LRU)算法)。由于Ig目录表项被保留在高速缓存中，某些Ig表项可能随着时间的推移而变得“失效”，因为高速缓存(其独占访问请求导致了Ig状态的形成)可以解除分配或写回其存储器块的副本，而不通知将存储器块的地址标记保持在Ig状态的高速缓存。在这种情况下，所述“失效”Ig状态(其错误地指示应发布全局操作而不是本地操作)将不会导致任何一致性错误，而只是导致某些操作(可以利用本地操作以其他方式为它们服务)被发布为全局操作。如下面进一步描述的，此类低效率的出现将通过最终替换“失效”Ig高速缓存表项来在持续时间上进行限制。

若干规则管理着Ig高速缓存表项的选择和替换。首先，如果高速缓存选择Ig表项作为替换的牺牲品，则执行Ig表项的驱逐(不同于当I、In、Igp表项被选择时的情况)以便更新系统存储器108中的相应域指示符504。其次，如果导致存储器块被加载到高速缓存中的请求命中该同一高速缓存中的Ig高速缓存表项，则所述高速缓存将Ig命中视为高速缓存未命中并在将Ig表项作为选定的牺牲品的情况下执行驱逐操作。所述高速缓存因此避免了将同一地址标记的两个副本放置在高速缓存目录中。第三，Ig状态的驱逐优选地作为范围限于本地一致性域的仅本地操作来执行。第四，Ig状态的驱逐优选地作为无数据仅地址操作来执行，其中将域指示写回LPC中的域指示符504。

根据本发明的Ig状态的实现通过为主一致性域中的存储器块维护缓存的域指示符(即使没有存储器块的有效副本继续缓存在该主一致性域中)来提高通信效率。如下所述，由Ig状态提供的高速缓存域指示可用来为以关联存储器块为目标的操作预测互连结构上的全局广播范围。

B.Igp状态

Igp(无效全局仅预测)一致性状态被用于在其中没有存储器块的副本继续缓存在非主一致性域中的情况下维持缓存的域指示。所述Igp状态在此被定义为指示以下项的高速缓存一致性状态：(1)高速缓存阵列中的关联存储器块是无效的，(2)高速缓存目录中的地址标记是有效的，(3)当前一致性域不是主一致性域，以及(4)由地址标记标识的存储器块的副本可能被缓存在除当前非主一致性域以外的一致性域中。尽管精确地形成，但是优选地不精确地维护所述Igp指示，意味着在不违反一致性的情况下其可能是不正确的。

所述Igp状态在非主一致性域内的低级高速缓存中形成，以响应高速缓存响应于独占访问请求(例如，RWITM、Dclaim、DCBZ、Kill、写入或部分写入请求)而将请求的存储器块的一致性所有权提供给另一个一致性域中的请求方。

由于包括Igp状态的高速缓存目录表项可能携带有用信息，所以至少在某些实现中，希望优选地保留Ig状态中的表项而不是I状态中的表项(如果有)(例如，通过修改用来选择用于替换的牺牲品高速缓存表项的最近最少使用(LRU)算法)。由于Igp目录表项被保留在高速缓存中，某些Igp表项可能随着时间的推移而变得“失效”，因为存储器块的副本可能返回一致性域，而没有由将存储器块的地址标记保持在Igp状态的高速缓存进行窥探。在这种情况下，所述“失效”Igp状态(其错误地指示应发布全局操作而不是本地操作)将不会导致任何一致性错误，而只是导致某些操作(可以利用本地操作以其他方式为它们服务)被发布为全局操作。此类低效率的出现将通过最终替换“失效”Igp高速缓存表项来在持续时间上进行限制。

与处理Ig表项相比，没有响应于选择Igp表项作为替换的牺牲品而执行Igp表项的驱逐，例如，根据替换算法(例如，LRU)或因为导致存储器块被加载到高速缓存的请求命中同一高速缓存中的Igp高速缓存表项。相反，只是取消分配Igp表项。没有执行驱逐，因为Igp表项没有维护基础域指示符504的缓存的并可能修改的副本。

根据本发明的Igp状态的实现通过出于范围预测目的为非主一致性域中的存储器块维护缓存的域指示符(即使没有存储器块的有效副本继续缓存在该非主一致性域中)来提高通信效率。

C.In状态

In状态在此被定义为高速缓存一致性状态，所述高速缓存一致性状态指示(1)高速缓存阵列中的关联存储器块是无效的，(2)高速缓存目录中的地址标记是有效的，以及(3)由所述地址标记标识的存储器块的副本可能仅由本地一致性域中的一个或多个其他高速缓存层次结构来缓存(如果可能)。In指示优选地是不精确的，意味着在不违反一致性的情况下其可能是不正确的。In状态在低级高速缓存中形成以响应该高速缓存将请求的存储器块提供给同一一致性域中的请求方以响应独占访问请求(例如，总线RWITM操作)。

由于包括In状态的高速缓存目录表项可能携带有用信息，所以至少在某些实现中，希望优选地保留In状态中的表项而不是I状态中的表项(例如，通过修改用来选择用于替换的牺牲品高速缓存表项的最近最少使用(LRU)算法)。由于In目录表项被保留在高速缓存中，某些In表项可能随着时间的推移而变得“失效”，因为高速缓存(其独占访问请求导致了In状态的形成)自身可以将存储器块的共享副本提供给远程一致性域，而不通知将存储器块的地址标记保持在In状态的高速缓存。在这种情况下，所述“失效”In状态(其错误地指示应发布本地操作而不是全局操作)将不会导致任何一致性错误，而只是导致某些操作首先错误地被发布为本地操作而非全局操作。此类低效率的出现将通过最终替换“失效”In高速缓存表项来在持续时间上进行限制。在一个优选实施例中，处于In一致性状态的高速缓存表项不会受到驱逐，而只是被替换。因此，与Ig高速缓存表项不同，In高速缓存表项并未被用来更新系统存储器108中的域指示符504。

根据本发明的In状态的实现通过为存储器块(可由主机咨询以便为其操作中的某一操作选择本地范围)维护高速缓存的域指示符来提高通信效率。结果，节约了其他一致性域中的系统互连110和本地互连114上的带宽。

D.Sr状态

在下面描述的操作中，能够确定持有处于Sr一致性状态的共享请求存储器块的低级高速缓存是否位于与发出请求的主机相同的域中是有用的。在一个实施例中，位于与发出请求的主机相同的域中的“本地”Sr窥探器的存在可以由在持有处于Sr一致性状态的请求存储器块的低级高速缓存处的窥探器的响应行为来指示。例如，假设每个总线操作都包括范围指示符，所述范围指示符指示所述总线操作是否已穿过域边界(例如，主机的显式域标识符或单个本地/非本地范围位)，持有处于Sr一致性状态的共享存储器块的低级高速缓存可以提供部分响应(仅为同一数据源域中的主机的请求确认请求处于Sr状态)并提供指示所有其他请求的S状态的部分响应。在此类实施例中，响应行为可以被总结为如表III所示，其中使用(’)符号来指定可能与存储器块的实际高速缓存状态不同的部分响应。

表III

 

读取类型请求的

目录中的高速

部分响应(足够

部分响应(足够

 

主机的域	缓存状态	的资源可用)	的资源不可用)
				“本地”(即，在同一域中)	Sr	Sr’确认	Sr’可能隐藏
“远程”(即，不在同一域中)	Sr	S’确认	S’可能隐藏
				“本地”(即，在同一域中)	S	S’确认	S’可能隐藏
“远程”(即，不在同一域中)	S	S’确认	S’可能隐藏

假设以上在表III中说明了响应行为，通过增加在可用作数据源的SMP数据处理系统中分布的存储器块的共享副本的数量，共享数据的平均数据等待时间可以显著减少。

VII.示例性独占访问操作

首先参考图6，其中示出了根据本发明的在数据处理系统中为处理器(CPU)独占访问(或存储修改)请求服务的示例性方法的高级逻辑流程图。与在此提供的其他逻辑流程图一样，图6中示出的步骤中的至少某些步骤可以以不同于所示的顺序执行或者可以同时执行。

图6的过程开始于方块600，方块600代表从其处理单元104中的关联处理器核心200接收CPU独占访问请求(例如，CPU数据存储请求或CPU kill请求等)的L2高速缓存230中的主机232。响应于接收到CPU请求，主机232在方块602判定目标存储器块(其在所述CPU独占访问请求中由目标地址来标识)是否被以一致性状态(允许为所述CPU独占访问请求服务而不在互连构造上发布总线操作)保存在L2高速缓存目录302中。例如，如果L2高速缓存目录302指示所述目标存储器块的一致性状态是M或Me状态之一，则可以为CPU数据存储请求服务而不在互连构造上发布总线操作。如方块632所示，如果主机232在方块602判定可以为所述CPU独占访问请求服务而不在互连构造上发布总线操作，则主机232根据需要访问L2高速缓存阵列300来为所述CPU请求服务。例如，主机232可以将CPU数据存储请求中提供的数据存储到L2高速缓存阵列300中。在方块632之后，所述过程在方块634终止。

返回方块602，如果所述目标存储器块并未以一致性状态(允许为所述CPU独占访问请求服务而不在互连构造上发布总线操作)保存在L2目录302中，则还在方块604判定是否需要驱逐现有高速缓存线以容纳L2高速缓存230中的所述目标存储器块。在一个实施例中，如果存储器块被选择以便从请求处理器的L2高速缓存230中被驱逐以响应所述CPU独占访问请求，并且所述存储器块在L2目录302中被标记为处于M、T、Te、Tn或Ig一致性状态中的任何状态，则在方块604处需要驱逐操作。响应于在方块604判定需要驱逐，如方块606所指示的，执行高速缓存驱逐操作。同时，主机232在方块610确定将被发布以便为所述CPU独占访问请求服务的总线操作的范围。例如，在一个实施例中，主机232在方块610判定将总线操作广播为本地操作(范围限于单个处理节点102)还是全局操作(包括数据处理系统100中的所有处理节点102)。

在其中每个总线操作最初被发布为本地操作并且作为本地操作仅被发布一次的第一实施例中，在方块610示出的判定可以只代表由主机进行的总线操作先前是否已被发布为本地总线操作的判定。在其中可以以本地范围重试本地总线操作的第二备选实施例中，在方块610示出的判定可以代表由主机进行的总线操作先前是否被发布了超过阈值次数的判定。在第三备选实施例中，在方块610做出的判定可以基于由主机232进行的本地总线操作是否可能成功地解决目标存储器块的一致性而不与其他一致性域中的处理节点通信的预测。例如，如果关联的L2高速缓存目录302将目标地址与In一致性状态关联，则主机232可以选择本地总线操作，并且如果关联的L2高速缓存目录302将目标地址与Ig或Igp一致性状态关联，则主机232可以选择全局总线操作。如果成功发出操作(即，接收到重试组合响应)，则在方块610示出的判定还可以考虑从未成功操作的组合响应获得的信息，例如，对本地一致性域中处于Ig或Igp一致性状态的高速缓存线存在的指示。

响应于在方块610的判定，主机232仅在包含主机232的本地一致性域(例如，处理节点102)内发出本地总线独占访问操作广播(方块612)，或在数据处理系统100的所有一致性域中发出全局总线独占访问操作广播(方块620)。所述独占访问操作至少包括标识独占访问操作类型(RWITM、DClaim、DCBZ、Kill、写入或部分写入)的事务类型(Ttype)和标识目标存储器块的目标地址。如方块622和624所示，然后主机232等待接收所述操作的组合响应。

出于本说明的目的，所述组合响应可以是至少三种常规类型中的任意一种：成功、成功且清除，以及重试。如果所述组合响应指示“重试”，则主机232未能通过在方块612或620发出的独占访问请求获得目标存储器块的一致性所有权，并且必须重新发出所述操作(可能具有扩展的广播范围)。因此，处理从方块622返回到前面已经说明的方块610。如果主机232未收到指示重试的组合响应，而是接收到指示成功且清除的组合响应，则主机232已被授予目标存储器块的一致性所有权并必须无效其他高速缓冲存储器230中保存的目标存储器块的任何其余缓存的备份。如方块626所示，要执行此操作，主机232启动选定范围(例如，本地或全局)的后台终止(BK)操作。在至少某些实施例中，主机232可以根据独占访问操作的组合响应中包含的信息来选择范围。在方块626之后，在方块624测试所述后台终止操作的组合响应。响应于在方块624判定独占访问操作或后台终止操作的组合响应指示成功，主机232已成功获得对目标存储器块的独占访问。此后，主机232更新用于做出在方块630示出的范围选择的预测器(例如，一致性状态或基于历史的预测器)。此外，如方块632所示，主机232为CPU请求服务。在此之后，所述过程在方块634终止。

因此，假设同一一致性域中的过程与它们的数据之间存在亲密关系，则可以利用范围限于请求主机的一致性域或其他小于整个全局范围的受限范围的广播通信来频繁地为所述CPU请求服务。如以上所述的数据传送域的组合和一致性域因此不仅改进了数据访问等待时间，而且还通过限制广播通信的范围减少了系统互连(和其他本地互连)上的通信量。

现在参考图7A-7C，其中示出了根据本发明的高速缓存窥探器(如L2高速缓存窥探器236)通过其处理独占访问操作(也称为存储修改操作)的示例性方法的高级逻辑流程图。独占访问请求包括上述的RWITM、DClaim、DCBZ、Kill、写入和部分写入操作。

如图所示，所述过程开始于图7A的方块700以响应L2高速缓存窥探器236在其本地互连114上接收到请求。响应于接收到请求，窥探器236在方块702判定所述请求是否是独占访问操作，例如，通过参考该请求内的事务类型(Ttype)字段。如果否，则窥探器236执行其他处理，如方块704所示，并且过程在方块740结束。但是，如果窥探器236在方块702判定所述请求是独占访问操作，则窥探器236在方块706还判定当前是否能够实质上响应独占访问操作(例如，其是否具有窥探逻辑的可用实例并且当前是否可以访问其L2高速缓存目录302)。如果窥探器236当前不能实质上响应域查询请求，则如方块708所示，窥探器236提供指示“重试其他”的部分响应(PR)，并且独占访问操作的处理在方块740结束。

假设窥探器236可以实质上响应独占访问操作，则在方块710，窥探器236判定关联的L2高速缓存目录302是否指示了包含目标地址的存储器块的标记有效、数据无效的一致性状态(如，In、Ig、Igp、I)。如果是，则所述过程通过页连接器A转到将在下面详细说明的图7B。但是，如果关联的L2高速缓存目录302指示数据有效一致性状态(Mx、Tx或Sx)，则所述过程分为两支并且平行地进入方块712和之后的方块，它们代表窥探器236执行的一致性状态更新，并通过页连接器B转到图7C，图7C示出了窥探器236的数据传送和保护活动(如果有)。

首先参考方块712，窥探器236通过参考从其L2高速缓存目录302读取的一致性状态判定其是否位于由窥探请求的目标地址标识的目标存储器块的HPC处。如果否，则窥探器236可选地在方块714判定窥探请求的Ttype是否指示该窥探请求是后台终止请求。如果否，则所述过程进行到下面说明的方块720。

响应于在方块714的肯定判定，根据窥探器236是否与原始发出后台终止请求(方块716)的设备(例如，L2高速缓存230)位于同一一致性域中，允许窥探器(但不是必须)在收到组合响应前更新其L2高速缓存目录302中的目标地址的一致性状态。例如，窥探器236可以通过检查后台终止请求中包含的范围位来做出在方块716的判定。如果窥探器236在方块716判定其与发起后台终止请求的设备位于同一一致性域中，则窥探器236将后台终止请求的目标地址的一致性状态更新为L2高速缓存目录302中的In一致性状态(方块724)。如上所述，In一致性状态提供了存储器块的HPC位于本地(不必为主)一致性域中以及请求所述存储器块的后续本地操作可能成功的不精确指示。另一方面，如果窥探器236在方块716判定其与发起后台终止请求的设备没有位于同一一致性域中，则过程进行到方块734。方块734示出了窥探器236将目标地址的一致性状态更新为其L2高速缓存目录302中的Igp。如上所述，Igp一致性状态提供了目标存储器块的HPC位于远程一致性域中以及请求所述目标存储器块的后续操作应为全局的不精确指示。在方块724或方块734之后，过程在方块740终止。

现在参考方块720，如果在可选方块714做出否定判定，或如果没有执行在方块714示出的判定，则窥探器236等待接收独占访问请求的组合响应。响应于在方块720接收到组合响应，窥探器236在方块726判定独占访问请求的组合响应是否指示了“重试”。如果否，则所述独占访问请求成功并带有“成功”或“成功且清除”组合响应，所述过程转到如前所述的方块716。但是，如果独占访问请求的组合响应指示“重试”(即，独占访问请求没有成功)，则窥探器236只是将目标地址的一致性状态更新为其L2高速缓存目录302中的I，如在方块728所示。将采用I一致性状态而不是Ig、Igp或In状态，因为不成功的独占访问操作的组合响应没有指示目标地址的HPC对于窥探器236的相对位置。在方块728之后，过程在方块740终止。

返回方块712，响应于窥探器236判定其位于目标地址的HPC处，窥探器236等待接收独占访问请求的组合响应，如方块718所示。响应于窥探器236接收到组合响应，过程进行到方块722。方块722示出了窥探器236判定其是否与原始发出独占访问请求的设备(例如，L2高速缓存230)位于同一一致性域中。如上所述，窥探器236可以通过检查独占访问请求中包含的范围位来做出在方块722示出的判定。如果窥探器236在方块722判定其与发起独占访问请求的设备位于同一一致性域中，则窥探器236将目标地址的一致性状态更新为其L2高速缓存目录302中的In一致性状态(方块724)。如上所述，In一致性状态提供了存储器块的HPC位于本地(不必为主)一致性域中以及请求存储器块的后续本地操作可能成功的不精确指示。另一方面，如果窥探器236在方块722判定其与发起独占访问请求的设备没有位于同一致性域中，则窥探器236根据其是否与目标地址的主系统存储器108位于同一一致性域来更新其L2高速缓存目录302中的目标地址的一致性状态(方块730)。在一个优选实施例中，根据组合响应中窥探器本地的存储器控制器(MCLS)字段的状态来做出在方块730示出的判定。可以根据图10中示出的方法来设置组合响应的MCLS字段的状态并在将下面说明该状态。

响应于在方块730判定未断言组合响应的MCLS字段，意味着窥探器236与目标地址的主系统存储器108没有位于同一致性域中，窥探器236将目标地址的一致性状态更新为其L2高速缓存目录302中的Igp(方块734)。否则，窥探器236将目标地址的一致性状态更新为Ig(方块732)。Igp和Ig一致性状态都提供了目标存储器块的HPC位于远程一致性域中以及请求目标存储器块的后续操作应为全局的不精确指示。但是，Igp一致性状态不会被后续驱逐到系统存储器108，而只是被取消分配。在方块732或方块734之后，过程在方块740终止。

现在参考图7B，图7B示出了窥探器236对具有目标地址的独占访问请求的响应，其中窥探器236在其L2高速缓存目录302中具有用于所述目标地址的数据无效一致性状态(例如，In、Ig、Igp或I)。所述过程从图7A通过页连接器A进行到方块742，方块742示出了窥探器236向独占访问请求提供适当的部分响应。在某些实施例中，在方块742提供的部分响应对于所有Ix一致性状态(除Ig外)可以为空，以便指示包含窥探器236的L2高速缓存230没有保存目标存储器块的数据有效副本。对于Ig一致性状态，部分响应是某种形式的重试，指示目标地址的HPC可能位于包含窥探器236的一致性域之外。在其他实施例中，在方块742生成的非Ig一致性状态的部分响应可以额外提供反映本地一致性状态(Igp或In)指示的范围信息的范围提示。在方块742之后，过程在方块744分为两支，如果目标地址的本地一致性状态是Ig，则进行到方块746，否则进行到方块750。

在方块746，窥探器236可选地判定窥探请求的Ttype是否指示窥探请求是后台终止请求。如果否(或未进行可选的判定)，该过程进行到如下所述的方块747。如果在可选的方块746判定窥探请求是后台终止请求，则在方块749进一步判定窥探器236是否与原始发出后台终止请求的设备(例如，L2高速缓存230)位于同一一致性域中(方块749)。例如，窥探器236可以通过检查后台终止请求中包含的范围位来做出在方块749所示的判定。如果窥探器236在方块749判定其与发起后台终止请求的设备位于同一一致性域中，则过程通过连接器D转到方块757，方块757示出了窥探器236将后台终止请求的目标地址的一致性状态更新为其L2高速缓存目录302中的In一致性状态。如前所述，In一致性状态提供了存储器块的HPC位于本地(不必为主)一致性域中以及请求存储器块的后续本地操作可能成功的不精确指示。然后过程在方块760终止。另一方面，如果窥探器236在方块749判定其与发起后台终止请求的设备没有位于同一一致性域中，则过程转到方块747。

方块747示出了窥探器236等待接收窥探请求的组合响应。响应于接收到窥探请求的组合响应，在方块748判定所述组合响应是否指示重试。如果是，则窥探操作不成功，并且窥探器236没有为目标地址更新其一致性状态。因此，过程通过页连接器C并在方块760终止。但是，如果窥探请求的组合响应没有指示重试，则窥探器236在方块758通过参考窥探请求中包含的范围位来判定其是否与发出窥探请求的主机232位于同一一致性域(例如，处理节点102)中。如果是，则窥探器236将后台终止请求的目标地址的一致性状态更新为其L2高速缓存目录302中的In一致性状态(方块757)。此后，过程在方块760终止。

返回方块758，响应于窥探器236判定其与发出窥探请求的主机232不在同一一致性域中，窥探器236判定其是否与目标地址的主系统存储器108位于同一一致性域中(方块759)。在一个优选实施例中，根据组合响应中的窥探器本地的存储器控制器(MCLS)字段的状态来做出在方块759示出的判定。如果窥探器236在方块759判定其与目标地址的主系统存储器108位于同一一致性域中，则窥探器236不更新其L2高速缓存目录302中的Ig一致性状态，并且过程在方块760终止。在这种情况下没有进行任何一致性状态更新，因为可能需要Ig一致性状态来更新系统存储器108中关联的域指示符504的状态。但是，如果窥探器236在方块759做出否定判定，则窥探器236将后台终止请求的目标地址的一致性状态更新为其L2高速缓存目录302中的Igp一致性状态(方块756)。如果一致性状态已经是Igp，则可能执行也可能不执行一致性状态更新，这取决于窥探器236实现的复杂性。如上所述，Igp一致性状态提供了目标存储器块的HPC位于远程一致性域中以及请求目标存储器块的后续操作应为全局的不精确指示。在方块756之后，过程在760终止。

现在参考方块750，如果窥探请求的目标地址的本地一致性状态不是Ig，则窥探器236可以可选地更新其L2高速缓存目录302中的目标地址的Ix一致性状态而无需参考窥探请求的组合响应，以便减少将窥探器236分配给窥探请求的期限。备选地，窥探器236可以响应于所述组合响应而更新其L2高速缓存目录302中的目标地址的Ix一致性状态。等待组合响应以执行更新代表期限的性能折衷以便改进准确性，因为在接收到组合响应之前，窥探器236不确定窥探请求的主机232是否成功获得了目标地址的一致性所有权。如果窥探器236被实现为更新Ix一致性状态而无需参考组合响应，则过程直接进行到如下所述的方块755。但是，如果窥探器236被实现为通过参考窥探请求的组合响应来更新Ix一致性状态，则过程进行到方块751，方块751表示窥探器236通过参考窥探请求的Ttype来可选地判定窥探请求是否是后台终止请求。如果是，过程进行到如下所述的方块755。如果窥探器236在方块751判定窥探请求不是后台终止请求，则窥探器236在方块752等待接收窥探请求的组合响应。

响应于接收到组合响应，窥探器236在方块753判定独占访问请求的组合响应是否指示“重试”。如果否，则独占访问请求成功并带有“成功”或“成功且清除”组合响应，并且过程转到方块755。但是，如果独占访问请求的组合响应指示“重试”(即，独占访问请求不成功)，则窥探器236只是可选地将目标地址的一致性状态更新为其L2高速缓存目录302中的I，如在方块754所示。将采用I一致性状态而不是Ig、Igp或In状态，因为不成功的独占访问操作没有指示目标地址的HPC对于窥探器236的相对位置。在方块753的否定判定或可选的方块754之后，过程在方块760终止。

现在参考方块755，窥探器236根据其是否与原始发出窥探请求的设备(例如，L2高速缓存230)位于同一一致性域中来更新其L2高速缓存目录302中的目标地址的Ix一致性状态。例如，窥探器236可以通过检查窥探请求中包含的范围位来做出方块755中所示的判定。如果窥探器236在方块755判定其与发起窥探请求的设备位于同一一致性域中，则窥探器236在其L2高速缓存目录302中将窥探请求的目标地址的一致性状态更新为In一致性状态(方块757)。另一方面，如果窥探器236在方块755判定其与发起窥探请求的设备没有位于同一一致性域中，则窥探器236在其L2高速缓存目录302中将目标地址的一致性状态更新为Igp(方块756)。如果在方块757，一致性状态已经是In或在方块756，一致性状态已经是Igp，则可以执行也可以不执行更新，这取决于窥探器236实现的复杂性。在方块756或方块757之后，过程在方块760终止。

现在参考图7C，图7C示出了L2高速缓存230(保存了目标存储器块的数据有效缓存的副本)的窥探器236的数据传输和保护活动(如果有)。如图所示，窥探器236在方块761判定窥探独占访问操作是否是RWITM操作，例如，通过检查窥探请求指定的Ttype。如上表I所示，RWITM操作是独占访问操作，其中发起方从其他参与方请求存储器块映像的唯一副本以对其进行更新(或修改)。如果在方块761判定独占访问操作是RWITM操作，则过程进行到如下所述的方块770。如果否，则过程进行到方块762，方块762示出了窥探器236通过例如参考关联的L2高速缓存目录302中的目标存储器块的一致性状态，判定其是否位于目标存储器块的HPC处。响应于在方块762判定窥探器236没有位于独占访问操作的目标存储器块的HPC处，窥探器236生成或导致生成“空”部分响应(方块764)。但是，响应于在方块762判定窥探器236位于HPC处，窥探器236提供(或导致提供)“HPC_ack”部分响应，确认独占访问操作的发起方已被选为目标存储器块的新HPC，并扩展保护窗口404a以防止其他请求方获取所述存储器块的一致性所有权(方块766)。

现在参考方块770和之后的方块，窥探器236根据其关联的L2高速缓存目录302中的目标存储器块的一致性状态来响应RWITM操作。具体地说，如果L2高速缓存目录302中的目标存储器块的一致性状态是Mx(例如，M或Me)，则扩展保护窗口404a来防止其他请求方获取所述目标存储器块的所有权，提供“HPC_ack”部分响应并将存储器块的副本提供给请求方。如方块770和772所示。

备选地，如果L2高速缓存目录302中的目标存储器块的一致性状态是Sr，并且窥探器236与请求方位于同一数据源域(例如，处理节点102)，则窥探器236扩展保护窗口404a，提供“共享”部分响应，并将存储器块的副本提供给请求方，如方块774和776所示。备选地，如果L2高速缓存目录302中的目标存储器块的一致性状态是Tx(例如，T、Te、Tn或Ten)，如方块780所示，则窥探器236扩展保护窗口404a以防止其他请求方获取所述目标存储器块的所有权，并且提供“HPC_ack”部分响应，如方块782中所示。此外，如在方块784和786指示的，窥探器236可以根据从响应逻辑210接收的组合响应来将目标存储器块的副本提供给请求方。即，如果所述组合响应指示该窥探器236负责提供目标存储器块的副本(例如，与请求方位于同一一致性域的窥探器236都没有将目标存储器块保持在Sr状态)，则窥探器236将所述目标存储器块的副本传输给请求方，如方块786所示。

再次参考方块780，响应于否定的判定，窥探器236只是提供“空”部分响应，如方块790所示。在方块766、764、772、776、784、786和790中的任一方块之后，过程在方块792终止。

通过参考以上引用的专利申请将理解，对于本地范围的独占访问请求，在其中组合响应指示IMC 206负责将请求的存储器块提供给发出请求的主机232的每一种情况下，IMC 206可能能够也可能无法执行此操作。结果，在某些实施方式中，在方块726、748和753示出的CR是否指示重试的判定可以进一步保守地将指示IMC 206负责提供目标存储器块的组合响应视为重试组合响应，以便在旁观窥探L2高速缓冲存储器230处更新目标地址的一致性状态。

现在参考图8，其中示出了根据本发明的IMC 18通过其响应窥探请求的示例性过程的高级逻辑流程图。如图所示，过程在方块800开始并在此后进行到方块802，方块802示出了IMC 18通过参考BAR逻辑240判定其是否负责窥探请求中指定的目标地址。如果否，则IMC18不将窥探器222分配给窥探请求，并且过程只是在方块830终止。另一方面，如果IMC18在方块802判定其负责目标地址，则IMC 18在方块832生成LPC_Ack部分响应。接着，IMC 18在方块803通过参考窥探请求的Ttype来判定请求是否是独占访问请求。如果否，则IMC执行其他处理，如方块804所示。此后，过程在方块830终止。

返回方块803，响应于判定窥探请求是独占访问请求，IMC 18在方块810和820进一步判定其窥探器222之一是否激活且具有窥探请求的目标地址以及窥探器222之一是否可供分派。如果IMC 18在方块810判定其窥探器222之一已激活且具有窥探请求的目标地址，或在方块820判定没有可供调度的窥探器222，则过程进行到方块812，方块812示出了IMC 18将Retry_LPC部分响应传输给窥探请求。此后，过程在方块830终止。

如果IMC 18在方块810判定其窥探器222都没有激活且具有窥探请求的目标地址，并且在方块820判定其具有可供分派的窥探器222，则过程进行到方块822和824，方块822和824示出了IMC 18分派窥探器222以等待接收窥探请求的组合响应。响应于接收到组合响应，所分派的窥探器222从系统存储器108提供请求的数据(如有必要)，并且如有必要，更新系统存储器108中的域指示符504(方块826)。此后，将窥探器解除分配，并且过程在方块830结束。

现在参考图9，其中示出了根据本发明的通过其生成并累加独占访问操作的部分响应的示例性方法的高级逻辑流程图。在示出的实施例中，逐节点地顺序或平行地累加部分响应，直到获得单个完整的部分响应。

如图所示，过程在方块900开始，然后进行到方块902，方块902示出了第一处理节点102中的处理单元104将部分响应中的所有位字段初始化为0。接着，在方块910，处理单元104中的每个窥探器222、236执行其单个部分响应与累加的部分响应的逻辑“或”。然后处理节点102中的响应逻辑210在方块912判定是否分别由当前处理节点102中的L2高速缓存窥探器236和存储器控制器窥探器222断言了HPC_ack部分响应和LPC_ack部分响应。如果是，则目标存储器块的先前HPC和目标存储器块的主系统存储器108都存在于此处理节点102中。因此，响应逻辑210执行断言的MCLS位与累加的部分响应中的相应MCLS位的逻辑“或”操作。如方块914所示。

接着，在方块916，当前处理节点102的响应逻辑210判定当前处理节点102是否是要为其累加部分响应的最后处理节点102(例如，包含发起独占访问请求的主机232的处理节点102)。如果否，则响应逻辑210将累加的部分响应传输到下一处理节点102以便进行处理，如方决918所示。此后，在该下一处理节点102中累加部分响应，如方块910和之后的方块所示。另一方面，如果响应逻辑210判定当前处理节点102是要为其累加部分响应的最后处理节点102，则过程进行到方块920，方块920示出了将累加的部分响应提供给包含发起独占访问操作的主机232的处理单元104的响应逻辑210。此后，图9中示出的过程在方块922终止。

现在参考图10，其中示出了根据本发明的响应逻辑210通过其在存在Ix L2高速缓存窥探器236时生成独占访问操作的组合响应的示例性方法的高级逻辑流程图。(可以在上面参考的共同待决申请中找到有关生成其他一致性状态的组合响应的更多详细信息。)在一个优选实施例中，生成独占访问操作的组合响应的响应逻辑210是处理单元104(包含发出独占访问操作的主机232)的响应逻辑210。

如图所示，过程在方块1000开始以响应接收到累加的部分响应，并在此后进行到方块1002，方块1002示出了判定独占访问操作是否是全局操作，并且判定累加的部分响应是否包括来自存储器控制器206的LPC_ack部分响应。如果响应逻辑210在方块1002判定独占访问操作是全局操作，并且累加的部分响应不包括LPC_ack部分响应，则处理在方块1004停止且具有错误状况，因为未找到目标地址的LPC。

另一方面，如果响应逻辑210在方块1002做出否定判定，则响应逻辑210在方块1006判定独占访问操作是否具有本地范围以及累加的部分响应是否指示未收到LPC_ack部分响应或HPC_ack部分响应。在方块1006的肯定判定指示应增大独占访问请求的范围，因为目标地址的LPC不在本地一致性域中并且所述HPC可能不在本地一致性域中。因此，响应于方块1006的肯定判定，过程进行到方块1009，方块1009示出了响应逻辑210生成指示重试(并可选地还指示应以增大的范围重新发出请求)的组合响应。如以上根据图6的方块622和610说明的，生成重试组合响应以响应图10的方块1001或1002处的肯定判定将导致主机232重新发出独占访问请求(可能以增大的广播范围)。然后过程进行到下面说明的方块1022。

再次参考方块1006，响应于否定的判定，过程进行到方块1008。方块1008示出了响应逻辑210判定累加的部分响应是否包括来自L2高速缓存窥探器236的HPC_ack部分响应或不包括来自IMC 206的Retry_LPC部分响应。响应于在方块1008的否定判定，过程进行到方块1009，方块1009示出了响应逻辑210生成指示重试的组合响应。然后过程进行到方块1022。

返回方块1008，如果响应逻辑210做出肯定的判定，则过程从方块1008进行到方块1010，方块1010示出了响应逻辑210判定累加的部分响应是否指示Retry_或共享部分响应的存在。如果是，则发起主机可以被授予独占访问请求的目标存储器块的一致性所有权，但是至少一个非HPC L2高速缓冲存储器230可以保留目标存储器块的缓存的数据有效副本。因此，响应逻辑210生成成功且清除组合响应，例如Addr_ack_BK。如上所述，成功且清除组合响应将导致发起主机232发出后台终止请求，如图6的方块626所示。此后，过程转到下面说明的方块1022。

再次参考方块1010，响应于响应逻辑210判定累加的部分响应没有指示收到Retry_或共享部分响应，过程进行到方块，方块示出了响应逻辑210生成指示成功的组合响应，如Addr_ack组合响应然后过程进行到方块1022，方块1022示出了响应逻辑210判定是否在累加的部分响应中断言了MCLS字段，如上面参考图9的方块912和914所描述的。如果否，则过程直接进行到方块1026。另一方面，如果在方块1022做出肯定的判定，则响应逻辑210在方块1024在组合响应中断言MCLS字段。然后过程进行到方块1026。

方块1026示出了响应逻辑210使用与原始独占访问请求相匹配的广播范围来传输组合响应(方块1026)。此后，过程终止于方块1030。

如上所述，本发明提供了一种用于指示存储器块是否可能缓存在一致性域之内或之外的改进的数据处理系统、处理单元、高速缓存分层结构和数据处理方法。根据本发明，可以建立和/或更新可以由一致性状态提供的指示以响应对独占访问操作的组合响应。

虽然参考优选实施例具体示出并描述了本发明，但是本领域中的技术人员将理解，在不偏离本发明的精神和范围的情况下，可以在其中做出各种形式和细节上的更改。

Claims (18)

1.一种在至少包括第一和第二一致性域的高速缓存一致数据处理系统中进行数据处理的方法，其中所述第一一致性域包括用于系统存储器的系统存储器控制器和具有第一高速缓冲存储器的第一处理单元，并且其中所述第二一致性域包括具有第二高速缓冲存储器的第二处理单元，所述方法包括：

在所述第一高速缓冲存储器中，将与存储位置和地址标记关联的一致性状态字段设置为第一一致性状态；

响应于窥探指定与所述地址标记匹配的目标地址的独占访问请求，所述第一高速缓冲存储器根据所述第一一致性状态来将第一部分响应提供给所述独占访问请求；

响应于窥探所述独占访问请求，所述存储器控制器判定其是否负责所述目标地址，并且根据所述判定的结果来将第二部分响应提供给所述独占访问请求；

累加所述第一和第二部分响应以获得所述独占访问请求的组合响应，所述组合响应包括所述目标地址的一致性最高点与主系统存储器的存储器控制器是否位于同一一致性域中的指示；以及

所述第一高速缓冲存储器将所述一致性状态字段从所述第一一致性状态更新为第二一致性状态以响应所述组合响应中的所述指示。

2.根据权利要求1的方法，其中所述第二一致性状态指示所述地址标记有效、所述存储位置不包含有效数据，以及与所述地址标记关联的目标存储器块可能缓存在所述第一一致性域中。

3.根据权利要求2的方法，其中：

所述第一一致性状态包括不同的数据无效一致性状态。

4.根据权利要求1的方法，其中：

所述更新包括将所述一致性状态字段从所述第一一致性状态更新为所述第二一致性状态，以响应所述指示指示所述目标地址的一致性最高点与主系统存储器的存储器控制器没有位于同一一致性域中。

5.根据权利要求1的方法，还包括：

所述第一高速缓冲存储器通过参考所述一致性状态字段来预测将所述存储器块作为目标的数据访问请求的广播传输的范围。

6.根据权利要求1的方法，其中：

所述更新包括仅响应于所述组合响应指示所述独占访问请求的请求方已获得所述目标存储器块的独占一致性所有权，所述第一高速缓冲存储器才更新所述一致性状态字段。

7.一种至少包括第一和第二一致性域的高速缓存一致数据处理系统的处理单元，每个一致性域都包括至少一个处理单元，其中所述第一一致性域包括所述处理单元，并且所述第二一致性域包括其他处理单元，所述处理单元包括：

一个或多个处理器核心；以及

连接到所述一个或多个处理器核心中的一个处理器核心的高速缓冲存储器，所述高速缓冲存储器包括：

数据阵列存储装置，用于存储数据阵列，所述数据阵列包括用于缓存存储器块的数据存储位置；

高速缓存目录存储装置，所述高速缓存目录存储装置包括：

标记字段存储装置，用于存储标记字段，所述标记字段用于存储与所述存储器块相关的地址标记；以及

一致性状态字段存储装置，用于存储一致性状态字段，所述一致性状态字段与所述标记字段和所述数据存储位置关联，其中所述一致性状态字段具有多个一致性状态，所述状态包括第一和第二一致性状态；以及

高速缓存控制器，所述高速缓存控制器响应于窥探指定与所述地址标记匹配的目标地址的独占访问请求，根据所述一致性状态字段来将第一部分响应提供给所述独占访问请求，其中所述高速缓存控制器，响应于接收到表示所述独占访问请求的系统范围响应的组合响应，在所述组合响应中检查所述目标地址的一致性最高点与主系统存储器的存储器控制器是否位于同一一致性域中的指示，并且将所述一致性状态字段从所述第一一致性状态更新为第二一致性状态以响应所述组合响应中的所述指示。

8.根据权利要求7的处理单元，其中所述第二一致性状态指示所述地址标记有效、所述存储位置不包含有效数据，以及与所述地址标记关联的目标存储器块可能缓存在所述第一一致性域中。

9.根据权利要求8的处理单元，其中：

所述第一一致性状态包括不同的数据无效一致性状态。

10.根据权利要求7的处理单元，其中：

所述高速缓存控制器将所述一致性状态字段从所述第一一致性状态更新为所述第二一致性状态，以响应所述指示指示所述目标地址的一致性最高点与主系统存储器的存储器控制器没有位于同一一致性域中。

11.根据权利要求7的处理单元，其中所述高速缓存控制器通过参考所述一致性状态字段来预测将所述存储器块作为目标的数据访问请求的广播传输的范围。

12.根据权利要求7的处理单元，其中：

仅响应于所述组合响应指示所述独占访问请求的请求方已获得所述目标存储器块的独占一致性所有权，所述高速缓存控制器才更新所述一致性状态字段。

13.一种数据处理系统，所述数据处理系统包括：

至少第一和第二一致性域，每个一致性域都包括至少一个处理单元，其中所述第一一致性域的所述处理单元包括：

一个或多个处理器核心；

连接到所述一个或多个处理器核心中的一个处理器核心的高速缓冲存储器，所述高速缓冲存储器包括：

数据阵列存储装置，用于存储数据阵列，所述数据阵列包括用于缓存存储器块的数据存储位置；

高速缓存目录存储装置，所述高速缓存目录存储装置包括：

标记字段存储装置，用于存储标记字段，所述标记字段用于存储与所述存储器块相关的地址标记；以及

一致性状态字段存储装置，用于存储一致性状态字段，所述一致性状态字段与所述标记字段和所述数据存储位置关联，其中所述一致性状态字段具有多个一致性状态，所述状态包括第一和第二一致性状态；以及

高速缓存控制器，所述高速缓存控制器响应于窥探指定与所述地址标记匹配的目标地址的独占访问请求，根据所述一致性状态字段来将第一部分响应提供给所述独占访问请求；

存储器控制器，所述存储器控制器响应于窥探所述独占访问请求，判定其是否负责所述目标地址，并且根据所述判定的结果来将第二部分响应提供给所述独占访问请求；

响应装置，所述响应装置累加所述第一和第二部分响应以获得所述独占访问请求的组合响应，所述组合响应包括所述目标地址的一致性最高点与主系统存储器的存储器控制器是否位于同一一致性域中的指示；以及

其中所述高速缓存控制器将所述一致性状态字段从所述第一一致性状态更新为第二一致性状态以响应所述组合响应中的所述指示。

14.根据权利要求13的数据处理系统，其中所述第二一致性状态指示所述地址标记有效、所述存储位置不包含有效数据，以及与所述地址标记关联的目标存储器块可能缓存在所述第一一致性域中。

15.根据权利要求14的数据处理系统，其中：

所述第一一致性状态包括不同的数据无效一致性状态。

16.根据权利要求13的数据处理系统，其中：

所述高速缓存控制器将所述一致性状态字段从所述第一一致性状态更新为所述第二一致性状态，以响应所述指示指示所述目标地址的一致性最高点与主系统存储器的存储器控制器没有位于同一一致性域中。

17.根据权利要求13的数据处理系统，其中所述高速缓存控制器通过参考所述一致性状态字段来预测将所述存储器块作为目标的数据访问请求的广播传输的范围。

18.根据权利要求13的数据处理系统，其中：

仅响应于所述组合响应指示所述独占访问请求的请求方已获得所述目标存储器块的独占一致性所有权，所述高速缓存控制器才更新所述一致性状态字段。

Images