CN100383545C - 集成电路设计模拟环境的测试模式产生方法 - Google Patents
集成电路设计模拟环境的测试模式产生方法 Download PDFInfo
- Publication number
- CN100383545C CN100383545C CNB200510126968XA CN200510126968A CN100383545C CN 100383545 C CN100383545 C CN 100383545C CN B200510126968X A CNB200510126968X A CN B200510126968XA CN 200510126968 A CN200510126968 A CN 200510126968A CN 100383545 C CN100383545 C CN 100383545C
- Authority
- CN
- China
- Prior art keywords
- test
- vector
- merging
- test pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种测试模式(test pattern)的产生方法及储存媒体,其适用于集成电路设计模拟环境。该具选项功能测试模式产生方法包括:合并至少二测试向量,藉以产生合并测试向量;其中个别测试向量定义一组测试行为;以及利用该集成电路设计模拟环境进行该合并测试向量的编译及连接后,产生合并测试模式;其中该合并测试模式可分别进行个别测试向量所定义的测试行为。
Description
技术领域
本发明是关于集成电路设计的模拟环境,特别是关于一种合并多个测试向量以产生可执行多种测试行为的测试模式的方法。
背景技术
传统使用集成电路测试环境来模拟设计中的集成电路的行为反应时,测试人员针对个别的测试行为,需编写独立的测试向量。个别测试向量经过测试环境的编译以及连接之后,产生测试模式。该测试模式可以由测试人员执行以产生与该测试向量所定义的行为相对应的结果。集成电路测试环境包含仿真模型以仿真设计中集成电路的行为,以及该设计中集成电路所欲连接的多个装置的模型,藉以仿真装置的行为与该仿真模型互动,以验证该仿真模型的行为正确。
图1为传统进行集成电路测试环境中的行为模拟的流程图。测试向量1~M分别针对不同测试行为所编写。测试向量可包含配置定义部分以及行为定义部分,配置定义部分描述针对所定义的测试行为,对测试环境的仿真模型以及各装置模型的配置作设定。
如图所示,针对不同测试行为,首先准备测试向量1~M。测试向量1~M需分别经过编译器编译以及连接器连接,以产生测试模式1~M。测试模式1~M可分别被执行,其执行步骤为:先对测试环境进行配置设定,使设计环境的配置合乎测试要求后,再针对个别测试向量所定义的测试行为1~M进行模拟动作。测试模式1~M执行后将产生对应的执行动作记录文件或是错误记录文件,供使用者验证所定义的测试行为是否已经正常的结束。由图示说明可知,要执行M个测试向量所定义的测试行为,需经过M次的编译、连接以及配置设定的操作时间。
传统进行集成电路测试环境中的行为仿真的流程需分别的对个别测试向量进行编译以及连接动作。在个别测试模式被执行时,测试环境均由预设配置开始,经由测试模式将所需的所有配置设定完成后,再进行模拟的行为测试。由于对集成电路设计进行模拟时,所需测试的行为数目众多;若所有行为均需由独立的测试向量所定义,并分别需要经过编译、连接、配置设定以及行为模拟等步骤来完成,所消耗的时间是相当可观的。
发明内容
本发明提供一种测试模式的产生方法,其适用于集成电路设计模拟环境。该具选项功能测试模式产生方法包括:合并至少二测试向量,藉以产生合并测试向量,其中各个测试向量定义一组测试行为,且包含测试配置;以及利用该集成电路设计模拟环境进行该合并测试向量的编译及连接后,产生合并测试模式,其中该合并测试模式可分别进行各个测试向量所定义的测试行为。合并所述测试向量的步骤包括:比较各个测试向量的测试配置,将所有测试向量的测试配置中相同部分记录为共同配置;分别记录各个测试向量与该共同配置的不同部分为选项向量;以及将该共同配置与各个选项向量以预先决定的格式储存至该合并测试向量。
本发明还提供一种储存媒体,用以储存计算机程序,上述计算机程序用以加载至计算机系统中并且使得上述计算机系统执行测试模式的产生方法;该测试模式产生方法适用于集成电路设计模拟环境并包括:合并至少二测试向量,藉以产生合并测试向量;其中个别测试向量定义一组测试行为;以及利用该集成电路设计模拟环境进行该合并测试向量的编译及连接后,产生合并测试模式;其中该合并测试模式可分别进行个别测试向量所定义的测试行为。
附图说明
本发明通过后附详细说明的图示将会比较容易全盘了解,其仅为图解之用而非将本发明限制于图示范围。
图1为传统进行集成电路测试环境中的行为模拟的流程图。
图2A为根据本发明一实施例,整理测试向量格式的示意图。
图2B为将图2A中的测试向量合并为合并测试向量的示意图。
图3为根据本发明一实施例,通过合并测试向量来产生具选项功能的测试模式的流程图。
标号说明:
1~M测试向量
11、21、31...M1配置定义
12、22、32...M2行为定义
A0合并测试向量
A01共同配置
具体实施方式
详细分析测试向量的格式后,经过比较得知,不同的测试向量中包含的配置定义里有许多共同的部分,也就是不同向量的测试行为中会有多个执行步骤是相同的。这是因为在不同的测试行为中,往往只着重在功能性的测试行为定义,以测试在设计阶段的集成电路是否可正确执行其功能,而较少进行其配置的改变。即使是要作测试配置与功能间的关系测试,在不同的测试向量间具有差异的配置设定也为数不多。
如前文所述,集成电路测试环境包含仿真模型以仿真设计中集成电路的行为,以及该设计中集成电路所欲连接的多个装置模型,藉以仿真装置的行为并与该仿真模型互动,以验证该仿真模型的行为正确。事实上,因为不同测试向量间的配置定义大多具有相似性,据此可提出一种测试向量的写作方式:在测试向量的开头写入一组预设的共同配置定义,设定仿真模型以及装置模型的配置,再根据测试向量个别的需求,对与共同配置定义的不同部分,以动作定义的方式加以修改。以下再配合图式及实施例做详细说明。
首先,请参考图2A,图2A为根据本发明一实施例,整理测试向量格式的示意图。测试向量1~M分别包括配置定义11~M1以及行为定义12~M2。如图所示,在不同的测试向量中,配置定义11~M1可能会有相同,因此将具有相同配置定义者整理表示为共同配置,设定仿真模型以及装置模型的配置。行为定义12~M2中包含测试向量所需进行的动作描述,行为定义的内容则以选项向量的方式表示。根据本发明提供的方法,行为定义12~M2中包含有针对个别测试向量所需的与共同配置所定义不同的配置部分,以设定仿真模型或装置模型的暂存器等动作描述,来完成个别的配置设定。举例来说,若测试向量1须于仿真模型中设定与该共同配置不同的配置,其可于行为定义12中,利用定义一组修改仿真模型中暂存器值的动作,来修改仿真模型的配置设定。
请参考图2B,图2B为将图2A中的测试向量整合为合并测试向量的示意图。合并测试向量A0包括共同配置A01及行为定义I2至M2,行为定义I2至M2的选项向量部分是依序记录于共同配置A01之后。个别测试向量的选项向量可以宏(macro)的方式储存。
请再参考图3,图3为根据本发明一实施例,通过合并测试向量来产生具选项功能的测试模式的流程图。首先产生多个测试向量(步骤S0);多个测试向量接着合并为一合并测试向量(步骤S1),可参考第2A及2B图所示。该合并测试向量接着进入编译程序(步骤S2),随即进行连接程序(步骤S3);经过编译与连接之后,前述共同配置部分将成为可执行的配置函数,个别选项向量成为可执行的选项函数。
配置函数首先被执行以对测试环境进行配置设定(步骤S4);而配置函数执行后的结果则可被储存来作为合并测试模式(步骤S5)。该合并测试模式具有多个选项函数,使用者可以依不同的需要,于执行该合并测试模式时提供相关的参数(步骤S6)。然后,该合并测试模式在被执行时,可根据使用者提供的参数分别或同时执行对应的选项函数(步骤S7)。
使用本发明提供的方法,多个的测试行为可以被定义于单一的测试向量中,经过一次的编译、连接以及配置设定后储存为具选项的测试模式。该具选项的测试模式可接收参数,分别执行个别的测试行为,或一次执行所有的测试行为。将图3中的流程图与图1中的流程图比较,可知同样执行M个测试行为的情况中,M-1次的编译、连接以及配置设定行为被节省下来,这节省了大量的时间花费。
本发明所提出的方法,或者其中某些部分,可能以计算机程序(计算机指令)的方式加以实现,此计算机程序(计算机指令)可能建置于物理储存媒体中,如软盘(floppy diskettes)、光盘(CD-ROMS)、硬盘(hard drives)或其它任何机器可辨读的储存媒体中。当前述的计算机程序(计算机指令)经由如计算机等机器加载并执行时,此加载计算机程序(计算机指令)的机器即转换为用以实现本发明的装置。再者,本发明所揭示的方法及系统可以计算机程序(计算机指令)的方式经由传输媒体进行传输,如电线(electrical wire)、电缆(cable)、光纤(fiber optics)或其它任何可进行传输的传输媒体。当前述经由传输媒体传输的计算机程序(计算机指令)经由如计算机等机器加载并执行时,此加载计算机程序(计算机指令)的机器即转换为用以实现本发明的装置。又再者,本发明所揭示的方法及系统可以计算机程序(计算机指令)的型态应用于通用目的(general-purpose)处理器中,当前述应用于通用目的处理器的计算机程序(计算机指令)与该处理器相结合时,即提供用以实现本发明的装置,其功能相当于具有特定功能的逻辑电路(logic circuits)。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (6)
1.一种测试模式的产生方法,其适用于集成电路设计模拟环境;该具选项功能测试模式产生方法包括:
合并至少二测试向量,藉以产生合并测试向量,其中各个测试向量定义一组测试行为,且包含测试配置;以及
利用该集成电路设计模拟环境进行该合并测试向量的编译及连接后,产生合并测试模式,其中该合并测试模式可分别进行各个测试向量所定义的测试行为,
其中,合并所述多个测试向量的步骤包括:
比较各个测试向量的测试配置,将所有测试向量的测试配置中相同部分记录为共同配置;
分别记录各个测试向量与该共同配置的不同部分为选项向量;以及
将该共同配置与各个选项向量以预先决定的格式储存至该合并测试向量。
2.根据权利要求1所述的测试模式的产生方法,其中该合并测试向量的格式为:
该共同配置存放于该合并测试向量的起始位置;以及
依序以宏存放各个选项向量于该共同配置之后。
3.根据权利要求2所述的测试模式的产生方法,其中该合并测试模式包括至少二选项函数分别对应所述多个宏。
4.根据权利要求3所述的测试模式的产生方法,其中该集成电路设计模拟环境分别将所述多个宏编译及连接为所述多个选项函数。
5.根据权利要求3所述的测试模式的产生方法,其中该合并测试模式可接收测试参数,藉以执行指定的该选项函数。
6.根据权利要求3所述的测试模式产生方法,其中该合并测试模式可接收测试参数,藉以同时执行所有该选项函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200510126968XA CN100383545C (zh) | 2005-11-29 | 2005-11-29 | 集成电路设计模拟环境的测试模式产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200510126968XA CN100383545C (zh) | 2005-11-29 | 2005-11-29 | 集成电路设计模拟环境的测试模式产生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1776444A CN1776444A (zh) | 2006-05-24 |
CN100383545C true CN100383545C (zh) | 2008-04-23 |
Family
ID=36766065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510126968XA Active CN100383545C (zh) | 2005-11-29 | 2005-11-29 | 集成电路设计模拟环境的测试模式产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100383545C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113466675B (zh) * | 2021-05-26 | 2022-06-21 | 中国电子科技集团公司第五十四研究所 | 一种测试向量生成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654971A (en) * | 1995-08-10 | 1997-08-05 | Hewlett-Packard Company | Electronic circuit or board tester and method of testing an electronic device |
US5983381A (en) * | 1997-12-31 | 1999-11-09 | Nec Usa Inc. | Partitioning and reordering methods for static test sequence compaction of sequential circuits |
US5987636A (en) * | 1998-05-28 | 1999-11-16 | Nec Usa, Inc. | Static test sequence compaction using two-phase restoration and segment manipulation |
WO2004097438A1 (en) * | 2003-04-29 | 2004-11-11 | Koninklijke Philips Electronics N.V. | Data compression |
-
2005
- 2005-11-29 CN CNB200510126968XA patent/CN100383545C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654971A (en) * | 1995-08-10 | 1997-08-05 | Hewlett-Packard Company | Electronic circuit or board tester and method of testing an electronic device |
US5983381A (en) * | 1997-12-31 | 1999-11-09 | Nec Usa Inc. | Partitioning and reordering methods for static test sequence compaction of sequential circuits |
US5987636A (en) * | 1998-05-28 | 1999-11-16 | Nec Usa, Inc. | Static test sequence compaction using two-phase restoration and segment manipulation |
WO2004097438A1 (en) * | 2003-04-29 | 2004-11-11 | Koninklijke Philips Electronics N.V. | Data compression |
Also Published As
Publication number | Publication date |
---|---|
CN1776444A (zh) | 2006-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106940428B (zh) | 芯片验证方法、装置及系统 | |
US8417504B2 (en) | Conversion of circuit description to a transaction model | |
JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
US5960182A (en) | Hardware-software co-simulation system, hardware-software co-simulation method, and computer-readable memory containing a hardware-software co-simulation program | |
CN107480327B (zh) | 一种仿真验证方法、装置和电子设备 | |
WO2011126777A2 (en) | Integrated development environment for rapid device development | |
US20070061641A1 (en) | Apparatus and method for generating test driver | |
JP2007528069A5 (zh) | ||
US7447966B2 (en) | Hardware verification scripting | |
JP3822044B2 (ja) | 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体 | |
JP4965634B2 (ja) | シミュレーション・システムの動作制御方法、プログラム及びシステム | |
Cimatti et al. | Model checking safety critical software with SPIN: an application to a railway interlocking system | |
Bricaud | IP reuse creation for system-on-a-chip design | |
JPWO2018003495A1 (ja) | Ecuシミュレーション装置 | |
US8700380B2 (en) | Method for generating performance evaluation model | |
CN1983288A (zh) | 验证操作支持系统及其方法 | |
CN100383545C (zh) | 集成电路设计模拟环境的测试模式产生方法 | |
US20080189095A1 (en) | Method and tool for generating simulation case for ic device | |
JP2001060210A (ja) | Lsi検証方法、lsi検証装置および記録媒体 | |
CN100527138C (zh) | 集成电路元件的模拟实例产生方法与装置 | |
TWI273386B (en) | Method of generation of test pattern in IC design simulation systems | |
JP2002304429A (ja) | 集積回路有効化の方法と装置 | |
JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
CN100334702C (zh) | 晶片组态设定的检测方法 | |
CN114169287B (zh) | 生成验证环境的连接示意图的方法、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |