CN100381974C - 半导体集成电路装置及其设计方法 - Google Patents
半导体集成电路装置及其设计方法 Download PDFInfo
- Publication number
- CN100381974C CN100381974C CNB2003101183177A CN200310118317A CN100381974C CN 100381974 C CN100381974 C CN 100381974C CN B2003101183177 A CNB2003101183177 A CN B2003101183177A CN 200310118317 A CN200310118317 A CN 200310118317A CN 100381974 C CN100381974 C CN 100381974C
- Authority
- CN
- China
- Prior art keywords
- inscape
- integrated circuit
- voltage
- circuit device
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的半导体集成电路装置,具有包含多个构成要素(101e~120e)的电路块(1C),从分别供给电压(VDD1~VDD4)的电源(11~14),向多个构成要素(101e~120e)的至少一个供给与其它构成要素不同值的电压。能实现降低电能消耗。
Description
技术领域
本发明涉及一种半导体集成电路装置以及半导体集成电路装置的设计方法。
背景技术
随着半导体集成电路装置的高性能化以及大规模化,电能消耗的增加成为问题。特别是,在移动通信领域使用的半导体集成电路装置,由于是在有限的电能下动作,所以降低电能消耗是重要的课题。
作为降低半导体集成电路装置的电能消耗的一种方法,有一种对供给到构成半导体集成电路装置的电路模块的1个电压进行控制的技术。该技术是对每个电路模块,将向电路模块供给的电源电压降低到一定值,或者切断电源电压的供给。这样,可以降低半导体集成电路装置的耗电。
【专利文献1】专利第3117910号公报
但是,在上述现有技术中,由于要针对每个电路块进行控制,所以对半导体集成电路装置要进一步实现低耗电化是困难的。
另外,随着半导体集成电路装置中元件的微细化,因IR-Drop效应等引起的电压降低,对于半导体集成电路装置要实现高速动作的目的会产生困难。
发明内容
鉴于上述问题,本发明的目的在于提供一种可以实现低耗电化的半导体集成电路装置及其设计方法。另外,本发明的目的还在于提供一种在保持目标电路的动作的同时可以不降低其性能地实现低耗电化的半导体集成电路装置及其设计方法。
为了解决上述课题,本发明的半导体集成电路装置,是具有包含多个构成要素的电路块的半导体集成电路装置,其特征是向多个构成要素中的至少一个供给与其它构成要素不同的值的电压。
依据本发明的半导体集成电路装置,由于向电路块内的构成要素供给与其它构成要素不同的电压,所以可以实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选包括向电路块供给各个不同值的电压的多个电源,多个电源中的1个是供给给定的电压,其余是供给从给定电压依次降压后的电压的电源。
这样,由于可以向构成要素供给按给定比例降压后的电压或者与半导体集成电路装置的构成对应的电压等,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选向多个构成要素的每一个,供给根据在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值的电压。
这样,由于向构成要素供给与信号传递延迟值对应的电压,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选多个构成要素中信号传递延迟值最大的路径所属的构成要素,被供给可以使该路径信号传递延迟值在容许的最大值以内的电压。
这样,在保持半导体集成电路装置的动作速度的情况下,可以实现低耗电化。
在本发明的半导体集成电路装置中,优选信号传递延迟值最大的路径以外的路径所属的构成要素,供给比向信号传递延迟值最大的路径供给的电压要低的电压。
这样,可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选向同一路径所属的2个以上的构成要素供,根据信号传递延迟值,供给具有2种以上的值的电压。
这样,可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选根据信号传递延迟值,向属于一个路径的构成要素中的一部分构成要素供给的电压容许降压时,向一路径和其它路径所属的构成要素供给比向一路径所属的该构成要素以外的构成要素供给的电压要低的电压。
这样,由于多个路径所属的构成要素转移概率高,所以通过向其构成要素供给低电压,可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选多个构成要素,分开配置在与要供给的各个电压值对应的多个区域。
这样,由于多个构成要素分开配置在不同电压的配置区域中,所以不需要复杂的电源布线,可以实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选包括向电路块供给各个不同值的电压的多个电源,根据供给多个电源的每一个的电压的构成要素的数量,确定向多个构成要素的每一个的电压的值。
这样,由于更有效将多个构成要素分开配置在不同电压的配置区域中,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选通过将与多个构成要素的每一个连接的多个电源布线中至少一个电源布线分离,分割成要向各个供给的电压的值对应的多个区域。
这样,不需要对半导体集成电路装置的设计流程大的变更,只需进行最小限度的变更,可以形成多个配置区域。
在本发明的半导体集成电路装置中,优选多个构成要素的每一个,根据在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在多个区域的任一个中。
这样,由于根据信号传递延迟值,将多个构成要素分开配置在不同电压的配置区域中,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选同一路径所属的2个以上的构成要素,根据在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在多个区域中的2个以上的不同区域。
这样,可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选根据在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,向属于一个路径中的构成要素中一部分构成要素供给的电压容许降压时,属于一个路径和其它路径中的构成要素,配置在供给比配置属于一个路径的该构成要素以外的构成要素的区域要低的电压的区域中。
这样,由于多个路径所属的构成要素转移概率高,通过向该构成要素供给低电压,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选多个区域中的至少一个,根据距电源布线的距离,进一步分成多个区域。
这样,在一个区域内,进一步分成与电压降低对应的多个区域,可以增加向构成要素供给的电压的种类,并且不需要复杂的电源控制,可以更有效实现半导体集成电路装置的低耗电化,并且可以防止因电压降低引起的半导体集成电路装置的性能劣化。
在本发明的半导体集成电路装置中,优选距电源布线的距离,是考虑了IR-Drop效应的距离。
在本发明的半导体集成电路装置中,优选多个构成要素的每一个,根据在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在进一步分成的多个区域的任一个。
这样,由于根据信号传递延迟值,将多个构成要素进一步配置在分开的多个区域中,所以可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选信号传递延迟值最大的路径所属的构成要素,配置在进一步分成的多个区域中距上述电源布线最近的区域。
这样,可以防止因电压降低引起的半导体集成电路装置的性能劣化,并且可以更有效实现半导体集成电路装置的低耗电化。
在本发明的半导体集成电路装置中,优选在进一步分成的多个区域中的一个区域中配置构成要素的条件下的信号传递延迟值不到容许的最大值的路径所属的构成要素,使信号传递延迟值处在容许的最大值以内那样,配置距电源布线的距离比一区域要远的其它区域中。
这样,由于将信号传递延迟值有余量的构成要素配置在电压降低的影响大的区域,所以在保持半导体集成电路装置的性能的情况下可以实现更详细的低耗电化。
在本发明的半导体集成电路装置中,优选进一步分成的多个区域,根据连接在上述电源布线上的连接元件的数量进一步分成多个区域。
这样,由于利用连接元件的数量不同而电阻不同,所以可以更详细设定向半导体集成电路装置的构成要素供给的电源电压,可以更有效实现半导体集成电路装置的低耗电化。
另外,为了解决上述课题,本发明的半导体集成电路装置的设计方法,是具有包含多个构成要素的电路块的半导体集成电路装置的设计方法,其特征是向多个构成要素中的至少一个供给与其它构成要素不同的值的电压。
依据本发明的半导体集成电路装置的设计方法,由于向电路块内的构成要素供给与其它构成要素不同的电压,所以可以实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选统计计算在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据信号传递延迟值,路径的信号传递延迟值在容许的最大值以内的电压中最小的电压,作为要向多个构成要素的电压的大小具有第2以后的大小的电压供给。
这样,由于根据统计计算的信号传递延迟值确定电能消耗成为最小的电压,所以与供给按一定比例依次降压后的电压的情况相比,可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选计算在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,向多个构成要素的每一个供给根据信号传递延迟值的电压。
这样,由于向各构成要素供给根据信号传递延迟值的电压,所以可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选根据信号传递延迟值,对向同一路径所属的2个以上的构成要素,供给具有2种以上的值的电压。
这样,可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选根据信号传递延迟值,对向一路径所属的构成要素中的一部分构成要素供给的电压容许降压时,对于所属一路径和其它路径所属的构成要素,供给比向一路径所属的该构成要素以外的构成要素供给的电压要低的电压。
这样,由于多个路径所属的构成要素转移概率高,所以通过向该构成要素供给低电压,可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选计算在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据信号传递延迟值,在该半导体集成电路装置内,设置根据向每一个供给的电压值的多个区域。
这样,由于根据信号传递延迟值,设置不同电压的多个配置区域,所以可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选根据从向所属电路块供给相互不同电压的多个电源的每一个接收电压供给的构成要素的数量,确定要向所属多个构成要素的每一个供给的电压值。
这样,由于将多个构成要素更有效配置在电压不同的配置区域中,所以可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选通过在与多个构成要素的每一个连接的多个电源布线中分离至少一个电源布线,分割成要向每一个供给的电压值对应的上述多个区域。
这样,在对半导体集成电路装置的设计流程不需要大改变,只需进行最小限度的变更,可以形成多个配置区域。
在本发明的半导体集成电路装置的设计方法中,优选根据信号传递延迟值,将多个构成要素的每一个配置在多个区域中的任一个中。
这样,由于根据信号传递延迟值,将多个构成要素配置在电压不同的配置区域,所以不需要进行复杂的电源布线,可以实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选根据信号传递延迟值,将同一路径所属的2个以上的构成要素,配置在多个区域中的2个以上的不同区域中。
这样,可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选根据信号传递延迟值,对向一路径所属的构成要素中的一部分构成要素供给的电压容许降压时,对于一路径和其它路径所属的构成要素,配置在供给比向一路径所属的该构成要素以外的构成要素供给的电压要低的电压的区域中。
这样,由于多个路径所属的构成要素转移概率高,所以通过向该构成要素供给低电压,可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选多个区域中的至少一个,根据距电源布线的距离,进一步分成多个区域。
这样,在一个区域内,进一步分成考虑了电压降低的多个区域,可以增加向构成要素供给的电压的种类,并且不需要复杂的电源控制,可以更有效实现半导体集成电路装置的低耗电化设计,并且可以防止因电压降低引起的半导体集成电路装置的性能劣化。
在本发明的半导体集成电路装置的设计方法中,优选距电源布线的距离,是考虑了IR-Drop效应的距离。
在本发明的半导体集成电路装置的设计方法中,优选计算在多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据信号传递延迟值,多个构成要素的每一个,配置在进一步分成的多个区域中。
这样,由于根据信号传递延迟值,将多个构成要素配置进一步分成的多个区域中,所以可以更有效实现半导体集成电路装置的低耗电化设计。
在本发明的半导体集成电路装置的设计方法中,优选在进一步分成多个区域中的一区域中配置构成要素的条件下的上述信号传递延迟值不到容许的最大值的路径所属的构成要素,使信号传递延迟值处在容许的最大值以内那样,配置距电源布线的距离比一区域要远的其它区域中。
这样,由于将信号传递延迟值有余量的构成要素配置在电压降低的影响大的区域,所以在保持半导体集成电路装置的性能的情况下可以实现更详细的低耗电化。
在本发明的半导体集成电路装置的设计方法中,优选向信号传递延迟值不到容许的最大值的路径所属的构成要素配置的区域供给的电压,通过改变与构成要素连接的电源布线的连接元件的数量,降低。
这样,通过改变与电源布线连接的连接元件的数量,向信号传递延迟值有余量的构成要素供给低电压,可以更有效实现半导体集成电路装置的低耗电化设计,并且在不变更构成要素的配置和布线的情况下,可以实现半导体集成电路装置的低耗电化设计。
依据本发明的半导体集成电路装置以及设计方法,由于向电路块内的构成要素供给与其它构成要素不同的电压,所以可以实现半导体集成电路装置的低耗电化。
附图说明
图1表示有关本发明第1实施方案的半导体集成电路装置的构成例。
图2(a)以及(b)表示有关本发明第1实施方案的半导体集成电路装置的构成例。
图3表示有关本发明第2实施方案的半导体集成电路装置的构成例。
图4表示有关本发明第2实施方案的半导体集成电路装置的构成例。
图5表示有关本发明第3实施方案的半导体集成电路装置的构成例。
图6(a)以及(b)表示有关本发明第4实施方案的半导体集成电路装置的构成例。
图7(a)表示有关本发明第4实施方案的半导体集成电路装置的布局例的平面图,(b)表示其立体图。
图8(a)以及(b)表示有关本发明第5实施方案的半导体集成电路装置的布局例的平面图。
图9表示有关本发明第5实施方案的半导体集成电路装置的布局例的平面图。
图10表示有关本发明第6实施方案的半导体集成电路装置的设计方法的流程图。
图11表示有关本发明第7实施方案的半导体集成电路装置的设计方法的流程图。
图12(a)表示电压统计信息的图,(b)表示每个电压的配置区域的图。
图中:1C、2Ca、2Cb、3C、4C-电路块、11~14-电源、VDD1~VDD5、VDD51-电压、101e~120e、201e~217e、301e~309e、401e~424e、501e~508e-构成要素、20p~23p、34p、36p、45p~47p、4np、52p-路径、31R、32R、41R~44R、4nR、50R、7A、7B、9B-配置区域、50r~53r-配置区域内的详细区域、51L-电源布线、60、61、65、66-基干电源布线、62、67、79、71、80、89-准基干电源布线、72、82、92、93-布线连接元件、73-构成要素的电源布线、74、75、81、91、96、97-接地布线、76-构成要素的接地布线、77、85-构成要素、84、87、94、95-电源供给布线。
具体实施方式
以下参照附图详细说明本发明的各实施方案。
(第1实施方案)
图1表示有关本发明第1实施方案的半导体集成电路装置的构成例。在图1所示的半导体集成电路装置中,示出了电路块1C和电源11~14。
电路块1C,具有构成该块1C的要素(以下称为「构成要素」)101e~120e,对于构成要素101e~120e,从电源11~电源14供给电压VDD1~VDD4的某一个电压(图中的粗实线)。另外,在图1中,各构成要素101e~120e,如图所示,采用通路连接。另外,在此,电路块是指包含例如AND门、OR门等构成要素的电路的块。
向电路块1C供给的电压VDD2~VDD4,是以半导体集成电路装置的额定电压VDD1为基准,按照一定比例降压后的电压,或者根据半导体集成电路装置的构成降压后的电压,向构成要素101e~120e供给。
这样,通过向比电路块更细分的单位、也就是向各构成要素供给电源电压,可以实现半导体集成电路装置的低耗电化。
图2(a)以及(b)分别表示为更具体说明第1实施方案的电路块2Ca以及2Cb。另外,在图中,从各电源引出的粗实线表示电源布线,在以后的图中也如此。
另外,在以下的说明中所采用的信号传递延迟值,是在给定条件下求出的各构成要素所属路径的信号传递延迟值。
向图2(a)所示电路块2Ca,供给额定电压VDD1和以给定间隔降压后的电压VDD2。另外,电路块2Ca,具有构成要素201e~209e。各构成要素201e~209e,如图所示,分属2个路径20p和21p。具体讲,在路径20p上所属有构成要素201e~206e,在路径21p上所属有构成要素207e~209e。
在电路块2Ca内部,向具有最大信号传递延迟值的路径20p所属的构成要素201e~206e供给来自电源11的电压VDD1。另一方面,从容许的最大信号传递延迟值(在后述的实施方案中也进行说明,该值是指在半导体集成电路装置中不会出现违反时序的最大信号传递延迟值)的角度出发,向与路径20p的信号传递延迟值相比、信号传递延迟值具有余量的路径21p所属的构成要素207e~209e,供给来自电源11的电压VDD1或者来自电源12的电源VDD2。这时,相对于所容许的最大信号传递延迟值,在电路块2Ca内各路径(在图中为路径21p)的信号传递延迟值的值不会增大的范围内,向构成要素供给电压VDD1或者VDD2。例如,在图2(a)中,示出了向构成要素209e供给电压VDD1,向构成要素207以及208e供给具有比电压VDD1低的电压的电压VDD2的构成。
具有最大信号传递延迟值的路径20p,确定半导体集成电路装置的动作速度。为此,通过向具有最大信号传递延迟值的路径20p所属的构成要素201e~206e供给电压VDD1的同时,向从所容许的最大信号传递延迟值的观点看在信号传递延迟值具有余量的路径21p所属的构成要素207e~208e供给从电压VDD1降压后的电压VDD2,可以在保持动作速度的情况下实现半导体集成电路装置的低耗电化。另外,与容许的最大信号传递延迟值相比,为了不使路径21p的信号传递延迟值增大,例如通过向路径21所属的构成要素209e供给电压VDD1,可以防止半导体集成电路装置的性能劣化。
然后,向图2(b)所示电路块2Cb,供给电压VDD1和电压VDD2。另外,电路块2Cb,具有构成要素210e~217e。各构成要素210e~217e,如图所示,分属2个路径22p和23p。具体讲,在路径22p上所属有构成要素210e~215e,在路径23p上所属有构成要素216e、212e、217e。另外,构成要素212e是属于路径22p和路径23p两者的共同构成要素。
在电路块2Cb内部,向具有最大信号传递延迟值的路径22p所属的构成要素210e、211e、213e、214e、215e供给来自电源11的电压VDD1。另一方面,向从容许的最大信号传递延迟值的观点看、与路径22p的信号传递延迟值相比信号传递延迟值具有余量的的路径23p所属的构成要素216e、212e、217e,供给来自电源12的电源VDD2。这样,根据路径22p的信号传递延迟值,如果向路径22p所属的一部分构成要素供给的电压可以降压,就向属于路径22p和路径23p的构成要素212e供给电压VDD2。为此,属于多个路径的构成要素由于转移概率高,所以通过向其构成供给低电压,可以实现半导体集成电路装置的低耗电化。
(第2实施方案)
以下,在第2实施方案中,作为向构成电路块的每个构成要素供给独自的电源电压实现低耗电化的方法之一,对一种通过在以电压为单位确定的区域(以下称为配置区域)内配置各构成要素来实现的方法进行说明。
图3表示有关本发明第2实施方案的半导体集成电路装置的构成例。
如图3所示,在电路块3C中设置配置区域31R和配置区域32R,来自电源11的电压VDD1向配置区域31R供给,来自电源12的电压VDD2向配置区域32R供给。另外,在配置区域31R中包含属于路径34p的构成要素301e~306e,在配置区域32R中包含属于路径36p的构成要素307e~309e。另外,电源11和电源12,和上述第1实施方案中说明的相同。另外,在以下说明中所采用的信号传递延迟值也和上述第1实施方案中说明的相同。
在电路块3C内,向包含具有最大信号传递延迟值的路径34p的构成要素301e~306e的配置区域31R供给来自电源11的电压VDD1。另一方面,按照容许的最大信号传递延迟值的观点,向包含在信息传递延迟值上有余量的路径36p所属的构成要素307e~309e的配置区域32R供给来自电源12的电压VDD2。
这样,向包含具有最大信号传递延迟值的路径34p的构成要素301e~306e的配置区域31R供给电压VDD1,按照容许的最大信号传递延迟值的观点,向包含在信息传递延迟值上有余量的路径36p所属的构成要素307e~309e的配置区域32R供给来自比电压VDD1低的电压VDD2。这样,可以在保持动作速度的情况下实现半导体集成电路装置的低耗电化。
图4表示有关本发明第2实施方案的半导体集成电路装置的另一构成例。
如图4所示,在电路块3C中设置配置区域41R、42R,、43R、44R、…以及4nR,向各配置区域41R、42R,、43R、44R、…以及4nR分别供给来自电源11的电压VDD1、来自电源12的电压VDD2、来自电源13的电压VDD3、来自电源14的电压VDD4、…以及来自电源n的电压VDDn。另外,电压VDD1、VDD2、VDD3、VDD4、…以及VDDn,是分别从额定电压VDD1按照给定间隔降压后的电压。
向包含具有最大信号传递延迟值的路径45p所属的构成要素401e~408e的配置区域41R供给最高电压VDD1。另一方面,从路径45p分支的路径所属的构成要素409e~411e,由于按照容许的最大信号传递延迟值的观点是在信号传递延迟值上具有余量的构成要素,所以配置在供给比电压VDD1低的电压VDD2的配置区域42R中。另外,具有最小信号传递延迟值的路径4np,由于按照容许的最大信号传递延迟值的观点是在信号传递延迟值上具有余量的构成要素,所以路径4np所属的构成要素422e~424e,配置在供给最低电压VDDn的配置区域4nR中。
这样,在各构成要素所属的信号传递延迟值不比容许的最大信号传递延迟值大的范围内,各路径所属的构成要素,配置在供给更低的电压的配置区域中。这样,可以实现半导体集成电路装置的低耗电化。
另外,如图所示,属于路径46p和路径47p两者的构成要素414e以及415e,不是配置在属于路径46p的其它构成要素412e、413e、416e、417e、418e所配置的配置区域43R中,而是配置在配置区域44R中,这和上述第1实施方案具有相同的意图。即,根据路径46p的信号传递延迟值,向属于路径46p的构成要素412e~418e中的一部分构成要素供给的电压可以降压时,将属于路径46p和路径47p两者的构成要素414e以及415e配置在供给比电压VDD3低的电压VDD4的区域中。这样,通过对于转移概率高的构成要素供给低电压,可以有效实现半导体集成电路装置的低耗电化。
(第3实施方案)
以下,在第3实施方案中,对在考虑到因IR-Drop效应引起的电压降低后实现低耗电化的方法进行说明。
图5表示有关本发明第3实施方案的半导体集成电路装置的构成例,作为在上述第2实施方案中说明的配置区域的一例,在考虑了在配置区域内部产生的IR-Drop效应等引起的电压降低后的配置区域内部的构成图。
如图5所示,在配置区域50R的中央配置有供给电压VDD51的电源布线51L,在配置区域50R中会产生因IR-Drop效应等引起的电压降低。例如,如果采用配置区域50R的下半区域进行说明,则离电源布线51L距离最短的区域成为具有最高电压的区域50r,依次是具有降压后的电压的区域51r、52r,离电源布线51L距离最远的区域成为具有最低电压的区域53r。
因此,在供给来自同一电源的1个电压的配置区域50R内,如图所示,对于具有最大信号传递延迟值的路径52p所属的构成要素501e~506e配置在电压降低最少的区域50r,从路径52p分支的路径所属的构成要素507e、508e,由于按照容许的最大信号传递延迟值的观点在其路径中所产生的信号传递延迟值上具有余量,所以例如对于构成要素507e配置在区域52r中,对于构成要素508e配置在区域53r中。
这样,在供给来自同一电源的1个电压的配置区域内,电压依次降低时,根据路径上所产生的信号传递延迟值,将各构成要素配置在一个配置区域内的适当区域中。这样,由于可以防止半导体集成电路装置中因伴随元件的微细化而电压下降所产生的性能劣化,所以可以更有效地实现半导体集成电路装置的低耗电化。
(第4实施方案)
以下,在第4实施方案中,对形成配置各构成要素的每个电压所确定的配置区域的具体方法进行说明。
图6(a)以及(b)表示有关本发明第4实施方案的半导体集成电路装置的布局例,是多个电源电压向半导体集成电路装置供给时的布局例。
在图6(a)所示的布局中,为了从多个电源电压向半导体集成电路装置供给,形成有从半导体集成电路装置的周围供给电源电压的基干电源布线60以及61、和从基干电源布线向半导体集成电路装置的中央部供给电源电压的准基干电源布线62。基干电源按照向半导体集成电路装置供给的电源电压的数量形成,向基干电源布线60和61供给不同的电源电压。
另外,在图6(b)所示的布局中,形成有从半导体集成电路装置的周围供给电源电压的基干电源布线65以及66、和从基干电源布线65以及66向半导体集成电路装置的中央部供给电源电压的准基干电源布线67。另外,为了在半导体集成电路装置的微细制造过程中将IR-Drop效应抑制到最小,准基干电源布线67在布线层的上层部中形成为网格状的电源布线。通过这样的电源布线,在半导体集成电路装置上的几乎任意的配置区域中,都可以供给向半导体集成电路装置供给的多个电源电压中的一个。
图7(a)以及(b)表示有关本发明第4实施方案的半导体集成电路装置中电源布线的布局例的局部图,图7(a)视图6(b)所示布局例的局部平面图,图7(b)是立体表示图7(a)的立体图。
在图7(a)以及(b)所属的布局中,从准基干电源布线70以及71经过布线连接元件72,向与半导体集成电路装置的构成要素77连接的电源布线73供给电源电压。另外,准基干电源布线70、71与分别对应的接地布线74、75成对,对于接地布线74以及75也经过布线连接元件,与半导体集成电路装置的构成要素77连接的接地源布线76连接。电源布线73以及接地布线76沿配置半导体集成电路装置的构成要素77的基准线形成,半导体集成电路装置的构成要素77被配置在电源布线73和接地布线76之间。
如图7(a)的中央所示,通过分离向半导体集成电路装置的构成要素供给的电源布线,可以形成由准基干电源布线70以及接地布线74供给电源电压的配置区域7A、和由准基干电源布线71以及接地布线75供给电源电压的配置区域7B。这样,半导体集成电路装置的大致任意位置上,可以形成供给不同电源电压的配置区域。对于采用上述图4以及图5说明的多个不同电源电压所供给的配置区域也可以这样形成。
(第5实施方案)
以下,在第5实施方案中,对在考虑到因IR-Drop效应引起的电压降低后实现低耗电化的方法进行更详细说明。
图8(a)以及(b)示出了有关本发明第5实施方案的半导体集成电路装置的布局例,用于对在考虑了电压降低后实现低耗电化的方法进行更详细说明。
在图8(a)所示的布局中,准基干电源布线80和接地布线81成对存在,另外,形成通过布线连接元件82以及83向半导体集成电路装置的构成要素供给的电源供给布线84。因IR-Drop效应,在准基干电源布线80中与布线连接元件82的点相比布线连接元件83的点处的电源电压要低。另外,因IR-Drop效应,对于电源供给布线84,距布线连接元件82的距离越长,电源电压越低。因此,考虑到这样的电源电压下降后,可以实现半导体集成电路装置的低耗电化。
另外,在图8(a)中,半导体集成电路装置的构成要素85,例如是在上述图5中说明的那样的信号传递延迟值具有余量的路径所属的构成要素时,通过构成要素85的配置变更到图8(b)所示位置上,通过准基干电源布线80中的IR-Drop效应和电源供给布线中的IR-Drop效应向构成要素85供给的电源电压降低。这样,可以在半导体集成电路装置的性能不变差的情况下实现低耗电。
图9表示有关本发明第5实施方案的半导体集成电路装置的布局例,用于对在考虑了电压降低后实现低耗电化的另一方法进行说明。
在图9所示的布局中,准基干电源布线90以及接地布线91,通过布线连接元件92以及93,与向半导体集成电路装置的构成要素供给电源的电源供给布线94以及95,和接地布线96以及97连接。另外,接地布线96、97,是分别与电源供给布线94、95成对的接地布线。电源供给布线94通过连接元件92中的3个连接点与准基干电源布线90连接。另一方面,电源供给布线95通过连接元件93中的2个连接点与准基干电源布线90连接。因此,通过连接元件92的电阻和连接元件93的电阻之间的差异,在电源供给布线94以及95上分别供给不同的电源电压。这样,通过变更连接元件中的连接点的数量,可以形成IR-Drop效应的程度相互不同的配置区域9A以及9B。为此,可以更详细设定向半导体集成电路装置的构成要素供给的电源电压。
(第6实施方案)
以下,在第6实施方案中,为了向半导体集成电路装置的构成要素分别供给电源电压的半导体集成电路装置的具体设计方法进行说明。
图10表示有关本发明第6实施方案的半导体集成电路装置的设计方法的流程图。
图10所示的半导体集成电路装置的设计方法,是采用在设计半导体集成电路装置时所使用的网络列表和有关半导体集成电路装置的各构成要素的元件库数据,确定向各构成要素供给的电源电压的方法。
如图10所示,首先,在第SA1步,采用网络列表和在向半导体集成电路装置供给的额定电压下记录了半导体集成电路装置的各构成要素的特性的元件库,计算各构成要素所属路径的信号传递延迟值,同时在进一步考虑路径的信号传递延迟值的情况下进行半导体集成电路装置中路径的时序验证。在第SA1步的时序验证中,由于没有半导体集成电路装置的布局信息,是精度低的验证,所以作为用于时序验证的信息、包含与布局之间的差分的限度,进行验证。
然后,在第SA2步开始进行变更供给的电源电压的路径的选择,同时,在第SA3步中判断是否存在成为要变更电源电压的候补的路径。即,采用在第SA1步中的时序验证的结果,在超过容许的最大信号传递延迟值引起违反时序之前,选定具有时间余量的信号传递延迟值的路径(以下称为有时序余量的路径)(第SA2),当有成为该选择对象的候补路径时(在第SA3步为YES)则进入第SA4步,当没有成为该选择对象的候补路径时(在第SA3步为NO)则结束。
然后,在第SA4步中,确定应进行电压变更的候补路径。在应进行电压变更的候补路径的确定中,当成为该选择对象的候补路径有多个时,可以从有时序余量的路径中选择具有最大信号传递延迟值的路径,也可以根据经验选择。
然后,在第SA5步中,进行应进行电压变更的构成要素的选择。即,从在第SA4步中确定的路径所属的构成要素中选择应进行电压变更的构成要素。构成要素的选择方法,如果从在第SA4步中确定的路径所属的构成要素中有属于多个路径的构成要素,选择有时序余量的路径中所属最多的构成要素。这样,由于可以降低动作确立高的构成要素的电压,所以可以有效实现半导体集成电路装置的低耗电化。
然后,在第SA6步中,进行向构成要素供给的电源电压的变更处理。即,作为向在第SA5步中选择的构成要素供给的电压,从向半导体集成电路装置供给的电源电压中变更成比额定电压低一挡的电源电压。具体讲,准备构成要素针对向半导体集成电路装置供给的每个电源电压的元件库数据,对于所供给的电源电压不同但具有相同功能的构成要素,在元件库数据中标注另外的名称,变更网络列表中的构成要素的名称。这样,作为向所选择的构成要素供给的电源电压可以供给比额定电压低一挡的电源电压。
在第SA7步中,进行路径延迟计算。即采用在第SA6步中对构成要素供给的电源电压进行了变更处理后的网络列表以及针对每个电源电压的元件库,在此计算路径的信号传递延迟值。然后,进入到第SA8步,考虑在第SA7步中计算的路径的信号传递延迟值,和在第SA1步中的说明同样,判断在半导体集成电路装置中的路径中是否存在违反时序的情况发生。如果判断出现了违反时序的情况时(在第SA8步中为YES),对变更所供给的电源电压后的构成要素,作为供给的电源电压,返回到第SA6步中变更之前的电源电源,然后返回到第SA2步开始选择要变更电压的其它路径,以后重复上述步骤。另一方面,如果判断没有出现违反时序的情况时(在第SA8步中为NO),则进入到在第SA9步。
然后,在第SA9步中,进行向构成要素供给的电源电压的变更处理。即,对于在第SA6步中进行了供给电源电压的变更处理后的构成要素,变更成供给比在第SA6步中变更后的电源电压更低一挡的电源电压。另外,供给电源电压的变更处理和第SA6步相同。
在第SA10步中,进行路径延迟计算。即,由于在第SA9步中对构成要素进行了供给电源电压的变更处理,所以再次进行路径延迟计算。然后,进入到第SA11步,考虑在第SA10步中计算的路径的信号传递延迟值,判断在半导体集成电路装置中的路径中是否存在违反时序的情况发生。如果判断出现了违反时序的情况时(在第SA11步中为YES),对在第SA9步中变更所供给的电源电压后的构成要素,作为供给的电源电压,返回到在第SA9步中变更之前的电源电源,然后返回到第SA5步进行要变更电压的其它构成要素的选择,以后重复上述步骤。另一方面,如果判断没有出现违反时序的情况时(在第SA11步中为NO),则进入到在第SA12步。
然后,在第SA12步中,判断在第SA9步中变更后的电源电压是否是向半导体集成电路装置供给的电源电压中的最小值。如果判断电源电压的值是最小值时(在第SA12步中为YES),进入到第SA13步,另一方面,如果判断电源电压的值不是最小值时(在第SA12步中为NO),则返回到第SA9步,作为向构成要素供给的电源电压,变更成更低的电源电压,重复上述的步骤。
然后,在第SA13步中,判断是否有成为要变更电源电压的候补的其它构成要素,如果判定有其它构成要素时,返回到第SA5步重复上述的步骤,如果判定没有其它构成要素时,返回到第SA2步重复上述的步骤。
这样,通过依次执行上述步骤,有时序余量的所有路径均不会出现违反时序的情况,可以降低这些路径所属的构成要素的电源电压。另外,通过依次执行上述步骤,可以制作向各构成要素供给的电源电压的信息。这样,可以有效实现半导体集成电路装置的低耗电化。
(第7实施方案)
以下,在第7实施方案中,对采用在上述第6实施方案中制作的对半导体集成电路装置的构成要素分别供给电源电压的信息(以下称为电源电压信息)和半导体集成电路装置的网络列表,进行各构成要素的具体配置的方法进行说明。
图11表示有关本发明第7实施方案的半导体集成电路装置的设计方法的流程图。
如图11所示,首先,在第SB1步中,制作电压统计信息。即,采用半导体集成电路装置的网络列表和各构成要素的电源电压信息,针对向半导体集成电路装置供给的每个电源电压,计算供给这些电源电压的构成要素的数量,制作成电压统计信息。
图12(a)表示对于向有关本发明第7实施方案的半导体集成电路装置供给的电源电压接收各个电源电压的构成要素数量的统计图的一例。如图12(a)所示,在第SB1步中制作的电压统计信息,表示对于向半导体集成电路装置供给的每个电源电压VDD1~VDD5,统计向电源电压VDD1~VDD5的每一个供给的构成要素的数量。另外,对于电压统计信息的制作,也可以以半导体集成电路装置整体作为对象进行,也可以以构成半导体集成电路装置的各电路块作为对象进行。
然后,在图11所示第SB2步中,确定每个电源电压的配置区域。即,利用在第SB1步中制作的电压统计信息,确定半导体集成电路装置内每个电源电压的配置区域。作为配置区域的确定方法,对于制作了图12(a)所示电压统计信息的各电路块或者半导体集成电路装置整体,可以在各电路块或者半导体集成电路装置整体中从构成这些的任一边开始依次根据电压统计信息所示的统计数据的比例分割区域,也可以根据经验按照适当比例分割区域。另外,在此所谓的区域分割的方法,在上述第4实施方案中采用图7(a)说明的那样,通过从向半导体集成电路装置的构成要素供给的电源布线中分离任一条电源布线,可以实现。
图12(b)表示有关本发明第7实施方案的半导体集成电路装置的每个电源电压的配置区域的一例。如图12(b)所示,半导体集成电路装置120具有电路块120a~120d,在电路块120a中,根据图12(a)所示的电压统计信息,对每个电源电压VDD1~VDD5确定配置区域。
然后,在图11所示第SB3步中,进行初始配置布线。采用在第SB2步确定的每个电源电压的配置区域信息和各构成要素的电源电压信息,在供给该电源电压的配置区域配置各构成要素后,进行布线。这时,在半导体集成电路装置中的构成要素所属的路径的信号传递延迟值不超过容许的最大信号传递延迟值那样,进行各构成要素的配置和布线。
然后,在第SB4步中,计算在第SB3步中初始配置后的半导体集成电路装置中的路径的信号传递延迟值。即,根据初始配置后的半导体集成电路装置的布局数据,计算路径的信号传递延迟值。然后,进入到第SB5步,考虑所计算的路径的信号传递延迟值,判断半导体集成电路装置中的路径是否出现违反时序的情况,当判断出现违反时序的情况时进入到第SB6步,另一方面,当判断没有出现违反时序的情况时进入到后述的第SB9步。另外,由于考虑了在图10所示的第SA1步中的限度,所以在初始配置布线后,不会产生大的违反时序的情况。
然后,在第SB6步中,进行增加配置布线。即,对于在第SB4步中出现了违反时序的情况的路径所属的构成要素,通过包含电源电压的变更改善配置,降低出现违反时序的情况。
然后,在第SB7步中,计算路径的信号传递延迟值。即,计算在第SB6步中进行增加配置布线后的半导体集成电路装置中的路径的信号传递延迟值。然后,考虑所计算的路径的信号传递延迟值,判断半导体集成电路装置中的路径是否出现违反时序的情况,当判断出现违反时序的情况时进入到第SB6步再次重复进行增加配置布线的处理,另一方面,当判断没有出现违反时序的情况时进入第SB9步。
然后,在第SB9步中,进行IR-Drop计算。即,根据半导体集成电路装置中电源布线的布局以及各构成要素的配置,计算电源布线上的电压降低。另外,IR-Drop计算也可以采用独自的方法计算,也可以利用计算用的工具进行计算。
然后,在第SB10步中,计算考虑了IR-Drop的路径的信号传递延迟值。然后,在第SB11步中,采用在第SB9步中计算的在半导体集成电路装置中考虑了IR-Drop计算的路径的信号传递延迟值,判断是否因IR-Drop在半导体集成电路装置中的路径出现违反时序的情况,当判断出现违反时序的情况时进入到第SB12步,另一方面,当判断没有出现违反时序的情况时进入第SB15步。
然后,在第SB12步中,进行针对IR-Drop的对策。即,根据在第SB10步中考虑了所计算的IR-Drop后的路径的信号传递延迟值,对于出现了违反时序的情况的路径,将该路径中所属的构成要素中IR-Drop的影响最大的构成要素变更配置到IR-Drop的影响少的区域。另外,即使构成要素变更配置到IR-Drop的影响少的区域仍然没有改善违反时序的情况的路径,该路径所属的构成要素,如果是配置在作为电源电压供给降低后的电源电压后的区域中的构成要素,将该构成要素变更配置到供给比所降低的电源电压高的电源电压的区域中。
然后,在第SB13步中,再次进行路径的信号传递延迟值。计算在第SB12步中进行IR-Drop对策后的半导体集成电路装置中的路径的信号传递延迟值。然后,在第SB14步中,判断考虑了在第SB13步中所计算的路径的信号传递延迟值后进行IR-Drop对策后的半导体集成电路装置中的路径是否出现违反时序的情况,当判断出现违反时序的情况时返回到第SB12步再次IR-Drop对策,另一方面,当判断没有出现违反时序的情况时进入第SB15步。
然后,在第SB15步中,进行考虑IR-Drop后的电能最佳化。即,在第SB11步中判断没有出现违反时序的情况时,对于有时序余量的路径,和上述图8(a)以及(b)中的说明同样,通过将路径所属的构成要素变更配置到IR-Drop的影响大的区域,降低向构成要素供给的电源电压。这样,可以更详细并且更有效实现半导体集成电路装置的低耗电化。
然后,在第SB16步中,再次计算路径的信号传递延迟值。然后,在第SB17步中,判断考虑了在第SB16步中计算的IR-Drop的路径的信号传递延迟值,第SB15步中考虑了IR-Drop后的电能最佳化后的半导体集成电路装置中的路径是否出现违反时序的情况。这时,当判断出现违反时序的情况时进入到第SB15步后,对为考虑了IR-Drop后的电能最佳化而变更后的构成要素的配置复原,然后变更其它构成要素的配置,重复上述的步骤。另一方面,当判断没有出现违反时序的情况时结束这一系列的处理。
这样,由于采用各构成要素的电源电压对各构成要素确定分别供给电源的配置区域,所以在半导体集成电路装置中的路径不出现违反时序的情况可以实现半导体集成电路装置的低耗电化。另外,由于考虑了IR-Drop对策和IR-Drop后进行电能最佳化,所以可以防止因IR-Drop引起的半导体集成电路装置的性能劣化,并且可以实现考虑了IR-Drop后的实现半导体集成电路装置的低耗电化。
如上所述,依据有关本发明的半导体集成电路装置及其设计方法,可以实现半导体集成电路装置的低耗电化。如果在特别要求高性能化以及大规模化的移动通信领域中使用的半导体集成电路装置中适用,是非常有用。
Claims (34)
1.一种半导体集成电路装置,是具有包含多个由门电路形成的构成要素的电路块的半导体集成电路装置,其特征是
所述多个构成要素的每一个,不向其它构成要素进行电压供给,
所述半导体集成电路装置包括向所述电路块供给各个不同值的电压的多个电源,
通过所述多个电源,向所述多个构成要素中的至少一个供给与所述其它构成要素不同的值的电压。
2.根据权利要求1所述的半导体集成电路装置,其特征是
所述多个电源中的1个是供给给定的电压,其余是供给从所述给定电压依次降压后的电压的电源。
3.根据权利要求1所述的半导体集成电路装置,其特征是向所述多个构成要素的每一个,供给根据在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值的电压。
4.根据权利要求3所述的半导体集成电路装置,其特征是所述多个构成要素中所述信号传递延迟值最大的路径所属的构成要素,被供给可以使该路径信号传递延迟值在容许的最大值以内的电压。
5.根据权利要求3所述的半导体集成电路装置,其特征是所述信号传递延迟值最大的路径以外的路径所属的构成要素,供给比向所述信号传递延迟值最大的路径供给的电压要低的电压。
6.根据权利要求3所述的半导体集成电路装置,其特征是向同一路径所属的2个以上的构成要素,根据所述信号传递延迟值,供给具有2种以上的值的电压。
7.根据权利要求3所述的半导体集成电路装置,其特征是根据所述信号传递延迟值,向属于一个路径的构成要素中的一部分构成要素供给的电压容许降压时,向所述一路径和其它路径所属的构成要素供给比向所述一路径所属的该构成要素以外的构成要素供给的电压要低的电压。
8.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
根据供给所述多个电源的每一个的电压的构成要素的数量,确定向所述多个构成要素的每一个的电压的值。
9.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
通过将与所述多个构成要素的每一个连接的多个电源布线中至少一个电源布线分离,分割成要向所述各个供给的电压的值对应的所述多个区域。
10.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
所述多个构成要素的每一个,根据在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在所述多个区域的任一个中。
11.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
同一路径所属的2个以上的构成要素,根据在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在所述多个区域中的2个以上的不同区域。
12.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
根据在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,向属于一个路径中的构成要素中一部分构成要素供给的电压容许降压时,属于所述一个路径和其它路径中的构成要素,配置在供给比配置属于所述一个路径的该构成要素以外的构成要素的区域要低的电压的区域中。
13.根据权利要求1所述的半导体集成电路装置,其特征是所述多个构成要素,分开配置在与要供给的各个电压值对应的多个区域,
所述多个区域中的至少一个,根据距电源布线的距离,进一步分成多个区域。
14.根据权利要求13所述的半导体集成电路装置,其特征是距所述电源布线的距离,是考虑了IR-Drop效应的距离。
15.根据权利要求13所述的半导体集成电路装置,其特征是所述多个构成要素的每一个,根据在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,配置在所述进一步分成的多个区域的任一个。
16.根据权利要求15所述的半导体集成电路装置,其特征是所述信号传递延迟值最大的路径所属的构成要素,配置在所述进一步分成的多个区域中距所述电源布线最近的区域。
17.根据权利要求15所述的半导体集成电路装置,其特征是在所述进一步分成的多个区域中的一个区域中配置构成要素的条件下的所述信号传递延迟值不到容许的最大值的路径所属的所述构成要素,使所述信号传递延迟值处在容许的最大值以内那样,配置距所述电源布线的距离比所述一区域要远的其它区域中。
18.根据权利要求13所述的半导体集成电路装置,其特征是所述进一步分成的多个区域,根据连接在所述电源布线上的连接元件的数量进一步分成多个区域。
19.一种半导体集成电路装置的设计方法,是具有包含多个由门电路形成的构成要素的电路块的半导体集成电路装置的设计方法,其特征是
所述多个构成要素的每一个,不向其它构成要素进行电压供给,
在所述半导体集成电路装置内,设定从所述电路块的外部向所述多个构成要素的每一个供给各个不同值的电压的多个电源,
通过所述多个电源,向所述多个构成要素中的至少一个供给与所述其它构成要素不同的值的电压。
20.根据权利要求19所述的半导体集成电路装置的设计方法,其特征是统计计算在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据所述信号传递延迟值,将所述路径的信号传递延迟值所容许的范围中的最小的电压,供给到所述多个构成要素。
21.根据权利要求19所述的半导体集成电路装置的设计方法,其特征是计算在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,向所述多个构成要素的每一个供给根据所述信号传递延迟值的电压。
22.根据权利要求21所述的半导体集成电路装置的设计方法,其特征是根据所述信号传递延迟值,对向同一路径所属的2个以上的构成要素,供给具有2种以上的值的电压。
23.根据权利要求21所述的半导体集成电路装置的设计方法,其特征是根据所述信号传递延迟值,对向一路径所属的构成要素中的一部分构成要素供给的电压容许降压时,对于所属一路径和其它路径所属的构成要素,供给比向所述一路径所属的该构成要素以外的构成要素供给的电压要低的电压。
24.根据权利要求19所述的半导体集成电路装置的设计方法,其特征是计算在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据所述信号传递延迟值,在该半导体集成电路装置内,设置根据向每一个供给的电压值的多个区域。
25.根据权利要求24所述的半导体集成电路装置的设计方法,其特征是根据从所述多个电源的每一个接收电压供给的构成要素的数量,确定要向所属多个构成要素的每一个供给的电压值。
26.根据权利要求25所述的半导体集成电路装置的设计方法,其特征是通过在与所述多个构成要素的每一个连接的多个电源布线中分离至少一个电源布线,分割成要向所述每一个供给的电压值对应的所述多个区域
27.根据权利要求24所述的半导体集成电路装置的设计方法,其特征是根据所述信号传递延迟值,将所述多个构成要素的每一个配置在所述多个区域中的任一个中。
28.根据权利要求24所述的半导体集成电路装置的设计方法,其特征是根据所述信号传递延迟值,将同一路径所属的2个以上的构成要素,配置在所述多个区域中的2个以上的不同区域中。
29.根据权利要求24所述的半导体集成电路装置的设计方法,其特征是根据所述信号传递延迟值,对向一路径所属的构成要素中的一部分构成要素供给的电压容许降压时,对于所述一路径和其它路径所属的构成要素,配置在供给比向所述一路径所属的该构成要素以外的构成要素供给的电压要低的电压的区域中。
30.根据权利要求24所述的半导体集成电路装置的设计方法,其特征是所述多个区域中的至少一个,根据距电源布线的距离,进一步分成多个区域。
31.根据权利要求30所述的半导体集成电路装置的设计方法,其特征是距所述电源布线的距离,是考虑了IR-Drop效应的距离。
32.根据权利要求30所述的半导体集成电路装置的设计方法,其特征是计算在所述多个构成要素的每一个所属的路径中产生的在给定条件下的信号传递延迟值,根据所述信号传递延迟值,所述多个构成要素的每一个,配置在所述进一步分成的多个区域中。
33.根据权利要求32所述的半导体集成电路装置的设计方法,其特征是在所述进一步分成多个区域中的一区域中配置构成要素的条件下的所述信号传递延迟值不到容许的最大值的路径所属的所述构成要素,使所述信号传递延迟值处在容许的最大值以内那样,配置距所述电源布线的距离比所述一区域要远的其它区域中。
34.根据权利要求32所述的半导体集成电路装置的设计方法,其特征是通过改变与所述构成要素连接的电源布线的连接元件的数量,降低向所述信号传递延迟值不到容许的最大值的路径所属的构成要素配置的区域供给的电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333687 | 2002-11-18 | ||
JP2002333687 | 2002-11-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1501213A CN1501213A (zh) | 2004-06-02 |
CN100381974C true CN100381974C (zh) | 2008-04-16 |
Family
ID=32290239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101183177A Expired - Fee Related CN100381974C (zh) | 2002-11-18 | 2003-11-18 | 半导体集成电路装置及其设计方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7205684B2 (zh) |
CN (1) | CN100381974C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10315303B4 (de) * | 2003-04-02 | 2007-03-22 | Infineon Technologies Ag | Halbleiter-Bauelement-Spannungsversorgung für System mit mindestens zwei, insbesondere gestapelten, Halbleiter-Bauelementen |
US11251124B2 (en) | 2016-11-29 | 2022-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power grid structures and method of forming the same |
CN115618782B (zh) * | 2022-12-20 | 2023-03-17 | 中国人民解放军国防科技大学 | 局部降电压的集成电路物理实现方法、装置和计算机设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181215A (ja) * | 1994-12-26 | 1996-07-12 | Toshiba Corp | 論理回路及びその電源供給方法 |
US5610449A (en) * | 1994-08-31 | 1997-03-11 | Hitachi, Ltd. | Electric power unit |
US5631502A (en) * | 1993-03-15 | 1997-05-20 | Kabushiki Kaisha Toshiba | Multi-chip module |
JPH10134025A (ja) * | 1996-10-30 | 1998-05-22 | Mitsubishi Electric Corp | 半導体集積回路 |
CN1221923A (zh) * | 1994-01-19 | 1999-07-07 | 松下电器产业株式会社 | 半导体集成电路的逻辑合成方法 |
CN1276070A (zh) * | 1997-09-29 | 2000-12-06 | 英特尔公司 | 减少集成电路功耗的局部性能调节 |
CN1319894A (zh) * | 2000-03-30 | 2001-10-31 | 株式会社东芝 | 半导体集成电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5594368A (en) | 1995-04-19 | 1997-01-14 | Kabushiki Kaisha Toshiba | Low power combinational logic circuit |
JP4390305B2 (ja) | 1999-01-04 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
US6600220B2 (en) * | 2001-05-14 | 2003-07-29 | Hewlett-Packard Company | Power distribution in multi-chip modules |
JP3609805B2 (ja) * | 2002-07-11 | 2005-01-12 | 松下電器産業株式会社 | ブロック間インタフェース回路およびシステムlsi |
-
2003
- 2003-10-07 US US10/679,365 patent/US7205684B2/en not_active Expired - Fee Related
- 2003-11-18 CN CNB2003101183177A patent/CN100381974C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631502A (en) * | 1993-03-15 | 1997-05-20 | Kabushiki Kaisha Toshiba | Multi-chip module |
CN1221923A (zh) * | 1994-01-19 | 1999-07-07 | 松下电器产业株式会社 | 半导体集成电路的逻辑合成方法 |
US5610449A (en) * | 1994-08-31 | 1997-03-11 | Hitachi, Ltd. | Electric power unit |
JPH08181215A (ja) * | 1994-12-26 | 1996-07-12 | Toshiba Corp | 論理回路及びその電源供給方法 |
JPH10134025A (ja) * | 1996-10-30 | 1998-05-22 | Mitsubishi Electric Corp | 半導体集積回路 |
CN1276070A (zh) * | 1997-09-29 | 2000-12-06 | 英特尔公司 | 减少集成电路功耗的局部性能调节 |
CN1319894A (zh) * | 2000-03-30 | 2001-10-31 | 株式会社东芝 | 半导体集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1501213A (zh) | 2004-06-02 |
US7205684B2 (en) | 2007-04-17 |
US20040094820A1 (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8516428B2 (en) | Methods, systems, and media to improve manufacturability of semiconductor devices | |
Nair | A simple yet effective technique for global wiring | |
US6772406B1 (en) | Method for making large-scale ASIC using pre-engineered long distance routing structure | |
US7051310B2 (en) | Two-stage clock tree synthesis with buffer distribution balancing | |
CN100555602C (zh) | 用于生成选择连线表的方法、装置 | |
US20090282381A1 (en) | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit | |
CN111428435B (zh) | 一种集成电路版图功耗优化方法及装置 | |
US20080141202A1 (en) | Semiconductor integrated circuit and method of designing the same | |
US20020056070A1 (en) | Method and apparatus for extracting parasitic element of semiconductor circuit | |
CN103946971A (zh) | 用于形成自对准触点和局部互连的方法 | |
EP3172007B1 (en) | Method of determining a sequence of drilling holes using a two level traveling salesman problem (tsp) | |
WO1999052049A3 (en) | Method of designing a constraint-driven integrated circuit layout | |
CN101740627A (zh) | 非对称金属-氧化物-半导体晶体管 | |
CN100381974C (zh) | 半导体集成电路装置及其设计方法 | |
US6505333B1 (en) | Automatic placement and routing of semiconductor integrated circuits | |
CN115659901B (zh) | 一种芯片物理设计的距离布线优化方法和装置 | |
US4783749A (en) | Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell | |
US7032207B2 (en) | Method of designing semiconductor integrated circuit with accurate capacitance extraction | |
JP2004186671A (ja) | 半導体集積回路装置及びその設計方法 | |
CN105750592A (zh) | 钻刀选择方法及pcb钻孔系统 | |
Aktuna et al. | Device-level early floorplanning algorithms for RF circuits | |
US6408426B1 (en) | Method for determining locations of interconnect repeater farms during physical design of integrated circuits | |
Quiring et al. | Fast global interconnnect driven 3D floorplanning | |
US7782086B2 (en) | Semiconductor integrated circuit device | |
JP2004005591A (ja) | 半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080416 Termination date: 20121118 |