CN100380234C - 单步骤中结合临界尺寸及披覆之测量方法 - Google Patents

单步骤中结合临界尺寸及披覆之测量方法 Download PDF

Info

Publication number
CN100380234C
CN100380234C CNB028132033A CN02813203A CN100380234C CN 100380234 C CN100380234 C CN 100380234C CN B028132033 A CNB028132033 A CN B028132033A CN 02813203 A CN02813203 A CN 02813203A CN 100380234 C CN100380234 C CN 100380234C
Authority
CN
China
Prior art keywords
along
critical dimension
zonule
coating
central feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028132033A
Other languages
English (en)
Other versions
CN1522389A (zh
Inventor
M·坎蒙斯
T·莫诺
V·克利
J·波尔
P·温斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1522389A publication Critical patent/CN1522389A/zh
Application granted granted Critical
Publication of CN100380234C publication Critical patent/CN100380234C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种半导体晶片结构的披覆图样中的测量用结构,其利用CDSEM的一单次操作沿一已知轴决定披覆和临界尺寸特征,该半导体晶片结构包括:a)一中心特征结构提供一临界尺寸点沿着一已知轴;b)多个较小区域位于该邻接中心特征区域沿着该已知轴,其包含多个空间介于多个较小区域的每个区域之间;以及c)多个置换线路邻接多个较小区域,用以取代多个空间。

Description

单步骤中结合临界尺寸及披覆之测量方法
技术领域
本发明涉及一种用于在半导体芯片上同时测量临界尺寸(CD)以及披覆结构,所述方法是借助将结构结合入一单一特征,以于CD扫描电子显微镜(SEM)中一单次操作中执行测量。
背景技术
在制造大规模集成电路(LSI)和超大规模集成电路(VLSI)的半导体装置过程中,在一硅芯片上制造极其复杂的电子电路。此制造已经引起主要在缩减电路尺寸,以及因此改变半导体装置的制造需求。
在制造程序中,照相平板印刷术典型地被用于从一光掩模转移一微小的图样至一集成电路的硅晶片表面上。典型的照相平板印刷系统使用一步骤重复的方法,其自一微小凸版照相转移掩模图样至硅晶片。该程序留下了许多单个缩版的交叉影响,且每一单个缩版可能会将错误引入最终的装置中。当需要缩小所需要的特别小的芯片设计时,用以监控以及修正这些错误的传统工具不能提供必要的分辨率以及测量准确性。
由于要增加半导体结构中组件的数量,集成电路形态已经发展进入到复杂的三维空间范围。
当装置尺寸继续被缩小,披覆测量准确性的需求也进一步增加。一般而言,对于一个0.25微米设计规范,披覆规格是在约0.025:米的范围中。因此,披覆测量必须使用SEM(扫描电子显微镜)技术以证明测量准确度。
一个传统晶片制造披覆测量技术,使用测试掩模目标(即,盒中盒以及临界尺寸(CD)在不同的晶片面积中,该处这些结构被规划于芯片的周边区)。这些测量用来比较盒子中线处的位移,以便获得一程序平均。然而,用此传统技术,在盒中盒以及临界尺寸目标在装置中被呈现一明显数量的胞元之前,不能决定尺寸特质或者判断结果之处理。换句话说,由于此程序需要两组测量步骤,以及测量结果的比较,所以此方法不容易使用。再者,此传统判断过程更夸张地增加了装置的密度,因而阻碍了自动化的制造程序。
美国专利5,555,319揭露了一种临界尺寸测量方法及其装置。该测量装置包括:
照射工具,用以放射一电子束至被测量的图样上;
检测工具,用以检测一第二以及从该被测量图样反射的反射电子;
过滤工具,当第二以及反射的电子被检测工具检测到时,用以接收影像数据,以及执行影像数据的空间过滤步骤且储存空间过滤步骤的结果到第一存储器中;
直方图处理装置,用以接收在空间过滤步骤后所获得的储存于第一存储器中的影像数据,执行影像数据的直方图统计步骤,以及储存直方图统计步骤结果于第二存储器中;
阈值检测装置,用以接收储存在第二存储器中的直方图统计步骤结果,借助基于鉴别的准则方法的直方图统计所获得的直方图,通过自动分离等级产生一阈值,且储存阈值检测装置所产生的结果到第三存储器中;
三值变换处理装置,用以接收储存在第三存储器中的阈值,基于阈值执行储存于第一存储器中在空间过滤步骤之后的影像数据的三值变换,且储存三值变换处理装置所获得的结果到第四存储器中;
第一计算装置,用以接收储存在第四存储器中的在三值变换步骤之后所获得的影像数据,得到基于此数据的图样底部区域的面积和周长,且储存第一计算装置获得的结果到第五存储器中;
第二计算装置,用以接收储存在第五存储器中图样底部区域的面积和周长,基于此数据获得确定的直径,且储存第二计算装置所获得的结果到第六存储器中;以及
图样形状确认装置,用于以储存在第六存储器中的图样直径为基础,自动地决定图样是否为圆形或者椭圆形,如果图样是圆形,则以面积为基础计算圆的直径,如果图样是椭圆形,则以面积和周长为基础计算其长轴和短轴。
一CD光标装置,它用于美国专利5,847,818所揭露的SEM CD测量。该装置包括:
中心带状图样,沿着一特定方向布置;
第一组带状图样,平行地沿着该特定方向布置,以及在第一侧上邻接该中心带状图样;
第二组带状图样,平行地沿着该特定方向布置,以及在第二侧上邻接该中心带状图样;
多个确认图样,选择性地附加在第一组带状图样和第二组带状图样上;
其中第一组带状图样的数量等于第二组带状图样的数量,每一带状图样具有相等长度,其短于中心带状图样的长度但是长于确认图样的长度,且其中中心带状图样的一端、每一第一组带状图样中每一带状图样的一端以及第二组带状图样中每一带状图样的一端全部被校准到一条基准线上,因此该中心带状图样、该确认图样、该第一组和第二组带状图样形成了一特定的图,以作为临界尺寸光标图样。
美国专利6,054,710揭露了一种装置的用于从扫描电子显微镜获得二维或三维信息的方法。该方法包括:
由一扫描电子显微镜收集第一半导体结构的第一测量值;
由一原子力显微镜,收集第一半导体结构的第二测量值;
建立第一半导体结构的第一测量值和第二测量值之间的关系,该关系指示如果来自第二半导体结构的扫描电子显微镜的第三测量值具有类似于第一半导体结构的特性时的第二测量值;以及
使用一平行分布的方法可操作地连接至扫描电子显微镜的输出端,经由一多维空间决定空间,将一二维波形图映像为对应的三维空间的特质,平行分布步骤包含共同因素,提供了多维空间的映射空间,用于扫描电子显微镜的输出,以映像为一输出值的图,从而提供在该半导体结构的临界尺寸方面的信息。
美国专利5,701,013揭露了一晶片度量图样,用于使用在一半导体组态的临界尺寸分析,其包括:
第一中心区域,用以提供一中心参考点;
多个区域,集中地处在中心区域周围,其包含各个区域间的多个空间;以及
多个补偿线路,放射状地位于大约至少在特定的多个区域,以补偿所述多个空间。
在制造半导体装置期间,在测量CD以及披覆结构的技术中有这样的需要,其中应根据阻抗/特征边缘的估计进行CD和披覆的测量计算,以进行测量,从而可以将结构和一单一的特征结合,以允许在CD SEM的一单次操作中执行CD和披覆测量。
发明内容
本发明的一目的是要提供一种方法,用以在制造半导体装置期间,结合CD和披覆结构到一单次特征中。
本发明的另一目的是要提供一种方法,用以在制造半导体装置期间,结合CD结构和披覆结构到一单次特征中,以允许在CD SEM的一单次操作中执行CD和披覆测量。
本发明的再一目的是要提供一种方法,用以基于阻抗/特征边缘的估计,借助结合结构的测量到一单次特征中,而测量CD和披覆结构,以允许在CD SEM的一单次操作中执行CD和披覆测量,所述方法是借助使用一X操作和Y操作,以用单一工具在两个方向上提供披覆。
附图说明
图1a是说明一图标概念,描述显示现行CD/披覆方法,用于选择阻抗和特征边缘以计算披覆。
图1b是说明一现行CD/披覆方法的概念描述,其中CD SEM使用阻抗边缘的强度以计算CD。
图2是说明本发明CD/披覆结构的图标概念,其中在SEM的一单次操作中提供强度数据,用于沿着X组件进行CD和披覆测量。
具体实施方式
在半导体晶片的制造中,需要考虑的结构具有一临界尺寸(CD),例如它的宽度。
临界尺寸是一个确认或者定义半导体结构的最小物理尺寸,是用以决定制造程序品质的可信度以及成果的确定因素。本发明提供了一种新的CD/披覆结构,其中SEM中的一单次操作是提供X组件中CD和披覆测量的强度数据。
为了容易掌握本发明新的CD/披覆结构,可参考图1a,它是一图标概念描述,示出现行CD/披覆方法,用于选择阻抗和特征边缘以计算披覆。如此图中所见,光学披覆工具使用由波形峰值示出的强度,以定义阻抗和特征边缘来计算披覆。此晶片度量图样10为一盒中盒图样,它包含披覆11和披覆12。披覆11具有一宽度,类似地,披覆12也具有一宽度。同样地,披覆盒中盒的图样是以阻抗和特征边缘为特征,且这些边缘可用以改变测量准确度。例如,在检测一振动探针尖端谐振变化的一二维空间的长度测量系统中,当其接近表面时可以被使用,且此探针尖端可以在平行或者垂直方向振动,这取决于被测量的表面。借助使用两次操作探针而决定阻抗和特征边缘,以计算披覆。例如,沿着X轴计算,X=A-B,且延着Y轴计算,Y=C-D。
根据测试,由结构的探针输出的波形显示在图1a中,该处波形的强度或峰值是定义阻抗和披覆的特征边缘。再次,需要两次操作,用以计算X=(A-B)以及Y=(C-D)。
由于在图1a的盒中盒度量图样10中测量装置的限制,此图样不能使用于需要比那些披覆11和12小的线路的临界尺寸配置。
如图1b所示,图1a中存在的晶片度量图样的CD SEM使用了阻抗边缘的强度来计算CD,且借助在图1b底部图的扫描探针的输出波形中的波峰来显示强度。
图2描述了本发明CD/披覆结构的概念,其中在SEM的一单次操作中提供强度数据,用于X方向的CD以及披覆测量。
图2为一晶片度量图样,其整合披覆和临界尺寸特征,且配置于X方向,以及从A和B之间的距离差异计算X披覆。
另外,如果特征边缘被旋转90度以使Y披覆可以被计算,则可从Y方向决定Y披覆。区域13的中心特征在X扫描轴上提供了一CD点,这显然是因为在现代的平板印刷术中,扫描仪仅沿着一条轴扫描,因此提供了用于被扫瞄和未扫瞄方向之间的CD差异的电位。根据专门的半导体应用之设计规则,可沿着X扫描轴,配置或调整在中心特征13和多个较小邻接区域14及14a间的空间。较小的邻接区域14a代表位于邻接较小邻接区域14的置换线路,以根据设计需求进行14a和14之间空间的调整。晶片度量图样的最佳化用于确定半导体形态的临界尺寸分析,其结合披覆和临界尺寸特征,借助此半导体晶片度量图,达成沿着一给定轴在CD SEM中使用一单次操作。
图2底部图描述了测试中装置的SEM的输出波形,该波形的波峰提供了自前一层被蚀刻的特征和结构的当前层之间相关距离的指示,该处的SEM输出波形被输入到一临界尺寸扫描电子显微镜(CD-SEM)计算系统,以获得测试结构的临界尺寸的估计。
因此,本发明消除了目前为止所使用或赖以决定测试结构披覆的披覆工具。取而代之的是,本发明使用SEM中一单次操作来提供强度数据,用于在X轴方向的CD和披覆测量。另外,本发明可使用SEM中一单次操作以提供强度数据,用于在Y轴方向中的CD和披覆测量。
一般地,本发明中用于决定半导体结构的披覆和临界尺寸的方法,是借助下列步骤达成:
a)提供一种半导体晶片结构的披覆图样中的测量用结构,该半导体晶片结构包括:
一中心特征区域,它沿着一已知轴而提供一临界尺寸点;
多个较小区域,位于邻接该中心特征区域且沿着该已知轴,其包含各个较小区域问的多个空间;以及
多个置换线路,邻接该多个较小区域,用以取代多个空间;
b)以一扫描电子显微镜,沿着位于邻接该中心特征区域的所述多个较小区域、所述多个空间以及所述多个置换线路,收集第一测量值;
c)以该扫描电子显微镜,沿着中心特征区域,收集第二测量值,沿着所述已知轴提供一临界尺寸点;
d)建立所述半导体晶片结构的第一测量值和第二测量值之间的关系;以及
e)从扫描电子显微镜之一输出,映像对应于披覆和临界尺寸特征的二维空间的波形输出,以从所述已知轴提供数据于半导体晶片结构的披覆和临界尺寸;
其中从所述扫描电子显微镜,在一单次操作中执行步骤b)和c)。

Claims (12)

1.一种半导体晶片结构的披覆图样中的测量用结构,其利用CD SEM的一单次操作沿一已知轴决定披覆和临界尺寸特征,该半导体晶片结构包括:
a)一中心特征区域,在沿一已知轴上设有一临界尺寸点;
b)多个较小区域,在所述中心特征区域的左边或右边并与该中心特征区域相邻,并沿所述已知轴设立,在该多个较小区域的每一个间包含多个空间,
其中所述中心特征区域的长度大于该多个较小区域的长度;以及
c)多个置换线路,邻接所述多个较小区域,用以在介于该置换线路和该较小区域间进行空间调整。
2.如权利要求1的测量用结构,其中所述已知轴是X轴。
3.如权利要求1的测量用结构,其中所述已知轴是Y轴。
4.如权利要求1的测量用结构,其中所述多个置换线路具有不相等的尺寸。
5.一种利用扫描电子显微镜的一单次操作决定半导体结构的披覆和临界尺寸的方法,该方法包括:
a)提供一测量用结构于半导体晶片结构的披覆图样中,该位于所述半导体晶片结构的披覆图样中的测量用结构包含:
I)一中心特征区域,在沿一已知轴上设有一临界尺寸点;
II)多个较小区域,在所述中心特征区域的左边或右边并与该中心特征区域相邻,并沿所述已知轴设立,在该多个较小区域的每一个间包含多个空间,
其中所述中心特征区域的长度大于该多个较小区域的长度;以及
III)多个置换线路,邻接所述多个较小区域,用以在介于该置换线路和该较小区域间进行空间调整。
b)以一扫描电子显微镜沿位于邻接所述中心特征区域的多个较小区域、多个空间和多个置换线路收集第一测量值;
c)以所述扫描电子显微镜沿中心特征区域收集第二测量值;
d)建立所述测量用结构的第一测量值和第二测量值之间的关系;以及
e)从所述扫描电子显微镜的输出,映像对应于披覆和临界尺寸特征的二维空间的波形输出,以提供沿所述已知轴的测量用结构的披覆和临界尺寸的信息,
其中所述步骤b)和c)是利用所述扫描电子显微镜的单次操作而执行的。
6.如权利要求5的方法,其中所述已知轴是X轴。
7.如权利要求6的方法,其中所述晶片在扫描时被旋转90E。
8.如权利要求7的方法,其中所述晶片在扫描时在沿所述X轴旋转后继续沿所述Y轴旋转90E。
9.如权利要求5的方法,其中所述已知轴是Y轴。
10.如权利要求9的方法,其中所述晶片在扫瞄时被旋转90E。
11.如权利要求10的方法,其中所述晶片在扫描时在沿所述Y轴旋转后继续沿所述X轴旋转90E。
12.如权利要求5的方法,其中所述多个置换线路具有不相等的尺寸。
CNB028132033A 2001-06-29 2002-06-17 单步骤中结合临界尺寸及披覆之测量方法 Expired - Fee Related CN100380234C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/893,475 2001-06-29
US09/893,475 US6440759B1 (en) 2001-06-29 2001-06-29 Method of measuring combined critical dimension and overlay in single step

Publications (2)

Publication Number Publication Date
CN1522389A CN1522389A (zh) 2004-08-18
CN100380234C true CN100380234C (zh) 2008-04-09

Family

ID=25401623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028132033A Expired - Fee Related CN100380234C (zh) 2001-06-29 2002-06-17 单步骤中结合临界尺寸及披覆之测量方法

Country Status (4)

Country Link
US (1) US6440759B1 (zh)
EP (1) EP1399782A2 (zh)
CN (1) CN100380234C (zh)
WO (1) WO2003003122A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349752B1 (en) 2004-02-06 2008-03-25 Integrated Device Technology, Inc. Dynamically coupled metrology and lithography
US7856138B2 (en) * 2005-02-24 2010-12-21 Applied Materials Israel, Ltd. System, method and computer software product for inspecting charged particle responsive resist
DE102005009702A1 (de) 2005-03-03 2006-09-07 Robert Bosch Gmbh Abstandsmessvorrichtung und Verfahren zur Funktionsprüfung einer Abstandsmessung
CN102543684A (zh) * 2011-11-11 2012-07-04 上海华力微电子有限公司 集线宽和套刻精度测量的图形结构设计
US9007571B2 (en) 2013-08-20 2015-04-14 United Microelectronics Corp. Measurement method of overlay mark
US9589086B2 (en) * 2014-01-27 2017-03-07 Macronix International Co., Ltd. Method for measuring and analyzing surface structure of chip or wafer
CN105514088B (zh) * 2014-10-16 2018-07-06 北大方正集团有限公司 一种半导体器件及关键尺寸的测量方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701013A (en) * 1996-06-07 1997-12-23 Mosel Viltelic, Inc. Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
US5847818A (en) * 1997-07-16 1998-12-08 Winbond Electronics Corp. CD vernier apparatus for SEM CD measurement
US6054710A (en) * 1997-12-18 2000-04-25 Cypress Semiconductor Corp. Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980789B2 (ja) 1993-05-06 1999-11-22 株式会社東芝 パターン寸法測定装置及びその方法
JP2616676B2 (ja) * 1993-11-30 1997-06-04 日本電気株式会社 半導体装置の製造方法
US5926690A (en) * 1997-05-28 1999-07-20 Advanced Micro Devices, Inc. Run-to-run control process for controlling critical dimensions
JPH1131649A (ja) * 1997-07-11 1999-02-02 Oki Electric Ind Co Ltd パターン寸法と重ね合わせ精度の測定パターン及びその測定方法
US20010003673A1 (en) * 1999-02-05 2001-06-14 Warren T. Yu Etch bias tuning for enhancement of stepper life
EP1065567A3 (en) * 1999-06-29 2001-05-16 Applied Materials, Inc. Integrated critical dimension control
US6368879B1 (en) * 1999-09-22 2002-04-09 Advanced Micro Devices, Inc. Process control with control signal derived from metrology of a repetitive critical dimension feature of a test structure on the work piece

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701013A (en) * 1996-06-07 1997-12-23 Mosel Viltelic, Inc. Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
US5847818A (en) * 1997-07-16 1998-12-08 Winbond Electronics Corp. CD vernier apparatus for SEM CD measurement
US6054710A (en) * 1997-12-18 2000-04-25 Cypress Semiconductor Corp. Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy

Also Published As

Publication number Publication date
WO2003003122A2 (en) 2003-01-09
US6440759B1 (en) 2002-08-27
EP1399782A2 (en) 2004-03-24
CN1522389A (zh) 2004-08-18
WO2003003122A3 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
US7260256B2 (en) Method and system for inspecting a pattern
US6865288B1 (en) Pattern inspection method and apparatus
USRE45245E1 (en) Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US6457169B1 (en) Geometric phase analysis for overlay measurement
US5701013A (en) Wafer metrology pattern integrating both overlay and critical dimension features for SEM or AFM measurements
CN100582753C (zh) 探测缺陷的方法
US6028664A (en) Method and system for establishing a common reference point on a semiconductor wafer inspected by two or more scanning mechanisms
EP0947828B1 (en) Method and apparatus for improved inspection measurements
EP1441258B1 (en) Alignment method and overlay inspection method
KR101106722B1 (ko) 결함 탐지 방법
CN100380234C (zh) 单步骤中结合临界尺寸及披覆之测量方法
CN1947149B (zh) 校准系统及校准方法
WO2001098835A1 (en) Method for determining overlay measurement uncertainty
US11720031B2 (en) Overlay design for electron beam and scatterometry overlay measurements
US11703767B2 (en) Overlay mark design for electron beam overlay
WO2005017997A1 (en) Charged particle beam inspection
US6785615B2 (en) Method and structure for detection of electromechanical problems using variance statistics in an E-beam lithography device
JPH04269614A (ja) パターン位置検出方法及びその実施装置
JP2000019121A (ja) パターン検査装置、パターン検査方法、パターン検査用プログラムを記録した記録媒体、及びパターン検査用データを記録した記録媒体
JPH0352211B2 (zh)
Cresswell et al. Hybrid optical-electrical overlay test structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20180617