CN100373364C - 应用于计算机系统中的总线装置 - Google Patents
应用于计算机系统中的总线装置 Download PDFInfo
- Publication number
- CN100373364C CN100373364C CNB2005100874054A CN200510087405A CN100373364C CN 100373364 C CN100373364 C CN 100373364C CN B2005100874054 A CNB2005100874054 A CN B2005100874054A CN 200510087405 A CN200510087405 A CN 200510087405A CN 100373364 C CN100373364 C CN 100373364C
- Authority
- CN
- China
- Prior art keywords
- host
- bus
- mode data
- instruction
- advanced technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种应用于计算机系统中的总线装置，包括：总线主机，根据由计算机系统上运行的软件发出的指令而进行第一模式数据传输操作；桥接器，以第一接口电连接于总线主机，通过第一接口以第一传输协议来与总线主机进行第一模式数据传输操作，并将指令转成修改后指令而以第二接口传送出去；以及总线元件，电连接于桥接器的第二接口，根据通过第二接口送出的修改后指令而以第二传输协议与桥接器进行第二模式数据传输操作。本发明的主机端不需考虑元件端支持的传输协议种类而发出指令，因此不但可使用效率较高的传输协议，而且不需等待主机端重新发指令来进行传输模式的速度较慢的数据传输，从而解决了该程序带来的大幅降低整体系统效能的问题。
Description
技术领域
本发明涉及一种总线装置，特别涉及应用于计算机系统中的总线装置。
背景技术
在早期的高级技术附件(Advanced Technology Attachment，以下简称ATA)规格书中，其命令集(command set)只包含了存取非抽取式的储存装置，后来为了改善缺点，可支持可抽取存取设备的高级技术附件包接口(ATAPacket Interface，以下简称ATAPI)被提出，并在规格书中加入了用来存取抽取式的储存装置的ATAPI命令集(command set)，并将规格书更名为高级技术附件包接口扩展(At Attachment with Packet Interface Extension，以下简称ATA/ATAPI)，目前是磁盘驱动器、硬盘机、光驱与计算机系统连接时最常使用的接口规格。
另外，传统的并行ATA规格(parallel ATA)在经历过一段辉煌的历史后，其规格对于目前的开发人员来讲面临了某些严重的设计问题，包括需要5伏特信号的需求、过多引脚数目以及严重的排线问题。而串行ATA规格(Serial ATA)就是设计来克服上述的限制，其同时可以允许储存接口随着个人计算机平台的成长规模而增长，而且串行ATA规格和现行的操作系统及驱动程序都兼容，因此可以取代并行ATA规格，同时提供有效的平台供未来发展。因此，串行ATA规格(Serial ATA)在后来也加入到高级技术附件包接口扩展(At Attachment with Packet Interface Extension，以下简称ATA/ATAPI)的规格书中。它不但可降低电源伏特数及减少引脚数，并且可以使用较细且简易的排线。此外，串行ATA规格提供更快速的传输速率，而在下一代的串行ATA规格中，速率更将增加一倍。
但因串行ATA接口属新兴规格，而利用并行ATA接口的外围元件仍有很多，所以为能解决兼容的问题，整合有串行ATA接口与并行ATA接口的桥接芯片便被发展出来。请参见图1，其是常用常见的桥接芯片应用于计算机系统中的架构示意图，其主要由串行ATA接口主机10、串行ATA转并行ATA的桥接芯片11以及并行ATA接口元件12所构成，而在计算机系统上执行的软件发出指令(command)至串行ATA接口主机10时，串行ATA接口主机10便以串行ATA传输规格来与桥接芯片11进行数据传输，但桥接芯片11却可用并行ATA传输规格来与并行ATA接口元件12进行数据传输。如此一来，即使系统内部已改用串行ATA接口规格，系统外端仍可支持并行ATA接口元件12来进行连接。
而在ATA/ATAPI传输规格中，主要可分为程序输入/输出模式(Programmed I/O Mode，以下简称PIO Mode)与直接存储器存取模式(DirectMemory Access，以下简称DMA Mode)，简单的说，程序输入/输出模式就是ATA/ATAPI接口元件与存储器之间的存取操作完全由计算机系统中的中央处理单元(CPU)控制，也就是，每一个操作都必须经由中央处理单元(CPU)才能完成。而直接存储器存取模式则是由ATA/ATAPI主控制器(ATA/ATAPIHost Controller)与驱动程序共同完成，两者间的许多沟通与控制作业不再需要通过中央处理单元来管理，所以ATA/ATAPI接口元件在运行时，不会像程序输入/输出模式会占住中央处理单元。但是，并不是每一个ATA/ATAPI接口元件都可以支持直接存储器存取模式，因此当计算机系统上执行的软件发出直接存储器存取模式的读写指令(command)，而并行ATA接口元件12并不支持直接存储器存取模式时，并行ATA接口元件12将中止该读写指令并回复错误信息给串行ATA接口主机10，然后等待串行ATA接口主机10重新发一个程序输入/输出模式的读写指令进行速度较慢的数据传输，而这样的程序将带来大幅降低整体系统效能的问题，而如何改善此常用方法的缺陷，将是本发明的主要目的。
发明内容
为实现上述目的，本发明提供一种总线装置，应用于计算机系统中，该总线装置包括：总线主机，其根据由该计算机系统上运行的软件所发出的指令而进行第一模式数据传输操作；桥接器，其以第一接口电连接于该总线主机，通过该第一接口而以第一传输协议来与该总线主机进行该第一模式数据传输操作，并将该指令转成修改后指令而以第二接口传送出去；以及总线元件，电连接于该桥接器的该第二接口，其根据通过该第二接口送出的该修改后指令而以第二传输协议来与该桥接器进行第二模式数据传输操作。
如上所述的总线装置，其中该总线主机为串行高级技术附件总线主机，该总线元件为并行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作。
如上所述的总线装置，其中该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该并行高级技术附件总线元件可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
如上所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作，而该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该并行高级技术附件总线元件可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
如上所述的总线装置，其中该总线主机为并行高级技术附件总线主机，该总线元件为串行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作。
如上所述的总线装置，其中该桥接器通过该第一接口而以并行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该串行高级技术附件总线元件可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
如上所述的总线装置，其中该总线主机为并行高级技术附件总线主机，该总线元件为串行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作。
如上所述的总线装置，其中该桥接器通过该第一接口而以并行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该串行高级技术附件总线元件可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
如上所述的总线装置，其中该总线主机为串行高级技术附件总线主机，而该总线元件为可支持ATAPI指令的个人计算机卡或存储卡接口总线元件。
如上所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作，而该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
如上所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作。
如上所述的总线装置，其中该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
附图说明
图1是常用常见的桥接芯片应用于计算机系统中的架构示意图；
图2是根据本发明的关于总线装置的功能模块示意图；
图3是根据本发明的关于总线装置的第一较佳实施例功能模块示意图；
图4是根据本发明的关于总线装置的第二较佳实施例功能模块示意图；
图5是根据本发明的关于总线装置的第三较佳实施例功能模块示意图。
图中标号说明：
串行ATA接口主机10 并行ATA接口元件12
串行ATA转并行ATA的桥接芯片11
计算机系统2 总线主机20
桥接器21 总线元件22
第一接口211 第二接口212
串行高级技术附件总线主机30 计算机系统3
串行高级技术附件转并行高级技术附件桥接器31
并行高级技术附件总线元件32
第一接口311 第二接口312
并行高级技术附件总线主机40 计算机系统4
并行高级技术附件转串行高级技术附件桥接器41
串行高级技术附件总线元件42
第一接口411 第二接口412
串行高级技术附件总线主机50 计算机系统5
串行高级技术附件转个人计算机卡接口桥接器51
可支持ATAPI指令的个人计算机卡或存储卡接口总线元件52
第一接口511 第二接口512
具体实施方式
请参考图2，其为根据本发明的关于总线装置的功能模块示意图，其主要是应用于计算机系统2之中，而该总线装置主要包含有总线主机20(通常整合于南桥芯片中，此南桥芯片本图未示出)、桥接器21以及总线元件22，其中总线主机20根据该计算机系统2上运行的软件所发出的指令而进行第一模式数据传输操作，而桥接器21以第一接口211电连接于该总线主机20，通过该第一接口211而以第一传输协议来与该总线主机20进行该第一模式数据传输操作，并将该指令转成修改后指令而以第二接口212传送至总线元件22，总线元件22便根据通过该第二接口212送出的该修改后指令而以第二传输协议来与该桥接器21进行第二模式数据传输操作。
请参考图3，其是根据本发明的关于总线装置的第一较佳实施例功能模块示意图，其中上述总线主机20(通常整合于南桥芯片中，此南桥芯片本图未示出)以串行高级技术附件总线主机(Serial ATA host)30来完成，而上述桥接器21以串行高级技术附件转并行高级技术附件桥接器(Serial ATA toParallel ATA Bridge)31来完成，至于上述总线元件22则是一个并行高级技术附件总线元件(Parallel ATA Device)32，而在此例中，假如该并行高级技术附件总线元件32仅能支持程序输入/输出模式数据传输操作，而当串行高级技术附件总线主机(Serial ATA host)30根据由该计算机系统3上运行的软件所发出的指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作时，本发明的桥接器31便可利用其第一接口311以串行高级技术附件传输协议来与该总线主机30进行该直接存储器存取模式数据传输操作，同时将该指令中代表直接存储器存取模式的一位由“1”改写成“0”而形成修改后指令，使得该并行高级技术附件总线元件32可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器31的第二接口312进行程序输入/输出模式数据传输操作。
另外，假如该并行高级技术附件总线元件32可支持直接存储器存取模式数据传输操作，而即使串行高级技术附件总线主机(Serial ATA host)30根据由该计算机系统3上运行的软件所发出的指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作时，本发明的桥接器31便可利用其第一接口311以串行高级技术附件传输协议来与该总线主机30进行该程序输入/输出模式数据传输操作，同时将该指令中代表直接程序输入/输出模式的一位由“0”改写成“1”而形成修改后指令，使得该并行高级技术附件总线元件32可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器31的第二接口312进行速度较快的直接存储器存取模式数据传输操作。
如此一来，主机端并不需要考虑元件端可支持的传输协议种类来发出指令，因此不但可选择使用效率较高的传输协议，而且不需等待主机端重新发指令来进行传输模式的速度较慢的数据传输，而这样的程序将带来大幅降低整体系统效能的问题，进而改善常用方法的缺陷，达到本发明的主要目的。
再参考图4，其是根据本发明的关于总线装置的第二较佳实施例功能模块示意图，其中上述总线主机20(通常整合于南桥芯片中，此南桥芯片本图未示出)以并行高级技术附件总线主机(Parallel ATA host)40来完成，而上述桥接器21以并行高级技术附件转串行高级技术附件桥接器(ParallelATA to Serial ATA Bridge)41来完成，至于上述总线元件22则是一个串行高级技术附件总线元件(Serial ATA Device)42，而在此例中，假如该串行高级技术附件总线元件42仅能支持程序输入/输出模式数据传输操作，而当并行高级技术附件总线主机40根据由该计算机系统4上运行的软件所发出的指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作时，本发明的桥接器41便可利用其第一接口411以并行高级技术附件传输协议来与该总线主机40进行该直接存储器存取模式数据传输操作，同时将该指令中代表直接存储器存取模式的一位由“1”改写成“0”而形成修改后指令，使得该串行高级技术附件总线元件42可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器41的第二接口412进行程序输入/输出模式数据传输操作。
另外，假如该串行高级技术附件总线元件42可支持直接存储器存取模式数据传输操作，而即使并行高级技术附件总线主机40根据由该计算机系统4上运行的软件所发出的指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作时，本发明的桥接器41便可利用其第一接口411以并行高级技术附件传输协议来与该总线主机40进行该程序输入/输出模式数据传输操作，同时将该指令中代表直接程序输入/输出模式的一位由“0”改写成“1”而形成修改后指令，使得该串行高级技术附件总线元件32可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器41的第二接口412进行速度较快的直接存储器存取模式数据传输操作。
同样的，如此本发明的主机端并不需要考虑元件端可支持的传输协议种类来发出指令，因此不但可选择使用效率较高的传输协议，而且不需等待主机端重新发指令来进行传输模式的速度较慢的数据传输，而这样的程序将带来大幅降低整体系统效能的问题，进而改善常用方法的缺陷，达到本发明的主要目的。
同理，图5是根据本发明的关于总线装置的第三较佳实施例功能模块示意图，其中上述总线主机20(通常整合于南桥芯片中，此南桥芯片本图未示出)以串行高级技术附件总线主机(Serial ATA host)50来完成，而上述桥接器21以串行高级技术附件转个人计算机卡接口桥接器(Serial ATA toPCMAIA card Bridge)51来完成，至于上述总线元件22则是可支持ATAPI指令的个人计算机卡(PCMAIA card)或存储卡(例如compact flash card)接口总线元件52，而在此例中，假如该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件52仅能支持程序输入/输出模式数据传输操作，而当串行高级技术附件总线主机(Serial ATA host)50根据由该计算机系统5上运行的软件所发出的指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作时，本发明的桥接器51便可利用其第一接口511以串行高级技术附件传输协议来与该总线主机50进行该直接存储器存取模式数据传输操作，同时将该指令中代表直接存储器存取模式的一位由“1”改写成“0”而形成修改后指令，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件52可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器51的第二接口512进行程序输入/输出模式数据传输操作。
另外，假如该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件52可支持直接存储器存取模式数据传输操作，而即使串行高级技术附件总线主机50根据由该计算机系统5上运行的软件所发出的指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作时，本发明的桥接器51便可利用其第一接口511以串行高级技术附件传输协议来与该总线主机50进行该程序输入/输出模式数据传输操作，同时将该指令中代表直接程序输入/输出模式的一位由“0”改写成“1”而形成修改后指令，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件52可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器51的第二接口512进行速度较快的直接存储器存取模式数据传输操作。此外，上述的桥接器21我们可以串行高级技术附件转快闪存储卡接口桥接器(Serial ATA to CompactFlash Bridge)来完成，而上述总线元件22则可采用闪存接口总线元件(CFcard Device)，其技术手段都与上述相同，故在此不再赘述。
综上所述，本发明技术手段中的主机端并不需要考虑元件端可支持的传输协议种类来发出指令，因此不但可选择使用效率较高的传输协议，而且不需等待主机端重新发指令来进行传输模式的速度较慢的数据传输，而这样的程序将带来大幅降低整体系统效能的问题，进而改善常用方法的缺陷，达到发展本发明的主要目的。当然，上述实例仅是为清楚说明本发明的技术手段，因此并不限定其主机端与元件端的数目或种类，因此凡是其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求范围内。
Claims (12)
1.一种总线装置，应用于计算机系统中，该总线装置包括：
总线主机，其根据由该计算机系统上运行的软件所发出的指令而进行第一模式数据传输操作；
桥接器，其以第一接口电连接于该总线主机，通过该第一接口而以第一传输协议来与该总线主机进行该第一模式数据传输操作，并将该指令转成修改后指令而以第二接口传送出去；以及
总线元件，电连接于该桥接器的该第二接口，其根据通过该第二接口送出的该修改后指令而以第二传输协议来与该桥接器进行第二模式数据传输操作。
2.如权利要求1所述的总线装置，其中该总线主机为串行高级技术附件总线主机，该总线元件为并行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作。
3.如权利要求2所述的总线装置，其中该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该并行高级技术附件总线元件可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
4.如权利要求2所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作，而该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该并行高级技术附件总线元件可根据该修改后指令而以并行高级技术附件传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
5.如权利要求1所述的总线装置，其中该总线主机为并行高级技术附件总线主机，该总线元件为串行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作。
6.如权利要求5所述的总线装置，其中该桥接器通过该第一接口而以并行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该串行高级技术附件总线元件可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
7.如权利要求1所述的总线装置，其中该总线主机为并行高级技术附件总线主机，该总线元件为串行高级技术附件总线元件，而该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作。
8.如权利要求7所述的总线装置，其中该桥接器通过该第一接口而以并行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该串行高级技术附件总线元件可根据该修改后指令而以串行高级技术附件传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
9.如权利要求1所述的总线装置，其中该总线主机为串行高级技术附件总线主机，而该总线元件为可支持ATAPI指令的个人计算机卡或存储卡接口总线元件。
10.如权利要求9所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为直接存储器存取模式数据传输操作，而该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该直接存储器存取模式数据传输操作，该修改后指令为将该指令中代表直接存储器存取模式的一位由“1”改写成“0”，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器进行程序输入/输出模式数据传输操作。
11.如权利要求9所述的总线装置，其中该总线主机根据该指令所进行的该第一模式数据传输操作为程序输入/输出模式数据传输操作。
12.如权利要求11所述的总线装置，其中该桥接器通过该第一接口而以串行高级技术附件传输协议来与该总线主机进行该程序输入/输出模式数据传输操作，该修改后指令为将该指令中代表程序输入/输出模式的一位由“0”改写成“1”，使得该可支持ATAPI指令的个人计算机卡或存储卡接口总线元件可根据该修改后指令而以个人计算机卡接口传输协议来与该桥接器进行直接存储器存取模式数据传输操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100874054A CN100373364C (zh) | 2005-07-21 | 2005-07-21 | 应用于计算机系统中的总线装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100874054A CN100373364C (zh) | 2005-07-21 | 2005-07-21 | 应用于计算机系统中的总线装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1702641A CN1702641A (zh) | 2005-11-30 |
| CN100373364C true CN100373364C (zh) | 2008-03-05 |
Family
ID=35632393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100874054A Active CN100373364C (zh) | 2005-07-21 | 2005-07-21 | 应用于计算机系统中的总线装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100373364C (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030074515A1 (en) * | 2001-10-11 | 2003-04-17 | International Business Machines | System for supporting both serial and parallel storage devices on a connector |
| US6618788B1 (en) * | 2000-09-27 | 2003-09-09 | Cypress Semiconductor, Inc. | ATA device control via a packet-based interface |
| CN1595381A (zh) * | 2003-08-29 | 2005-03-16 | 得州仪器公司 | 对于桥控制器的高速和灵活控制 |
| US20050120150A1 (en) * | 2003-11-28 | 2005-06-02 | Advanced Micro Devices, Inc. | Buffer sharing in host controller |
-
2005
- 2005-07-21 CN CNB2005100874054A patent/CN100373364C/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618788B1 (en) * | 2000-09-27 | 2003-09-09 | Cypress Semiconductor, Inc. | ATA device control via a packet-based interface |
| US20030074515A1 (en) * | 2001-10-11 | 2003-04-17 | International Business Machines | System for supporting both serial and parallel storage devices on a connector |
| CN1595381A (zh) * | 2003-08-29 | 2005-03-16 | 得州仪器公司 | 对于桥控制器的高速和灵活控制 |
| US20050120150A1 (en) * | 2003-11-28 | 2005-06-02 | Advanced Micro Devices, Inc. | Buffer sharing in host controller |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1702641A (zh) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4799417B2 (ja) | ホストコントローラ | |
| EP1488323B1 (en) | Memory system with burst length shorter than prefetch length | |
| US8751728B1 (en) | Storage system bus transfer optimization | |
| CN101876925B (zh) | 内存镜像处理方法、装置和系统 | |
| CN105867840B (zh) | 闪存组件及非易失性半导体存储器组件 | |
| KR101512743B1 (ko) | 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템 | |
| CN103282887A (zh) | 用于进行后台操作的控制器和方法 | |
| CN103907088A (zh) | 用于可扩展低时延固态驱动器接口的方法和装置 | |
| JP2010506242A (ja) | 多機能メモリカードとの通信方法 | |
| US6105076A (en) | Method, system, and program for performing data transfer operations on user data | |
| CN103403667A (zh) | 数据处理方法和设备 | |
| CN110209606B (zh) | 一种基于PCIe的多接口存储设备的控制方法 | |
| TW201112131A (en) | Controllers, apparatuses, and methods for transferring data | |
| CN113190084B (zh) | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 | |
| CN1229736C (zh) | 监测计算机系统资源的装置及串行总线和该资源相通方法 | |
| CN113468083A (zh) | 一种双端口NVMe控制器及控制方法 | |
| JP5896328B2 (ja) | 高性能ａｈｃｉインターフェイス | |
| CN1209711C (zh) | 用于计算机系统的双模式总线桥 | |
| KR20120134918A (ko) | 복수의 프로세서를 포함하는 전자 장치 | |
| CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
| CN100373364C (zh) | 应用于计算机系统中的总线装置 | |
| JP2003296034A (ja) | ディスクサブシステムとその制御方法 | |
| US20060277326A1 (en) | Data transfer system and method | |
| WO2009115058A1 (zh) | 提供闪存存储功能的主板及其存储方法 | |
| CN110175092B (zh) | 一种基于PCIe的多接口存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |