CN100372057C - 电容器的制造方法 - Google Patents

Abstract

一种电容器的制造方法，首先在一基底上形成一介电层。接着在介电层上形成一上电极，其中形成有多个开口。之后经由上电极中的开口对基底进行一掺杂步骤，以形成位于上电极下方基底中的单一掺杂区，其做为一下电极。

Description

电容器的制造方法

技术领域

本发明涉及一种半导体元件的制造方法，特别是涉及一种电容器的制造方法，其可以改善电容器介电层的品质，并降低电容器下电极的阻值以增加电容器的品质因子(Q-factor)。

背景技术

现有与金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管工艺兼容的电容器，多半具有金属-绝缘体-金属(MIM)结构或金属-绝缘体-硅(MIS)结构。然而，以上述结构形成一符合高压需求的电容时，却都有单位面积电容值不足的问题。而对于具电容结构的混合电路(mixed mode)元件及射频(RF)产品而言，若设计上需要大电容时，设计者即必须占用更多宝贵的芯片可用面积，来换取较大的电容值，以符合电路设计规格。然而，当半导体工艺进入深次微米(Deep Sub-Micron)世代时，由于元件的尺寸大幅缩小，故增加电容器的面积将严重妨碍集成度(integration)的提升，而导致生产经济效益降低。因此，如何提高电容器的单位面积电容值，一直是业界所致力发展的方向。

为了解决上述问题，业界提出以下的电容器制造方法。

现有的电容器制造方法与金属氧化物半导体导体工艺整合者。首先提供一基底，再对基底进行掺杂步骤，以于基底中形成掺杂区，其作为电容器的下电极。接着，利用热氧化法于同时于基底上形成作为电容器介电层的氧化层与金属氧化物半导体晶体管的栅氧化层(gate oxide)。然后，利用化学气相沉积法于电容器介电层与栅氧化层上形成多晶硅层，再定义此多晶硅层以同时形成电容器的上电极与金属氧化物半导体晶体管的栅极。

然而，在上述工艺中，由于电容器介电层在掺杂步骤之后所形成，而掺杂将使得所形成的电容器介电层的品质不佳，且掺杂区也会有掺杂不均的现象。另外，以掺杂过的基底当作电容器的下电极仍有阻值较高的问题，使得电容器的品质因子(Q-factor)不佳，而无法应用于高频的设计上。

发明内容

有鉴于此，本发明的目的就是在提供一种电容器的制造方法，以改善介电层品质不佳的问题。

本发明的另一目的是提供一种电容器的制造方法，能够降低下电极的电阻值，以提高电容器的品质因子。

本发明的又一目的是提供一种电容器的制造方法，能够更有效地降低电阻值，以进一步提高电容器的品质因子。

本发明提出的一种电容器的制造方法如下。首先在一基底上形成一介电层，再于介电层上形成一上电极，其中形成有多个开口。之后再经由上电极中的开口对基底进行一掺杂步骤，以形成位于上电极下方基底中的单一掺杂区，其作为一下电极。

本发明提出的另一种电容器的制造方法如下。首先在一基底上形成一介电层，再于介电层上形成一上电极，其中形成有多个开口。之后再对基底进行一掺杂步骤，以形成位于上电极下方基底中的单一掺杂区，其作为一下电极。接着在各开口的侧壁形成一间隙壁，再进行一自行对准金属硅化物(self-aligned silicide，salicide)工艺，以在上电极的表面上及暴露出的掺杂区表面上形成金属硅化物。

本发明提出的再一种电容器的制造方法如下。首先在一基底上形成一介电层，再于介电层上形成一上电极，其中形成有多个开口。之后再对基底进行一掺杂步骤，以形成位于上电极下方基底中的单一掺杂区，其作为一下电极。然后在各开口的侧壁形成一衬层，再于开口侧壁的衬层上形成一间隙壁。然后去除间隙壁，再进行一自行对准金属硅化物工艺，以在上电极的表面上以及暴露出的掺杂区表面上形成金属硅化物。

依照本发明实施例所述，本发明中的掺杂步骤于形成介电层后施行，因此可避免现有形成的介电层品质不佳的问题。而本发明的优选实施例还包括进行一自行对准金属硅化物工艺，以形成金属硅化物。金属硅化物可降低上下电极的电阻值，以使电容器的品质因子增加。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明。

附图说明

图1A至1B为本发明一优选实施例的电容器的制造方法的流程剖面图，其中图1B(a)及1B(b)分别绘示两种不同的下电极掺杂方法。

图2A至2B为本发明另一优选实施例的电容器的制造方法后半段的流程剖面图。

图3A至3B为本发明又一优选实施例的电容器的制造方法后半段的流程剖面图。

图4为本发明实施例的一种电容器上电极的上视图。

图5为本发明实施例的另一种电容器上电极的上视图。

图6为本发明实施例的又一种电容器上电极的上视图。

简单符号说明

200：基底

202：介电层

204：上电极

204a：条状导体层

205：开口

206：倾斜离子注入

208：掺杂区/下电极

208a：掺杂区

209：垂直离子注入

210：间隙壁

212、212a、212b：金属硅化物

214：衬层

具体实施方式

图1A至1B为本发明一优选实施例的电容器的制造方法的流程剖面图，其中图1B(a)及1B(b)分别绘示两种不同的下电极掺杂方法。

请参照图1A，首先提供一基底200，其例如是硅基底。接着，在基底200上形成一介电层202，其材料例如是氧化硅，而形成方法例如是热氧化法(Thermal Oxidation)。此介电层202例如可与同一基底上的MOS区域(未绘示)的栅介电层一起形成。

之后，于介电层202上形成一上电极204，其中形成有多个开口205。形成上电极204的方法，例如是先于基底200上形成一多晶硅层，接着进行光刻、蚀刻工艺，以将多晶硅层图案化成所需形状，其中蚀刻工艺亦可一并除去暴露于开口205中的介电层202，如图1B所示。上电极204可由多条相邻且连接的导电层204a所构成，其上视形状例如是图4所示的梳状或图5所示的鱼骨状。另外，上电极204的上视形状亦可为图6所示的网状。再者，此上电极204例如可与MOS区域(未绘示)的栅极同时定义形成。以前例来看，即是在栅介电层及介电层202上形成多晶硅层，再定义多晶硅层以同时形成栅极与上电极204。

然后，请参照图1B，于形成上电极204之后，经由开口205对基底200进行一掺杂步骤，以形成一掺杂区208，其位于上电极204下的基底200中，以做为一下电极。其中，掺杂步骤例如包括倾斜角离子注入步骤206，如图1B(a)所示，其中多个掺杂区208a形成在各开口205下，并延伸至上电极204的各部分204a下而合为单一掺杂区208。另外，如图1B(b)所示，此掺杂步骤亦可包含垂直离子注入步骤209与回火工艺，其中垂直离子注入209步骤用以在各开口205下形成多个掺杂区208a，而回火工艺用以使掺杂侧扩散至上电极204的各部分204a下方，使得各掺杂区连接成单一掺杂区208a。

上述实施例在于形成电容器的介电层及上电极后，再进行掺杂步骤，而可以避免现有栅介电层产生品质不佳的问题。同时，当本发明中的电容器介电层以热氧化法形成时，由于其是在掺杂前形成，所以厚度约可为现有掺杂后以热氧化法形成的氧化层的一半(重掺杂会使热氧化层厚度倍增)。因此，即使上电极204的面积因开口205的存在而缩减，电容器的电容值也不致降低。

本发明除了上述优选实施例之外，尚具有其它优选的实施型态。图2A至图2B所绘示为本发明另一优选实施例的电容器的制造方法的流程剖面图。其中图2A接续上述优选实施例的图1B以进行，并且于图2A至图2B中，与图1A至图1B相同的构件使用相同的标号并省略其说明。

首先，请参照图2A，于各开口205的侧壁形成一间隙壁210。其中，间隙壁210的形成方法，包括于基底200上形成一绝缘层，并以非各向同性蚀刻法移除部分绝缘层。此绝缘层的材料例如是氮化硅，形成方法例如是化学气相沉积法。

接着，请参照图2B，进行一自行对准金属硅化工艺，以分别在掺杂多晶硅材料的上电极204的表面上及掺杂区208暴露出的表面上形成金属硅化层212、212a。硅化金属层212、212a的材料可为耐热金属硅化物，其中的耐热金属选自于钛、钨、铂、钴、镍所组成的族群。而自行对准金属硅化物工艺以形成硅化钛为例，一般是先在整个基底200之上溅射一层例如厚约300埃的金属钛，再进行快速热工艺，在700℃左右下加热约20秒，让金属钛和位于其下方的硅原子发生反应形成硅化钛层，再利用选择性湿式蚀刻法将未反应的金属钛层移除。

上述实施例中于上电极204的表面与下电极208暴露出的表面上形成金属硅化层212及212a，故可以降低上/下电极204/208的整体电阻(bulkresistance)与接触电阻(contact resistance)。因此，对基底200进行一自行对准金属硅化物工艺可明显改善下电极阻值过高的问题，而可提高电容器的品质因子(Q-factor)。

另外，在本发明的又一优选实施例的电容器的制造方法如图3A至图3B所示。图3A接续上述优选实施例的图1B以进行，并且于图3A至图3B中，与图1A至图1B相同的构件使用相同的标号并省略其说明。

首先，请参照图3A，在形成电容器的下电极后，于各开口205的侧壁形成一衬层(liner layer)214，接着，在衬层214上形成一间隙壁210。其中，衬层的材料例如是氧化硅，形成方法例如是热氧化法。而间隙壁210的形成方法，例如是先于基底200上形成一绝缘层，再以非各向同性蚀刻法移除部分绝缘层。其中绝缘层的材料例如是氮化硅，形成方法例如是化学气相沉积法。

然后，请参照图3B，去除间隙壁210，而留下位于开口205侧壁的衬层214。去除间隙壁210的方法例如进行一各向同性蚀刻。

上述形成衬层214与间隙壁210的步骤，为了配合金属氧化物半导体导体的工艺，而移除间隙壁210的原因则是为了增加稍后将形成的金属硅化物的面积。当然，如果金属氧化物半导体导体的工艺不形成间隙壁，则本发明可以只形成衬层214，而省去间隙壁的形成/移除步骤。

接着，再进行一自行对准金属硅化工艺，以分别在掺杂多晶硅材料的上电极204的表面上及掺杂区208暴露出的表面上形成金属硅化层212、212b。硅化金属层212、212b的材料例如是耐热金属硅化物，而其中的耐热金属选自于钛、钨、铂、钴、镍所组成的族群。

在上述优选实施例中，由于自行对准金属硅化物工艺在间隙壁移除之后进行，所以与前一实施例相较下，可增加于掺杂区的表面上形成的金属硅化层的面积。因此，本发明能更有效地降低下电极208的整体电阻与接触电阻，以提高电容器的品质因子。

综上所述，本发明于形成电容器的介电层及上电极后，再进行一掺杂步骤，故可使介电层品质优选。而且在本发明的另一优选实施例中，更包括进行一自行对准金属硅化工艺，以形成金属硅化物。金属硅化物可以降低上下电极的电阻，以提高电容器的品质因子。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (18)

1.一种电容器的制造方法，包括：

在一基底上形成一介电层；

在该介电层上形成掺杂多晶硅材料的一上电极，该上电极中形成有多个开口；

经由该上电极中的该些开口对该基底进行一掺杂步骤，以形成位于该上电极下方的该基底中的单一掺杂区，该单一掺杂区作为一下电极；

在每一该些开口的侧壁形成一间隙壁；以及

进行一自行对准金属硅化工艺，以在该上电极的表面上以及该下电极暴露出的表面上形成一金属硅化物。

2.如权利要求1所述的电容器的制造方法，其中该掺杂步骤包括一倾斜角离子注入步骤。

3.如权利要求1所述的电容器的制造方法，其中该掺杂步骤包括：

一垂直离子注入步骤，用以在该些开口下方形成多个掺杂区；

一回火步骤，用以使该掺杂侧扩散而将该些掺杂区连接成该单一掺杂区。

4.如权利要求1所述的电容器的制造方法，其中该上电极的制造方法包括：

在一基底上形成一多晶硅层；以及

进行光刻、蚀刻工艺，以将该多晶硅层图案化成该上电极。

5.如权利要求1所述的电容器的制造方法，其中该上电极包括彼此相邻且连接的多个条状多晶硅层。

6.如权利要求5所述的电容器的制造方法，其中该上电极呈梳状或鱼骨状。

7.如权利要求1所述的电容器的制造方法，其中该上电极呈网状。

8.如权利要求1所述的电容器的制造方法，其中该金属硅化物包括一耐热金属硅化物。

9.如权利要求8所述的电容器的制造方法，其中该耐热金属硅化物中的耐热金属选自于钛、钨、铂、钴和/或镍所组成的族群。

10.一种电容器的制造方法，包括：

在一基底上形成一介电层；

在该介电层上形成掺杂多晶硅材料的一上电极，该上电极中形成有多个开口；

经由该上电极中的该些开口对该基底进行一掺杂步骤，以形成位于该上电极下方的该基底中的单一掺杂区，该单一掺杂区作为一下电极；

在每一该些开口的侧壁形成一衬层；

在每一该些开口侧壁的该衬层上形成一间隙壁；

去除该些间隙壁；以及

进行一自行对准金属硅化工艺，以在该上电极的表面上及该下电极暴露出的表面上形成一金属硅化物。

11.如权利要求10所述的电容器的制造方法，其中该掺杂步骤包括一倾斜角离子注入步骤。

12.如权利要求10所述的电容器的制造方法，其中该掺杂步骤包括：

一垂直离子注入步骤，用以在该些开口下方形成多个掺杂区；

一回火步骤，用以使该掺杂侧扩散而将该些掺杂区连接成该单一掺杂区。

13.如权利要求10所述的电容器的制造方法，其中该上电极的制造方法包括：

在一基底上形成一多晶硅层；以及

进行光刻、蚀刻工艺，以将该多晶硅层图案化成该上电极。

14.如权利要求10所述的电容器的制造方法，其中该上电极包括彼此相邻且连接的多个条状多晶硅层。

15.如权利要求14所述的电容器的制造方法，其中该上电极呈梳状或鱼骨状。

16.如权利要求10所述的电容器的制造方法，其中该上电极呈网状。

17.如权利要求10所述的电容器的制造方法，其中该金属硅化物包括一耐热金属硅化物。

18.如权利要求17所述的电容器的制造方法，其中该耐热金属硅化物中的耐热金属选自于钛、钨、铂、钴和/或镍所组成的族群。

Images